CN104916698A - 一种具有三凹陷结构的场效应晶体管及其制备方法 - Google Patents

一种具有三凹陷结构的场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104916698A
CN104916698A CN201510223665.3A CN201510223665A CN104916698A CN 104916698 A CN104916698 A CN 104916698A CN 201510223665 A CN201510223665 A CN 201510223665A CN 104916698 A CN104916698 A CN 104916698A
Authority
CN
China
Prior art keywords
etching
length
grid
cap layers
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510223665.3A
Other languages
English (en)
Other versions
CN104916698B (zh
Inventor
贾护军
张航
邢鼎
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510223665.3A priority Critical patent/CN104916698B/zh
Publication of CN104916698A publication Critical patent/CN104916698A/zh
Application granted granted Critical
Publication of CN104916698B publication Critical patent/CN104916698B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于场效应晶体管技术领域,特别是公开了一种具有三凹陷结构的场效应晶体管及其制备方法;旨在提供一种具有宽沟道深凹陷且能够提高输出电流和击穿电压,改善频率特性的一种具有三凹陷结构的场效应晶体管及其制备方法;采用的技术方案为:自上而下设置有4H-SiC半绝缘衬底、P型缓冲层、N型沟道层,N型沟道层的两侧分别设置有源极帽层和漏极帽层,所述源极帽层和漏极帽层的表面分别设置有源电极和漏电极,N型沟道层中部且靠近源极帽层的一侧设置有阶梯状的栅电极,栅电极和N型沟道层两侧形成左侧沟道和右侧沟道。

Description

一种具有三凹陷结构的场效应晶体管及其制备方法
技术领域:
本发明属于场效应晶体管技术领域,特别是涉及一种具有三凹陷结构的场效应晶体管及其制备方法。
背景技术:
SiC材料具有宽带隙、高击穿电场、高的饱和电子迁移速度、高热导率等突出的材料和电学特性,使其在高频高功率器件应用中,尤其是高温、高压、航天、卫星等严苛环境下的高频高功率器件应用中具有很大的潜力。在SiC同质异形体中,六角密堆积的纤锌矿结构的4H-SiC的电子迁移率是6H-SiC的近三倍,因此4H-SiC材料在高频高功率器件,尤其是金属半导体场效应晶体管(MESFET)应用中占有主要地位。
目前,大多数文献致力于双凹陷4H-SiC MESFET结构的研究及在此结构的基础上进行改进。该结构从下至上由4H-SiC半绝缘衬底、P型缓冲层、N型沟道层和N+帽层堆叠而成,以该堆叠层为基础,刻蚀N+帽层后形成凹陷的N型沟道层,栅的源侧一半长度向N型沟道层内凹陷形成凹栅结构,凹陷的N型沟道层可通过反应离子刻蚀RIE技术完成。
虽然上述双凹陷结构4H-SiC MESFET的击穿电压因栅的源侧一半长度向N型沟道层内凹陷而增加,但饱和漏电流却没有得到实质性提升。并且在实际情况下,反应离子刻蚀RIE的过程会在器件漂移区表面形成晶格损伤,导致N型沟道层中载流子有效迁移率下降,进而降低漏极电流,在电流输出特性上表现为饱和电流的退化。
发明内容:
本发明克服现有技术存在的不足,解决了现有技术存在的问题,旨在提供一种具有宽沟道深凹陷且能够提高输出电流和击穿电压,改善频率特性的一种具有三凹陷结构的场效应晶体管及其制备方法。
为解决上述技术问题,本发明采用的技术方案为:一种具有三凹陷结构的场效应晶体管,自上而下设置有4H-SiC半绝缘衬底、P型缓冲层、N型沟道层,N型沟道层的两侧分别设置有源极帽层和漏极帽层,所述源极帽层和漏极帽层的表面分别设置有源电极和漏电极,N型沟道层中部且靠近源极帽层的一侧设置有阶梯状的栅电极,栅电极和N型沟道层两侧形成左侧沟道和右侧沟道。
进一步地,所述栅电极为三层阶梯由低栅、中栅和高栅组成,所述低栅、中栅和高栅的高度差相等且为0.05μm。
进一步地,所述栅电极的长度为0.7μm,所述低栅、中栅和高栅的长度为0.2μm-0.3μm。
一种具有三凹陷结构的场效应晶体管的制备方法,按照以下步骤进行:
步骤1)对4H-SiC半绝缘衬底进行清洗,以去除衬底表面污物;
步骤2)在4H-SiC半绝缘衬底上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P型缓冲层;
步骤3)在P型缓冲层上外延生长0.3μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层;
步骤4)在N型沟道层上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极和漏电极;
步骤7)对源电极和漏电极之间的N+型帽层进行三次光刻、刻蚀,第一次刻蚀厚度为0.2μm,形成刻蚀深度和长度分别为0.2μm和2.2μm的凹沟道;第二次刻蚀厚度为0.05μm,刻蚀长度以源极帽层和漏极帽层里侧为起点分别为0.9μm-1μm和1μm,形成具有长度为0.9μm-1μm,高度为0.05μm的左侧沟道凹陷区和长度为1μm,高度为0.05μm右侧沟道凹陷区;第三次刻蚀厚度为0.05μm,刻蚀长度为0.2μm-0.3μm,形成具有长度为0.2μm-0.3μm、高度为0.05μm的凹栅区域;
步骤8)在沟道上方且靠近源极帽层一侧的凹沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极;
步骤9)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
进一步地,所述步骤7)中栅电极的制备过程为:
a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续刻蚀时胶的刻蚀掩蔽作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,专用显影液的配方:四甲基氢氧化氨:水=1:3,然后在100℃烘箱中后烘3分钟;
c、采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm的CF4和8sccm的Ar,刻蚀后形成长度为2.2μm、高度为0.2μm的凹沟道区域,刻蚀后用丙酮和超声去除刻蚀掩蔽胶。
d、采用凹陷区光刻板、刻蚀功率为100W,重复a、b、c步骤光刻、刻蚀形成具有长度为0.9μm,高度为0.05μm的左侧沟道8凹陷区和具有长度为1μm,高度为0.05μm的右侧沟道9凹陷区;
e、采用凹栅光刻板、刻蚀功率为100W重复a、b、c步骤光刻、刻蚀形成具有长度为0.2μm、高度为0.05μm的凹栅区域。
本发明与现有技术相比具有以下有益效果。
第一,漏极电流提高。4H-SiC MESFE器件最大输出功率密度正比于漏极饱和电流、击穿电压以及膝点电压。通过引入具有低、中、高栅的栅电极,使栅下方沟道厚度增大,耗尽区在沟道减少,流过源漏区的沟道总电荷会增加,并且栅下的沟道厚度对漏极电流有着重要的影响,所以该器件的饱和漏电流得到大幅度提高。
第二,击穿电压提高。MESFET器件的击穿发生在栅的漏侧边缘,而通过引入具有低、中、高栅的栅电极,使中栅的漏侧边缘电场强度急速增加,成为新的电场强度峰值,其调整了沟道表面的电场分布,使击穿电压提高。
第三,频率特性改善。通过引入具有低、中、高栅的栅电极,阻止耗尽区向源区/漏区扩展,使栅下的耗尽区变小,从而使栅源、栅漏电容减少。减小的栅源电容改善了MESFET器件的频率特性。
附图说明:
下面结合附图对本发明做进一步详细的说明
图1为本发明的结构示意图。
图中:1为4H-SiC半绝缘衬底,2为P型缓冲层,3为N型沟道层,4为源极帽层,5为漏极帽层,6为源电极,7为漏电极,8为左侧沟道,9为右侧沟道,10为栅电极。
具体实施方式:
如图1所示,一种具有三凹陷结构的场效应晶体管,自上而下设置有4H-SiC半绝缘衬底1、P型缓冲层2、N型沟道层3,N型沟道层3的两侧分别设置有源极帽层4和漏极帽层5,所述源极帽层4和漏极帽层5的表面分别设置有源电极6和漏电极7,N型沟道层3中部且靠近源极帽层4的一侧设置有阶梯状的栅电极10,栅电极10和N型沟道层3两侧形成左侧沟道8和右侧沟道9。
所述栅电极10为三层阶梯由低栅、中栅和高栅组成,所述低栅、中栅和高栅的高度差相等且为0.05μm。
所述栅电极10的长度为0.7μm,所述低栅、中栅和高栅的长度为0.2μm-0.3μm。
实施例一
制备栅电极10的低栅、中栅和高栅的长度分别为0.2μm,0.2μm,0.3μm,阶梯高度为0.05μm的三凹陷结构的场效应晶体管。
按照以下步骤进行:
步骤1)对4H-SiC半绝缘衬底1进行清洗,以去除衬底表面污物;
a、用蘸有甲醇的棉球将衬底仔细清洗两、三次,以除去表面各种尺寸的SiC颗粒;
b、将4H-SiC半绝缘衬底1在H2SO4:HNO3=1:1中超声5分钟;
c、将4H-SiC半绝缘衬底1在1#清洗液(NaOH:H2O2:H2O=1:2:5)中煮沸5分钟,然后去离子水冲洗5分钟后再放入2#清洗液(HCl:H2O2:H2O=1:2:7)中煮沸5分钟,最后用去离子水冲洗干净并用N2吹干备用。
步骤2)在4H-SiC半绝缘衬底1上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P型缓冲层2;
具体操作过程为:将4H-SiC半绝缘衬底1放入生长室中,然后向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的B2H6(H2中稀释到5%),生长温度为1550℃,压强为105Pa,持续6min,完成掺杂浓度和厚度分别为1.4×1015cm-3和0.4μm-0.5μm的P型缓冲层2制作。
步骤3)在P型缓冲层2上外延生长0.3μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层3;
具体操作过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续3min,完成掺杂浓度和厚度分别为3×1017cm-3和0.3μm的N型沟道层3制作。
步骤4)在N型沟道层3上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
具体操作过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入20ml/min的N2,生长温度为1550℃,压强为105Pa,持续2min,制作掺杂浓度和厚度分别为1.0×1020cm-3和0.2μm的N+帽层。
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
具体操作过程为:a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续隔离注入时能够起到良好的阻挡作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用隔离注入光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,露出4H-SiC,然后在100℃烘箱中后烘3分钟,所述专用显影液的配方比为四甲基氢氧化氨:水=1:3;
c、进行两次硼离子注入,注入条件为130keV/6×1012cm-2,50keV/2×1012cm-2,注入完成后用丙酮+超声去胶,再用等离子去胶3分钟,完成有源区以外的隔离注入;
d、将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质,Ar气流量为20ml/min。
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极6和漏电极7;
具体操作过程为:a、光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚约0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚约0.8μm;
b、在90℃烘箱中前烘90秒,采用源漏光刻板进行15秒紫外曝光后,用专用显影液显影50秒去掉AZ1400胶,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟,完成源漏区金属化窗口,所述专用显影液的配方比为四甲基氢氧化氨:水=1:4;
c、采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm;
d、溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,取出片子并用氮气吹干,最后等离子去胶2分钟;
e、将片子放入快速合金炉内,在氮氢气氛(N2:H2=9:1)保护下快速升温(970/1min)到合金温度合金10分钟,形成源电极6和漏电极7。
步骤7)对源电极6和漏电极7之间的N+型帽层进行三次光刻、刻蚀,第一次刻蚀厚度为0.2μm,形成刻蚀深度和长度分别为0.2μm和2.2μm的凹沟道;第二次刻蚀厚度为0.05μm,刻蚀长度以源极帽层4和漏极帽层5里侧为起点分别为0.9μm和1μm,形成具有长度为0.9μm,高度为0.05μm的左侧沟道8凹陷区和长度为1μm,高度为0.05μm右侧沟道9凹陷区;第三次刻蚀厚度为0.05μm,刻蚀长度为0.2μm,形成具有长度为0.2μm、高度为0.05μm的凹栅区域;
a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续刻蚀时胶的刻蚀掩蔽作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,专用显影液的配方:四甲基氢氧化氨:水=1:3,然后在100℃烘箱中后烘3分钟;
c、采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm的CF4和8sccm的Ar,刻蚀后形成长度为2.2μm、高度为0.2μm的凹沟道区域,刻蚀后用丙酮和超声去除刻蚀掩蔽胶。
d、采用凹陷区光刻板、刻蚀功率为100W,重复a、b、c步骤光刻、刻蚀形成具有长度为0.9μm,高度为0.05μm的左侧沟道8凹陷区和具有长度为1μm,高度为0.05μm的右侧沟道9凹陷区;
e、采用凹栅光刻板、刻蚀功率为100W重复a、b、c步骤光刻、刻蚀形成具有长度为0.2μm、高度为0.05μm的凹栅区域。
步骤8)在沟道上方且靠近源极帽层4一侧的凹沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极10;
具体操作过程为:a、光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm。片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚约0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚约0.8μm;
b、在90℃烘箱中前烘90秒,采用栅光刻板进行15秒紫外曝光后用专用显影液(四甲基氢氧化氨:水=1:4)显影50秒去掉AZ1400胶,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟;
c、采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm,溅射过程中将片子加热到150℃;
d、溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,最后取出片子并用小流量氮气慢慢吹干,最后用等离子去胶3分钟,完成栅电极10的制作。
步骤9)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
具体操作过程为:a、在300℃下,向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2,通过等离子体增强化学气相淀积工艺,在表面淀积0.5μm厚的Si3N4层作为钝化介质层;
b、钝化光刻采用正性光刻胶,涂胶速度3000R/mins,要求胶厚>2μm,涂胶完成后在90℃烘箱中前烘90秒,然后采用反刻光刻板进行35秒紫外曝光,用专用显影液显影60秒,最后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
c、Si3N4刻蚀采用RIE工艺,刻蚀气体选择流量为50sccm CHF3和流量为5sccm Ar,完成后再进行3分钟等离子体去胶,露出金属,形成源、漏和栅电极6、7、10压焊点,完成整个器件的制作。
实施例二
制作栅电极10的低、中、高栅长度分别为0.2μm、0.3μm、0.2μm、阶梯高度为0.05μm的三凹陷结构的4H-SiC金属半导体场效应晶体管。本实施例与实施例一的区别在于步骤7)
a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续刻蚀时胶的刻蚀掩蔽作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,专用显影液的配方:四甲基氢氧化氨:水=1:3,然后在100℃烘箱中后烘3分钟;
c、采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm的CF4和8sccm的Ar,刻蚀后形成长度为2.2μm、高度为0.2μm的凹沟道区域,刻蚀后用丙酮和超声去除刻蚀掩蔽胶。
d、采用凹陷区光刻板、刻蚀功率为100W,重复a、b、c步骤光刻、刻蚀形成具有长度为1μm,高度为0.05μm的左侧沟道8凹陷区和具有长度为1μm,高度为0.05μm的右侧沟道9凹陷区;
e、采用凹栅光刻板、刻蚀功率为100W重复a、b、c步骤光刻、刻蚀形成具有长度为0.2μm、高度为0.05μm的凹栅区域。
实施例三
制作栅电极10的低、中、高栅长度分别为0.3μm、0.2μm、0.2μm、阶梯高度为0.05μm的三凹陷结构的4H-SiC金属半导体场效应晶体管。本实施例与实施例一的区别在于步骤7)
a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续刻蚀时胶的刻蚀掩蔽作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,专用显影液的配方:四甲基氢氧化氨:水=1:3,然后在100℃烘箱中后烘3分钟;
c、采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm的CF4和8sccm的Ar,刻蚀后形成长度为2.2μm、高度为0.2μm的凹沟道区域,刻蚀后用丙酮和超声去除刻蚀掩蔽胶。
d、采用凹陷区光刻板、刻蚀功率为100W,重复a、b、c步骤光刻、刻蚀形成具有长度为1μm,高度为0.05μm的左侧沟道8凹陷区和具有长度为1μm,高度为0.05μm的右侧沟道9凹陷区;
e、采用凹栅光刻板、刻蚀功率为100W重复a、b、c步骤光刻、刻蚀形成具有长度为0.3μm、高度为0.05μm的凹栅区域。
综述上所述,本发明场效应晶体管的具有漏极电流和击穿电压提高、频率特性得到改善的效果。
以上内容结合了实施例附图对本发明的具体实施例做出了详细说明。本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
上面结合附图对本发明的实施例作了详细说明,但是本发明并不限于上述实施例,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (5)

1.一种具有三凹陷结构的场效应晶体管,自上而下设置有4H-SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3),N型沟道层(3)的两侧分别设置有源极帽层(4)和漏极帽层(5),所述源极帽层(4)和漏极帽层(5)的表面分别设置有源电极(6)和漏电极(7),其特征在于:N型沟道层(3)中部且靠近源极帽层(4)的一侧设置有阶梯状的栅电极(10),栅电极(10)和N型沟道层(3)两侧形成左侧沟道(8)和右侧沟道(9)。
2.根据权利要求1所述的一种具有三凹陷结构的场效应晶体管,其特征在于:所述栅电极(10)为三层阶梯由低栅、中栅和高栅组成,所述低栅、中栅和高栅的高度差相等且为0.05μm。
3.根据权利要求2所述的一种具有三凹陷结构的场效应晶体管,其特征在于:所述栅电极(10)的长度为0.7μm,所述低栅、中栅和高栅的长度为0.2μm-0.3μm。
4.根据权利要求3所述的一种具有三凹陷结构的场效应晶体管的制备方法,其特征在于:按照以下步骤进行:
步骤1)对4H-SiC半绝缘衬底(1)进行清洗,以去除衬底表面污物;
步骤2)在4H-SiC半绝缘衬底(1)上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P型缓冲层(2);
步骤3)在P型缓冲层(2)上外延生长0.3μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层(3);
步骤4)在N型沟道层(3)上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极(6)和漏电极(7);
步骤7)对源电极(6)和漏电极(7)之间的N+型帽层进行三次光刻、刻蚀,第一次刻蚀厚度为0.2μm,形成刻蚀深度和长度分别为0.2μm和2.2μm的凹沟道;第二次刻蚀厚度为0.05μm,刻蚀长度以源极帽层(4)和漏极帽层(5)里侧为起点分别为0.9μm-1μm和1μm,形成具有长度为0.9μm-1μm,高度为0.05μm的左侧沟道(8)凹陷区和长度为1μm,高度为0.05μm右侧沟道(9)凹陷区;第三次刻蚀厚度为0.05μm,刻蚀长度为0.2μm-0.3μm,形成具有长度为0.2μm-0.3μm、高度为0.05μm的凹栅区域;
步骤8)在沟道上方且靠近源极帽层(4)一侧的凹沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极(10);
步骤9)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
5.根据权利要求4所述的一种具有三凹陷结构的场效应晶体管的制备方法,其特征在于:所述步骤7)中栅电极(10)的制备过程为:
a、采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续刻蚀时胶的刻蚀掩蔽作用;
b、涂胶完成后在90℃烘箱中前烘90秒,采用凹沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,专用显影液的配方:四甲基氢氧化氨:水=1:3,然后在100℃烘箱中后烘3分钟;
c、采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm的CF4和8sccm的Ar,刻蚀后形成长度为2.2μm、高度为0.2μm的凹沟道区域,刻蚀后用丙酮和超声去除刻蚀掩蔽胶;
d、采用凹陷区光刻板、刻蚀功率为100W,重复a、b、c步骤光刻、刻蚀形成具有长度为0.9μm-1μm,高度为0.05μm的左侧沟道(8)凹陷区和具有长度为1μm,高度为0.05μm的右侧沟道(9)凹陷区;
e、采用凹栅光刻板、刻蚀功率为100W重复a、b、c步骤光刻、刻蚀形成具有长度为0.2μm-0.3μm、高度为0.05μm的凹栅区域。
CN201510223665.3A 2015-05-05 2015-05-05 一种具有三凹陷结构的场效应晶体管及其制备方法 Expired - Fee Related CN104916698B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510223665.3A CN104916698B (zh) 2015-05-05 2015-05-05 一种具有三凹陷结构的场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510223665.3A CN104916698B (zh) 2015-05-05 2015-05-05 一种具有三凹陷结构的场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104916698A true CN104916698A (zh) 2015-09-16
CN104916698B CN104916698B (zh) 2017-11-07

Family

ID=54085597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510223665.3A Expired - Fee Related CN104916698B (zh) 2015-05-05 2015-05-05 一种具有三凹陷结构的场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104916698B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870190A (zh) * 2016-04-22 2016-08-17 西安电子科技大学 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法
CN110808212A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005528A1 (en) * 2000-07-17 2002-01-17 Fujitsu Quantum Devices Limited High-speed compound semiconductor device operable at large output power with minimum leakage current
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN104393047A (zh) * 2014-10-28 2015-03-04 西安电子科技大学 具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005528A1 (en) * 2000-07-17 2002-01-17 Fujitsu Quantum Devices Limited High-speed compound semiconductor device operable at large output power with minimum leakage current
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN104393047A (zh) * 2014-10-28 2015-03-04 西安电子科技大学 具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870190A (zh) * 2016-04-22 2016-08-17 西安电子科技大学 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法
CN105870190B (zh) * 2016-04-22 2019-04-12 西安电子科技大学 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法
CN110808212A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN104916698B (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN104393047A (zh) 具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN102683406B (zh) GaN基的MS栅增强型高电子迁移率晶体管及制作方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN109065540A (zh) 一种集成SBD的SiC UMOSFET的结构及制备方法
CN104681618B (zh) 一种具有双凹陷缓冲层的4H‑SiC金属半导体场效应晶体管
CN104282764A (zh) 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN105789056A (zh) 一种具有部分高掺杂沟道4H-SiC金半场效应管的制备方法
CN104966697A (zh) Tft基板结构及其制作方法
CN104867835A (zh) 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN104916698A (zh) 一种具有三凹陷结构的场效应晶体管及其制备方法
CN104882483A (zh) 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN111063735B (zh) 多级耦合栅隧穿场效应晶体管及制作方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN107093629A (zh) 增强型hfet
CN101414628B (zh) 凹槽г栅高电子迁移率晶体管及其制作方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171107