CN105870190A - 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法 - Google Patents

一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法 Download PDF

Info

Publication number
CN105870190A
CN105870190A CN201610256738.3A CN201610256738A CN105870190A CN 105870190 A CN105870190 A CN 105870190A CN 201610256738 A CN201610256738 A CN 201610256738A CN 105870190 A CN105870190 A CN 105870190A
Authority
CN
China
Prior art keywords
sic
glue
etching
seconds
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610256738.3A
Other languages
English (en)
Other versions
CN105870190B (zh
Inventor
贾护军
马培苗
杨志辉
柴常春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610256738.3A priority Critical patent/CN105870190B/zh
Publication of CN105870190A publication Critical patent/CN105870190A/zh
Application granted granted Critical
Publication of CN105870190B publication Critical patent/CN105870190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于场效应晶体管技术领域,特别公开了一种具有双高栅的4H‑SiC金属半导体场效应晶体管的制备方法;目的在于提供一种能够提高场效应晶体管的输出电流和击穿电压,改善频率特性的具有双高栅的4H‑SiC金属半导体场效应晶体管的制备方法。采用的技术方案为:对4H‑SiC半绝缘衬底进行清洗;外延生长SiC层并原位掺杂乙硼烷形成P缓冲层;P缓冲层上外延生长SiC层并原位掺杂形成N型沟道层;N型沟道层外延生长SiC层并原位掺杂形成N+帽层;N+帽层上制作隔离区和有源区;制作源电极和漏电极;对源电极和漏电极之间的N+型帽层和沟道进行光刻、刻蚀,形成的双高栅区域;制作栅电极;制作电极压焊点,完成器件的制作。

Description

一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备 方法
技术领域
本发明属于场效应晶体管技术领域,特别是一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法。
背景技术
SiC由于其突出的材料和电学特性,如,大的禁带宽度、高的饱和电子迁移速度、高击穿电场、高热导率等,使其在高频高功率器件应用中,尤其是高温、高压、航天、卫星等严苛环境下的高频高功率器件应用中具有很大的潜力。SiC在微波功率器件,尤其是金属半导体场效应晶体管(MESFET)的应用中占有主要地位。
目前,大多数文献致力于双凹陷4H-SiC MESFET结构的研究及在此结构的基础上进行改进。该结构从下至上由4H-SiC半绝缘衬底、P型缓冲层、N型沟道层和N+帽层堆叠而成,以该堆叠层为基础,刻蚀N+帽层后形成凹陷的N型沟道层,栅的源侧一半长度向N型沟道层内凹陷形成凹栅结构,凹陷的N型沟道层可通过反应离子刻蚀RIE技术完成。
虽然上述双凹陷结构4H-SiC MESFET的击穿电压因栅的源侧一半长度向N型沟道层内凹陷而增加,但饱和漏电流却没有得到实质性提升。饱和漏电流和击穿电压都是衡量4H-SiC MESFET器件性能的重要指标。这两个参数需要兼顾,然而,在已有的对4H-SiCMESFET几何形状的改进对器件饱和漏电流和击穿电压的提升是有限的。
发明内容
本发明的目的在于针对上述已有技术的不足,提出一种使输出电流和击穿电压都提高的具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法。
为实现上述目的,本发明公开了如下技术方案:
一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,包括如下步骤:
步骤1)对4H-SiC半绝缘衬底(1)进行清洗,以去除衬底表面污物;
步骤2)在4H-SiC半绝缘衬底上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P缓冲层(2);
步骤3)在P缓冲层(2)上外延生长0.35μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层(3);
步骤4)在N型沟道层(3)上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极(6)和漏电极(7);
步骤7)对源电极(6)和漏电极(7)之间的N+型帽层进行光刻、刻蚀,刻蚀深度为0.2μm;
步骤8)在沟道上方对沟道光刻、刻蚀出以源极帽层(4)和漏极帽层(5)内侧为起点长度分别为0.5μm和1μm,深度为0.1μm的左沟道凹陷区(8)和右沟道凹陷区(9),距源极帽层内侧0.675μm处刻蚀出长度为0.35μm,深度为0.1μm的中间沟道凹陷区(11);
步骤9)在沟道上方且靠近源极帽层(4)一侧的沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极(10);
步骤10)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
进一步的,所述步骤1)中的具体清洗过程为:
(1)用蘸有甲醇的棉球将衬底仔细清洗两、三次,以除去表面各种尺寸的SiC颗粒;
(2)将4H-SiC半绝缘衬底(1)在H2SO4:HNO3=1:1中超声5分钟;
(3)将4H-SiC半绝缘衬底(1)在1#清洗液中煮沸5分钟,1#清洗液为NaOH:H2O2:H2O=1:2:5,然后去离子水冲洗5分钟后再放入2#清洗液中煮沸5分钟,2#清洗液为HCl:H2O2:H2O=1:2:7,最后用去离子水冲洗干净并用N2吹干备用。
进一步的,所述步骤2)中P缓冲层(2)的具体制备过程为:将4H-SiC半绝缘衬底(1)放入生长室中,然后向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的B2H6,B2H6在H2中稀释到5%,生长温度为1550℃,压强为105Pa,持续6min,完成掺杂浓度和厚度分别为1.4×1015cm-3和0.5μm的P缓冲层(2)制作。
进一步的,所述步骤3)中N型沟道层(3)的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.35μm的N型沟道层(3)制作。
进一步的,所述步骤4)中N+帽层的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入20ml/min的N2,生长温度为1550℃,压强为105Pa,持续2min,制作掺杂浓度和厚度分别为1.0×1020cm-3和0.2μm的N+帽层。
进一步的,所述步骤5)中有源区和隔离区的具体制备过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续隔离注入时能够起到良好的阻挡作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用隔离注入光刻板进行35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水=1:3)中显影60秒,露出4H-SiC,然后在100℃烘箱中后烘3分钟;
(3)进行两次硼离子注入,注入条件为130keV/6×1012cm-2,50keV/2×1012cm-2。注入完成后用丙酮+超声去胶,再用等离子去胶3分钟,完成有源区以外的隔离注入;
(4)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质,Ar气流量为20ml/min。
进一步的,所述步骤6)中源电极(6)和漏电极(7)的具体制备过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶0.8μm;
(2)在90℃烘箱中前烘90秒,采用源漏光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟,完成源漏区金属化窗口;
(3)采用多靶磁控溅射台,室温溅射150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,取出片子并用氮气吹干,最后等离子去胶2分钟;
(5)将片子放入快速合金炉内,在氮氢气氛保护下,N2:H2=9:1,快速升温,970℃/1min,到合金温度合金10分钟,形成源电极(6)和漏电极(7)。
进一步的,所述步骤7)中对源电极(6)和漏电极(7)之间的N+帽层光刻、刻蚀,具体过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀厚度为0.2μm,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
进一步的,所述步骤8)中左沟道凹陷区(8)、右沟道凹陷区(9)和中间沟道凹陷区(11)的具体制作过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.1μm的左高栅区域(13)、右高栅区域(12),刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
进一步的,所述步骤9)中栅电极(10)具体制作过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2nm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5nm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚0.8nm;
(2)在90℃烘箱中前烘90秒,采用栅光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟;
(3)采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm,溅射过程中将片子加热到150℃;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,最后取出片子并用小流量氮气慢慢吹干,最后用等离子去胶3分钟,完成栅电极(10)的制作。
进一步的,所述步骤10)中电极压焊点、完成器件制作的具体过程为:
(1)在300℃下,向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2,通过等离子体增强化学气相淀积工艺,在表面淀积0.5μm厚的Si3N4层作为钝化介质层;
(2)钝化光刻采用正性光刻胶,涂胶速度3000R/mins,要求胶厚>2μm,涂胶完成后在90℃烘箱中前烘90秒,然后采用反刻光刻板进行35秒紫外曝光,用专用显影液显影60秒,显影液为四甲基氢氧化氨:水=1:3,最后在100℃烘箱中后烘3分钟;
(3)Si3N4刻蚀采用RIE工艺,刻蚀气体选择流量为50sccm CHF3和流量为5sccm Ar,完成后再进行3分钟等离子体去胶,露出金属,形成源、漏和栅电极压焊点,完成整个器件的制作。
本发明公开的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,具有以下有益效果:
本发明脱离传统的大规模制备工艺流程,仅采用光刻,同时结合传统的蒸镀、溅控溅射的方法,得到器件,整个工艺过程简单。另外本发明通过增加左高栅区域和右高栅区域,使漏极电流提高、击穿电压增大,频率特性加以改善。
附图说明
图1为本发明的结构示意图。
如图所示:1为4H-SiC半绝缘衬底,2为P缓冲层,3为N型沟道层,4为源极帽层,5为漏极帽层,6为源电极,7为漏电极,8为左沟道凹陷区,9为右沟道凹陷区,11为中间沟道凹陷区,10为栅电极,13为左高栅区域,12为右高栅区域。
具体实施方式
下面结合实施例并参照附图对本发明作进一步描述。
请参见图1。图1为本发明的结构示意图。一种具有双高栅的4H-SiC金属半导体场效应晶体管,自下而上设置有:4H‐SiC半绝缘衬底1,P缓冲层2,N型沟道层3,N型沟道层3的两侧分别为源极帽层4和漏极帽层5,源极帽层4和漏极帽层5表面分别是源电极6和漏电极7,N型沟道层3上方且靠近源极帽层的一侧设置栅电极10,栅电极10在N型沟道3左侧、右侧、中间分别形成左沟道凹陷区8、右沟道凹陷区9、中间沟道凹陷区11。所述左侧沟道凹陷区8、右侧沟道凹陷区9、中间沟道凹陷区11的深度为0.1μm,左侧沟道凹陷区的宽度为0.5μm,右侧沟道凹陷区的宽度为1μm,中间沟道凹陷区的宽度为0.35μm。所述沟道表面和栅电极10之间形成左高栅区域13和右高栅区域12。
一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,包括如下步骤:
步骤1)对4H-SiC半绝缘衬底1进行清洗,以去除衬底表面污物;
步骤2)在4H-SiC半绝缘衬底上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P缓冲层2;
步骤3)在P缓冲层2上外延生长0.35μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层3;
步骤4)在N型沟道层3上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极6和漏电极7;
步骤7)对源电极6和漏电极7之间的N+型帽层进行光刻、刻蚀,刻蚀深度为0.2μm;
步骤8)在沟道上方对沟道光刻、刻蚀出以源极帽层4和漏极帽层5内侧为起点长度分别为0.5μm和1μm,深度为0.1μm的左沟道凹陷区8和右沟道凹陷区9,距源极帽层内侧0.675μm处刻蚀出长度为0.35μm,深度为0.1μm的中间沟道凹陷区11;
步骤9)在沟道上方且靠近源极帽层4一侧的沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极10;
步骤10)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
进一步的,所述步骤1)中的具体清洗过程为:
(1)用蘸有甲醇的棉球将衬底仔细清洗两、三次,以除去表面各种尺寸的SiC颗粒;
(2)将4H-SiC半绝缘衬底1在H2SO4:HNO3=1:1中超声5分钟;
(3)将4H-SiC半绝缘衬底1在1#清洗液中煮沸5分钟,1#清洗液为NaOH:H2O2:H2O=1:2:5,然后去离子水冲洗5分钟后再放入2#清洗液中煮沸5分钟,2#清洗液为HCl:H2O2:H2O=1:2:7,最后用去离子水冲洗干净并用N2吹干备用。
进一步的,所述步骤2)中P缓冲层2的具体制备过程为:将4H-SiC半绝缘衬底1放入生长室中,然后向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的B2H6,B2H6在H2中稀释到5%,生长温度为1550℃,压强为105Pa,持续6min,完成掺杂浓度和厚度分别为1.4×1015cm-3和0.5μm的P缓冲层2制作。
进一步的,所述步骤3)中N型沟道层3的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.35μm的N型沟道层3制作。
进一步的,所述步骤4)中N+帽层的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入20ml/min的N2,生长温度为1550℃,压强为105Pa,持续2min,制作掺杂浓度和厚度分别为1.0×1020cm-3和0.2μm的N+帽层。
进一步的,所述步骤5)中有源区和隔离区的具体制备过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续隔离注入时能够起到良好的阻挡作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用隔离注入光刻板进行35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水=1:3)中显影60秒,露出4H-SiC,然后在100℃烘箱中后烘3分钟;
(3)进行两次硼离子注入,注入条件为130keV/6×1012cm-2,50keV/2×1012cm-2。注入完成后用丙酮+超声去胶,再用等离子去胶3分钟,完成有源区以外的隔离注入;
(4)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质,Ar气流量为20ml/min。
进一步的,所述步骤6)中源电极6和漏电极7的具体制备过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶0.8μm;
(2)在90℃烘箱中前烘90秒,采用源漏光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟,完成源漏区金属化窗口;
(3)采用多靶磁控溅射台,室温溅射150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,取出片子并用氮气吹干,最后等离子去胶2分钟;
(5)将片子放入快速合金炉内,在氮氢气氛保护下,N2:H2=9:1,快速升温,970℃/1min,到合金温度合金10分钟,形成源电极6和漏电极7。
进一步的,所述步骤7)中对源电极6和漏电极7之间的N+帽层光刻、刻蚀,具体过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀厚度为0.2μm,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
进一步的,所述步骤8)中左沟道凹陷区8、右沟道凹陷区9和中间沟道凹陷区11的具体制作过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.1μm的左高栅区域13、右高栅区域12,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
进一步的,所述步骤9)中栅电极10具体制作过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2nm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5nm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚0.8nm;
(2)在90℃烘箱中前烘90秒,采用栅光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟;
(3)采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm,溅射过程中将片子加热到150℃;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,最后取出片子并用小流量氮气慢慢吹干,最后用等离子去胶3分钟,完成栅电极10的制作。
进一步的,所述步骤10)中电极压焊点、完成器件制作的具体过程为:
(1)在300℃下,向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2,通过等离子体增强化学气相淀积工艺,在表面淀积0.5μm厚的Si3N4层作为钝化介质层;
(2)钝化光刻采用正性光刻胶,涂胶速度3000R/mins,要求胶厚>2μm,涂胶完成后在90℃烘箱中前烘90秒,然后采用反刻光刻板进行35秒紫外曝光,用专用显影液显影60秒,显影液为四甲基氢氧化氨:水=1:3,最后在100℃烘箱中后烘3分钟;
(3)Si3N4刻蚀采用RIE工艺,刻蚀气体选择流量为50sccm CHF3和流量为5sccm Ar,完成后再进行3分钟等离子体去胶,露出金属,形成源、漏和栅电极压焊点,完成整个器件的制作。
本发明4H-SiC金属半导体场效应晶体管的制备方法,给出如下三种实施例。
实施例1:
制作沟道厚度为0.35μm并具有长度为0.175μm、高度为0.1μm的双高栅区域的4H-SiC金属半导体场效应晶体管的制备方法为:
步骤1)对4H-SiC半绝缘衬底1进行清洗,以去除衬底表面污物;
(1)用蘸有甲醇的棉球将衬底仔细清洗两、三次,以除去表面各种尺寸的SiC颗粒;
(2)将4H-SiC半绝缘衬底1在H2SO4:HNO3=1:1中超声5分钟;
(3)将4H-SiC半绝缘衬底1在1#清洗液(NaOH:H2O2:H2O=1:2:5)中煮沸5分钟,然后去离子水冲洗5分钟后再放入2#清洗液(HCl:H2O2:H2O=1:2:7)中煮沸5分钟,2#清洗液为HCl:H2O2:H2O=1:2:7,最后用去离子水冲洗干净并用N2吹干备用。
步骤2)在4H-SiC半绝缘衬底1上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P缓冲层2;
将4H-SiC半绝缘衬底1放入生长室中,然后向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的B2H6(H2中稀释到5%),生长温度为1550℃,压强为105Pa,持续6min,完成掺杂浓度和厚度分别为1.4×1015cm-3和0.5μm的P缓冲层2制作。
步骤3)在P缓冲层2上外延生长0.35μm厚的SiC层,经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层3;
将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.35μm的N型沟道层3制作。
步骤4)在N型沟道层3上外延生长SiC层,同时经N2原位掺杂形成N+帽层。
将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入20ml/min的N2,生长温度为1550℃,压强为105Pa,持续2min,制作掺杂浓度和厚度分别为1.0×1020cm-3和0.2μm的N+帽层。
步骤5)在N+帽层上依次进行光刻和隔离注入,形成隔离区和有源区。
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续隔离注入时能够起到良好的阻挡作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用隔离注入光刻板进行约35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水=1:3)中显影60秒,露出4H-SiC,然后在100℃烘箱中后烘3分钟;
(3)进行两次硼离子注入,注入条件为130keV/6×1012cm-2,50keV/2×1012cm-2。注入完成后用丙酮+超声去胶,再用等离子去胶3分钟,完成有源区以外的隔离注入;
(4)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质,Ar气流量为20ml/min。
步骤6)在N+型帽层上形成源电极6和漏电极7。
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm。片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚约0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶约0.8μm;
(2)在90℃烘箱中前烘90秒,采用源漏光刻板进行15秒紫外曝光后用专用显影液(四甲基氢氧化氨:水=1:4)显影50秒去掉AZ1400胶,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟,完成源漏区金属化窗口;
(3)采用多靶磁控溅射台,室温溅射150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,取出片子并用氮气吹干,最后等离子去胶2分钟;
(5)将片子放入快速合金炉内,在氮氢气氛(N2:H2=9:1)保护下快速升温(970/1min)到合金温度合金10分钟,形成源电极6和漏电极7。
步骤7)对源电极6和漏电极7之间的N+型帽层进行光刻、刻蚀,刻蚀厚度为0.2μm。
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀厚度为0.2μm,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
步骤8)对沟道进行光刻,刻蚀,以源极帽层4和漏极帽层5内侧为起点,刻蚀长度分别为0.5μm和1μm的凹陷区,并且在距源极帽层4内侧0.675μm处刻蚀出长度为0.35μm、高度为0.1μm的凹陷区,形成长度为0.175μm、高度为0.1μm的双高栅区域12、13;
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.1μm的双高栅区域12、13,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
步骤9)在沟道上方且靠近源极帽层4一侧的沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极10;
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2nm。片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚约0.5nm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚约0.8nm;
(2)在90℃烘箱中前烘90秒,采用栅光刻板进行15秒紫外曝光后用专用显影液(四甲基氢氧化氨:水=1:4)显影50秒去掉AZ1400胶,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟;
(3)采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm,溅射过程中将片子加热到150℃;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,最后取出片子并用小流量氮气慢慢吹干,最后用等离子去胶3分钟,完成栅电极10的制作。
步骤10)对上述形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点。
(1)在300℃下,向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2,通过等离子体增强化学气相淀积工艺,在表面淀积0.5μm厚的Si3N4层作为钝化介质层;
(2)钝化光刻采用正性光刻胶,涂胶速度3000R/mins,要求胶厚>2μm,涂胶完成后在90℃烘箱中前烘90秒,然后采用反刻光刻板进行35秒紫外曝光,用专用显影液(四甲基氢氧化氨:水=1:3)显影60秒,最后在100℃烘箱中后烘3分钟;
(3)Si3N4刻蚀采用RIE工艺,刻蚀气体选择流量为50sccm CHF3和流量为5sccm Ar,完成后再进行3分钟等离子体去胶,露出金属,形成源、漏和栅电极压焊点,完成整个器件的制作。
实施例2:
制作沟道厚度为0.4μm并具有长度为0.175μm、高度为0.15μm的双高栅区域的4H-SiC金属半导体场效应晶体管的制备方法为:
步骤3)在P缓冲层2上外延生长0.4μm厚的SiC层,经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层3;
将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.4μm的N型沟道层3制作。
步骤8)对沟道进行光刻,刻蚀,刻蚀长度以源极帽层4和漏极帽层5内侧为起点分别为0.5μm和1μm的凹陷区,并且在距源极帽层4内侧0.675μm处刻蚀出长度为0.35μm、高度为0.15μm的凹陷区,形成长度为0.175μm、高度为0.15μm的双高栅区域12、13;
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.15μm的双高栅区域12、13,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
其余步骤与实施例1相同。
实施例3:
制作沟道厚度为0.45μm并具有长度为0.175μm、高度为0.2μm的双高栅区域的4H-SiC金属半导体场效应晶体管的制备方法为:
步骤3)在P缓冲层2上外延生长0.45μm厚的SiC层,经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层3;
将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.45μm的N型沟道层3制作。
步骤8)对沟道进行光刻,刻蚀,刻蚀长度以源极帽层4和漏极帽层5内侧为起点分别为0.5μm和1μm的凹陷区,并且在距源极帽层4内侧0.675μm处刻蚀出长度为0.35μm、高度为0.2μm的凹陷区,形成长度为0.175μm、高度为0.2μm的双高栅区域12、13;
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行约35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.2μm的双高栅区域12、13,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
其余步骤与实施例1相同。
以上所述仅是本发明的优选实施方式,而非对其限制;应当指出,尽管参照上述各实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,其依然可以对上述各实施例所记载的技术方案进行修改,或对其中部分或者全部技术特征进行等同替换;而这些修改和替换,并不使相应的技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于,包括如下步骤:
步骤1)对4H-SiC半绝缘衬底(1)进行清洗,以去除衬底表面污物;
步骤2)在4H-SiC半绝缘衬底上外延生长0.5μm厚的SiC层,同时经乙硼烷B2H6原位掺杂,形成浓度为1.4×1015cm-3的P缓冲层(2);
步骤3)在P缓冲层(2)上外延生长0.35μm厚的SiC层,同时经N2原位掺杂,形成浓度为3×1017cm-3的N型沟道层(3);
步骤4)在N型沟道层(3)上外延生长0.2μm厚的SiC层,同时经N2原位掺杂,形成浓度为1.0×1020cm-3的N+型帽层;
步骤5)在N+型帽层上依次进行光刻和隔离注入,形成隔离区和有源区;
步骤6)对有源区依次进行源漏光刻、磁控溅射、金属剥离和高温合金,形成0.5μm长的源电极(6)和漏电极(7);
步骤7)对源电极(6)和漏电极(7)之间的N+型帽层进行光刻、刻蚀,刻蚀深度为0.2μm;
步骤8)在沟道上方对沟道光刻、刻蚀出以源极帽层(4)和漏极帽层(5)内侧为起点长度分别为0.5μm和1μm,深度为0.1μm的左沟道凹陷区(8)和右沟道凹陷区(9),距源极帽层内侧0.675μm处刻蚀出长度为0.35μm,深度为0.1μm的中间沟道凹陷区(11);
步骤9)在沟道上方且靠近源极帽层(4)一侧的沟道进行光刻、磁控溅射和金属剥离,形成0.7μm长的栅电极(10);
步骤10)对所形成的4H-SiC金属半导体场效应晶体管表面进行钝化、反刻,形成电极压焊点,完成器件的制作。
2.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于,所述步骤1)中的具体清洗过程为:
(1)用蘸有甲醇的棉球将衬底仔细清洗两、三次,以除去表面各种尺寸的SiC颗粒;
(2)将4H-SiC半绝缘衬底(1)在H2SO4:HNO3=1:1中超声5分钟;
(3)将4H-SiC半绝缘衬底(1)在1#清洗液中煮沸5分钟,1#清洗液为NaOH:H2O2:H2O=1:2:5,然后去离子水冲洗5分钟后再放入2#清洗液中煮沸5分钟,2#清洗液为HCl:H2O2:H2O=1:2:7,最后用去离子水冲洗干净并用N2吹干备用。
3.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于,所述步骤2)中P缓冲层(2)的具体制备过程为:将4H-SiC半绝缘衬底(1)放入生长室中,然后向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的B2H6,B2H6在H2中稀释到5%,生长温度为1550℃,压强为105Pa,持续6min,完成掺杂浓度和厚度分别为1.4×1015cm-3和0.5μm的P缓冲层(2)制作。
4.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于,所述步骤3)中N型沟道层(3)的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入2ml/min的N2,生长温度为1550℃,压强为105Pa,持续5min,完成掺杂浓度和厚度分别为3×1017cm-3和0.35μm的N型沟道层(3)制作。
5.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤4)中N+帽层的具体制备过程为:将4H-SiC外延片放入生长室,向生长室中通入流量为20ml/min的硅烷、10ml/min的丙烷和80l/min的高纯氢气,同时通入20ml/min的N2,生长温度为1550℃,压强为105Pa,持续2min,制作掺杂浓度和厚度分别为1.0×1020cm-3和0.2μm的N+帽层。
6.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤5)中有源区和隔离区的具体制备过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2μm保证在后续隔离注入时能够起到良好的阻挡作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用隔离注入光刻板进行35秒紫外曝光后在专用显影液(四甲基氢氧化氨:水=1:3)中显影60秒,露出4H-SiC,然后在100℃烘箱中后烘3分钟;
(3)进行两次硼离子注入,注入条件为130keV/6×1012cm-2,50keV/2×1012cm-2;注入完成后用丙酮+超声去胶,再用等离子去胶3分钟,完成有源区以外的隔离注入;
(4)将上述4H-SiC外延片置于1600℃感应加热炉退火10分钟激活杂质,Ar气流量为20ml/min。
7.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应管的制备方法,其特征在于:所述步骤6)中源电极(6)和漏电极(7)的具体制备过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2μm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5μm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶0.8μm;
(2)在90℃烘箱中前烘90秒,采用源漏光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟,完成源漏区金属化窗口;
(3)采用多靶磁控溅射台,室温溅射150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,取出片子并用氮气吹干,最后等离子去胶2分钟;
(5)将片子放入快速合金炉内,在氮氢气氛保护下,N2:H2=9:1,快速升温,970℃/1min,到合金温度合金10分钟,形成源电极(6)和漏电极(7)。
8.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤7)中对源电极(6)和漏电极(7)之间的N+帽层光刻、刻蚀,具体过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀厚度为0.2μm,刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
9.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤8)中左沟道凹陷区(8)、右沟道凹陷区(9)和中间沟道凹陷区(11)的具体制作过程为:
(1)采用正性光刻胶,涂胶速度:3000R/min,胶厚>2nm保证在后续刻蚀时胶的刻蚀掩蔽作用;
(2)涂胶完成后在90℃烘箱中前烘90秒,采用凹陷沟道光刻板进行35秒紫外曝光后在专用显影液中显影60秒,然后在100℃烘箱中后烘3分钟,专用显影液的配方比为四甲基氢氧化氨:水=1:3;
(3)采用ICP感应耦合等离子体刻蚀系统进行N+刻蚀,刻蚀条件为刻蚀功率375W、偏置功率60W、工作压力9Pa,刻蚀气体选择流量为32sccm CF4和流量为8sccm Ar,刻蚀后形成长度为0.175μm、高度为0.1μm的左高栅区域(13)、右高栅区域(12),刻蚀后用丙酮+超声去除刻蚀掩蔽胶。
10.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤9)中栅电极(10)具体制作过程为:
(1)光刻掩蔽胶采用PMMA+AZ1400双层胶,要求胶厚>1.2nm,片子处理干净后先涂PMMA胶,速度为4000R/min,胶厚0.5nm,然后在200℃烘箱中前烘120秒,取出后再涂AZ1400胶厚0.8nm;
(2)在90℃烘箱中前烘90秒,采用栅光刻板进行15秒紫外曝光后用专用显影液显影50秒去掉AZ1400胶,显影液为四甲基氢氧化氨:水=1:4,然后对PMMA胶进行泛曝光,再用甲苯显影3分钟,然后在100℃烘箱中后烘3分钟;
(3)采用多靶磁控溅射台,依次室温溅射厚度为150nm的Ni、150nm的Ti和300nm的Au多层金属作为源漏欧姆接触金属,其中工作真空2.5×10-3Pa,Ar流量40sccm,溅射过程中将片子加热到150℃;
(4)溅射完成后将片子放入150℃Buty专用剥离液中,待金属脱落后再移入130℃Buty剥离液中,等温度降到80℃以下时,再将片子移入丙酮中,最后取出片子并用小流量氮气慢慢吹干,最后用等离子去胶3分钟,完成栅电极(10)的制作。
11.根据权利要求1所述的一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法,其特征在于:所述步骤10)中电极压焊点、完成器件制作的具体过程为:
(1)在300℃下,向反应室中同时通入流量为300sccm的SiH4、323sccm的NH3和330sccm的N2,通过等离子体增强化学气相淀积工艺,在表面淀积0.5μm厚的Si3N4层作为钝化介质层;
(2)钝化光刻采用正性光刻胶,涂胶速度3000R/mins,要求胶厚>2μm,涂胶完成后在90℃烘箱中前烘90秒,然后采用反刻光刻板进行35秒紫外曝光,用专用显影液显影60秒,显影液为四甲基氢氧化氨:水=1:3,最后在100℃烘箱中后烘3分钟;
(3)Si3N4刻蚀采用RIE工艺,刻蚀气体选择流量为50sccm CHF3和流量为5sccm Ar,完成后再进行3分钟等离子体去胶,露出金属,形成源、漏和栅电极压焊点,完成整个器件的制作。
CN201610256738.3A 2016-04-22 2016-04-22 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法 Active CN105870190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610256738.3A CN105870190B (zh) 2016-04-22 2016-04-22 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610256738.3A CN105870190B (zh) 2016-04-22 2016-04-22 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105870190A true CN105870190A (zh) 2016-08-17
CN105870190B CN105870190B (zh) 2019-04-12

Family

ID=56633056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610256738.3A Active CN105870190B (zh) 2016-04-22 2016-04-22 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN105870190B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
US6248666B1 (en) * 1998-02-09 2001-06-19 U.S. Philips Corporation Process of manufacturing a semiconductor device including a buried channel field effect transistor
CN103515451A (zh) * 2012-06-27 2014-01-15 财团法人工业技术研究院 双凹沟槽式肖特基势垒元件
CN104282764A (zh) * 2014-10-28 2015-01-14 西安电子科技大学 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN104867835A (zh) * 2015-05-05 2015-08-26 西安电子科技大学 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
US6248666B1 (en) * 1998-02-09 2001-06-19 U.S. Philips Corporation Process of manufacturing a semiconductor device including a buried channel field effect transistor
CN103515451A (zh) * 2012-06-27 2014-01-15 财团法人工业技术研究院 双凹沟槽式肖特基势垒元件
CN104282764A (zh) * 2014-10-28 2015-01-14 西安电子科技大学 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN104867835A (zh) * 2015-05-05 2015-08-26 西安电子科技大学 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN105870190B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN104393047B (zh) 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN104282764B (zh) 具有坡形栅极的4H‑SiC金属半导体场效应晶体管及制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN104681618B (zh) 一种具有双凹陷缓冲层的4H‑SiC金属半导体场效应晶体管
CN109037327A (zh) 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN105789056A (zh) 一种具有部分高掺杂沟道4H-SiC金半场效应管的制备方法
CN108598000A (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN104867835A (zh) 一种具有宽沟道深凹陷金属半导体场效应管的制备方法
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN101350311A (zh) AlGaN/GaN MISHEMT器件的制备方法
CN104538302B (zh) 一种增强型hemt器件的制备方法
CN101414628B (zh) 凹槽г栅高电子迁移率晶体管及其制作方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN102820322B (zh) 含铁电层的GaN基增强型器件及制备方法
CN104916698B (zh) 一种具有三凹陷结构的场效应晶体管及其制备方法
CN104882483B (zh) 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant