CN112951919B - 一种斜栅型氧化镓场效应晶体管及制备方法 - Google Patents
一种斜栅型氧化镓场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN112951919B CN112951919B CN202110127406.6A CN202110127406A CN112951919B CN 112951919 B CN112951919 B CN 112951919B CN 202110127406 A CN202110127406 A CN 202110127406A CN 112951919 B CN112951919 B CN 112951919B
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- type gallium
- electrode
- channel layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000005530 etching Methods 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 24
- 230000005684 electric field Effects 0.000 abstract description 22
- 238000009826 distribution Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 8
- 229910001020 Au alloy Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 241001354791 Baliga Species 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明适用于半导体制造技术领域，提供了一种斜栅型氧化镓场效应晶体管及制备方法。所述斜栅型氧化镓场效应晶体管，包括衬底、形成在所述衬底上的n型氧化镓沟道层、分别形成在所述n型氧化镓沟道层两端的源电极和漏电极、以及设置在所述源电极和漏电极之间的栅介质层和栅电极；在所述n型氧化镓沟道层上、所述栅电极下方设有一刻蚀凹坑，所述刻蚀凹坑的深度从靠近所述源电极一端向靠近所述漏电极一端逐渐变浅，且栅源区域的沟道层未被刻蚀。本发明提供的斜栅型氧化镓场效应晶体管不仅可以有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件击穿电压，而且可以保持低的沟道电阻，从而有效降低氧化镓MOSFET的导通电阻。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种斜栅型氧化镓场效应晶体管及制备方法。
背景技术
以氧化镓为代表的超宽禁带电力电子器件近年来逐渐成为功率半导体器件的重要发展领域，并有望在某些特定领域取代传统Si基功率器件。超宽禁带氧化镓作为一种新的半导体材料，在击穿场强、巴利加(Baliga)优值和成本等方面的优势都很突出。国际上通常采用巴利加(Baliga)优值(～εμEb 3)来表征材料适合功率器件的程度。β-Ga2O3材料巴利加优值是GaN材料的4倍，是SiC材料的10倍，是Si材料的3444倍。β-Ga2O3功率器件与GaN和SiC器件相同耐压情况下，导通电阻更低，功耗更小，能够极大地降低器件工作时的电能损耗。
2016年，NICT采用Al2O3作为栅下介质，并结合栅场板结构，制备的Ga2O3MOSFET器件击穿电压达到750V。2019年，ETRI采用源场板结构，同时测试过程中通过氟化液隔绝器件空气击穿，器件击穿电压达到2320V。2020年，Buffalo大学采用聚合物钝化液隔绝器件，器件击穿电压达到8000V。
但是，目前已报道的Ga2O3场效应晶体管(FET)器件的击穿电压和导通特性都还远低于材料预期值。如何进一步在提高Ga2O3场效应晶体管的击穿电压的基础上降低导通电阻，成为目前亟需解决的问题。
发明内容
因此，本发明要解决的技术问题是提供一种斜栅型氧化镓场效应晶体管及制备方法，一方面通过平滑沟道电场分布，有效的抑制了沟道尖峰电场强度；另一方面通过降低栅源区、栅漏区沟道电阻，从而进一步提高了器件的击穿电压，降低了器件的导通电阻。
为了实现上述目的，本申请实施例一方面提供了一种斜栅型氧化镓场效应晶体管，包括衬底、形成在所述衬底上的n型氧化镓沟道层、分别形成在所述n型氧化镓沟道层两端的源电极和漏电极、以及设置在所述源电极和漏电极之间的栅介质层和栅电极；
在所述n型氧化镓沟道层上、所述栅电极下方设有一刻蚀凹坑，所述刻蚀凹坑的深度从靠近所述源电极一端向靠近所述漏电极一端逐渐变浅，且栅源区域的沟道层未被刻蚀。
本申请实施例提供的斜栅型氧化镓场效应晶体管，通过在n型氧化镓沟道层与栅电极之间形成刻蚀凹坑，且栅源区域的沟道层未被刻蚀，刻蚀凹坑的深度从靠近源电极一侧向靠近漏电极一侧逐渐变浅，实现了栅区域内部从源端到漏端的阈值电压逐渐变负，即栅区域阈值电压的绝对值从源电极一侧到漏电极一侧逐渐增大，从而有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件的击穿电压。
在一种可能的实现方式中，所述刻蚀凹坑的纵向切面为三角形、梯形或倒台阶形。
在一种可能的实现方式中，所述刻蚀凹坑的最大深度小于所述n型氧化镓沟道层的厚度，所述刻蚀凹坑的下表面呈斜面或台阶面。
在一种可能的实现方式中，当所述刻蚀凹坑下表面呈斜面时，所述斜面与所述n型氧化镓沟道层的上表面的夹角大于10度小于80度。
另一方面，本发明实施例还提供了一种斜栅型氧化镓场效应晶体管的制备方法，包括：
在衬底上外延生长n型氧化镓沟道层；
在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极；
在所述源电极和漏电极上分别依次制备金属掩膜和光刻胶掩膜，所述金属掩膜覆盖栅源区域的沟道层；
对所述光刻胶掩膜中显影区域的光刻胶进行烘烤和回流处理，得到一斜面；
对所述n型氧化镓沟道层、栅电极对应的预设区域进行刻蚀，形成一刻蚀深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的刻蚀凹坑；
在所述刻蚀凹坑上沉积栅电极。
本申请实施例提供的斜栅型氧化镓场效应晶体管的制备方法，一方面通过在n型氧化镓沟道层的预设位置上刻蚀一深度从源电极一侧向漏电极一侧逐渐变浅的刻蚀凹坑，然后在倾斜的刻蚀凹坑上生长栅电极。通过在栅电极下部设置倾斜的刻蚀凹坑，使栅电极下部区域的阈值电压不再是固定值，而是从源端到漏端阈值电压逐渐变负，即绝对值逐渐变大。这样可以有效平滑沟道电场分布，使得栅电极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。另一方面通过制作金属掩膜和光刻胶掩膜双层掩膜，可以有效保护栅源区域和栅漏区域的沟道不被刻蚀，从而有效地降低了器件的沟道电阻。
在一种可能的实现方式中，所述在所述源电极和漏电极上分别依次制备金属掩膜和光刻胶掩膜，包括：
在所述源电极上、栅源区域对应的n型氧化镓沟道层上，以及所述漏电极上制作金属掩膜层；
在所述金属掩膜图形上制作光刻胶掩膜，所述光刻胶掩膜露出栅电极对应的预设区域。
在一种可能的实现方式中，所述光刻胶进行烘烤和回流处理后，其厚度从靠近所述源电极处的金属掩膜一侧到靠近所述漏电极处的金属掩膜一侧逐渐变厚。
在一种可能的实现方式中，所述斜面与所述n型氧化镓沟道层的上表面的夹角大于等于10度，小于等于80度。
在一种可能的实现方式中，所述在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极之前，还包括：
在所述n型氧化镓沟道层的两端通过离子注入，形成n+区域；
在所述n+区域上分别沉积源电极和漏电极。
在一种可能的实现方式中，所述栅电极的长度为大于等于50nm，小于等于10μm。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的斜栅型氧化镓场效应晶体管的剖面结构示意图；
图2是本发明实施例提供的斜栅型氧化镓场效应晶体管的制备方法的工艺流程图；
图中：1-衬底，2-n型氧化镓沟道层，3-漏电极，4-源电极，5-栅介质层，6-栅电极，7-金属掩膜，8-光刻胶掩膜。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
击穿电压和导通电阻是MOSFET电力电子器件的关键参数。对于传统的氧化镓MOSFET器件，栅区域内沟道电子浓度是均匀分布的，也就是说栅区域内阈值电压是固定值。当器件处于夹断状态(即栅偏压低于阈值电压)，当增大漏端电压后，在栅电极偏漏电极一侧的沟道中会存在一个非常强的峰值电场。氧化镓MOSFET的击穿往往发生在栅电极下方偏漏电极区域，这是由于传统的直角栅电极偏漏电极区域存在一个强的尖峰电场，从而导致器件容易发生击穿。由于氧化镓目前只能实现n型掺杂，氧化镓MOSFET器件的阈值电压大都是负值，也就是说氧化镓MOSFET器件大都是耗尽型。
沟道电阻由栅源沟道电阻、栅区域沟道电阻和栅漏沟道电阻三部分组成，常规制备Ga2O3场效应晶体管时，由于偏重提高击穿电压，通过刻蚀等方法，会对沟道造成较大的损伤，影响沟道电阻。
本发明实施例通过采用平滑沟道电场，且通过对栅源和栅漏区域的保护，能够较大程度的改善器件击穿电压，且可有效的降低导通电阻。
作为本发明的一种实施例，参见图1中的斜栅型氧化镓场效应晶体管的剖面结构示意图，一种斜栅型氧化镓场效应晶体管，包括衬底1、形成在衬底1上的n型氧化镓沟道层2、分别形成在n型氧化镓沟道层2两端的源电极4和漏电极3、以及设置在源电极4和漏电极3之间的栅电极6和栅介质层5。且在n型氧化镓沟道层2上、栅电极6的下方还设有一刻蚀凹坑，刻蚀凹坑的深度从靠近源电极一端向靠近漏电极的一端逐渐变浅，且栅源区域的沟道层未被刻蚀。
本发明实施例提供的斜栅型氧化镓场效应晶体管，通过在n型氧化镓沟道层和栅电极之间设置一倾斜的刻蚀凹坑，且刻蚀凹坑的深度从靠近源电极的一端向靠近漏电极的一端逐渐变浅，使刻蚀凹坑的下表面为一倾斜的斜面，可使栅下区域的阈值电压不再是固定值，实现栅区域下沟道电子从左到右，即从源端到漏端逐渐增加，进而实现栅下区域的阈值电压从左到右，即从源端到漏端阈值电压逐渐变负，即绝对值逐渐变大。这样可以有效平滑沟道电场分布，使得栅电极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。
其中，在本发明实施例中，衬底1可以为高阻氧化镓衬底、半绝缘SiC衬底、氧化镁、蓝宝石衬底等。
n型氧化镓沟道层2中的掺杂元素可以为Si或Sn等元素。n型氧化镓沟道层2的厚度为10nm-1000nm。
源电极4和漏电极3通过电子束蒸发制备在n型氧化镓沟道层2中的对应位置上，源电极4和漏电极3可以采用Ti/Au合金或者Ti/Al/Ni/Au合金。
其中，刻蚀凹坑的深度从靠近源电极的一端向靠漏电极的一端逐渐变浅，刻蚀凹坑可以为多种形状。可选的，刻蚀凹坑的纵向切面为三角形、梯形或倒台阶形。刻蚀凹坑的刻蚀深度从源电极端到漏电极端逐渐变浅，使得栅区域阈值电压的绝对值从源电极一侧到漏电极一侧逐渐增大，从而有效平滑沟道电场分布。
作为可选的方案，刻蚀凹坑的最大深度小于n型氧化镓沟道层的厚度，刻蚀凹坑的下表面呈斜面或台阶面，从而使得栅电极7偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。当刻蚀凹坑的下表面呈斜面时，刻蚀凹坑的下表面与n型氧化镓沟道层2的上表面的夹角大于10度小于80度，通过调整刻蚀凹坑的下表面与n型氧化镓沟道层2的上表面的夹角的大小，可以得到不同的沟道电场分布，从而实现栅区域下的沟道电子从源端到漏端逐渐增加，达到更好的耐击穿电压。
本发明提供的斜栅型氧化镓场效应晶体管，通过在现有场效应晶体管的基础上，在栅电极和n型氧化镓沟道层之间增加倾斜的刻蚀凹坑，通过刻蚀凹坑使得栅区域阈值电压的绝对值从源电极一侧到漏电极一侧逐渐增大，从而有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件击穿电压。
作为本发明的另一种实施例，本发明还提供了一种斜栅型氧化镓场效应晶体管的制备方法，如图2所示的简易制作工艺流程图，具体步骤包括：
S101、在衬底1上外延生长n型氧化镓沟道层2。
在本发明实施例中，衬底1可以为高阻氧化镓衬底、半绝缘SiC衬底、氧化镁、蓝宝石衬底等。
n型氧化镓沟道层2可以采用外延法生长。
n型氧化镓沟道层2中的掺杂元素可以为Si或Sn等元素，掺杂浓度为1.0×1015cm-3-1.0×1020cm-3，n型氧化镓沟道层2的厚度为10nm-1000nm，n型氧化镓沟道层2的厚度优选200nm-800nm。
为了改善n型氧化镓沟道层2内的电场分布，从而进一步提高击穿电压，n型氧化镓沟道层2的掺杂浓度可以是从上到下或者从下到上梯度变化，掺杂浓度也可以是从上到下或者从下到上逐步渐变。n型氧化镓沟道层2也可以为n型低掺杂氧化镓沟道层。
在其他一些实施例中，在衬底1上外延生长n型氧化镓沟道层2之前，还可以在衬底上先生长一层未掺杂的氧化镓层作为缓冲层，在未掺杂的氧化镓层上在外延生长n型氧化镓沟道层2。
S102、在n型氧化镓沟道层2的两端分别沉积源电极4和漏电极3。
在本申请实施例中，在沉积源电极4和漏电极3之前，为了使源电极4和漏电极3实现良好的欧姆接触，可以在n型氧化镓沟道层2中源电极4和漏电极3下部的沟道层内的预设位置，先进行n型离子注入，在源电极4和漏电极3的预设区域分别形成n+区域，然后在沟道层两端的n+区域分别沉积源电极4和漏电极3，从而实现欧姆接触。
在本申请实施例中，源电极4和漏电极3通过电子束蒸发制备在n型氧化镓沟道层2中的对应位置上，源电极4和漏电极3可以采用Ti/Au合金或者Ti/Al/Ni/Au合金制作。
S103、在源电极和漏电极上分别依次制备金属掩膜和光刻胶掩膜，金属掩膜覆盖栅源区域的沟道层。
在n型氧化镓沟道层2上的源电极4和漏电极3上，及在n型氧化镓沟道层2上栅源区域和栅漏区域沟道对应预设位置分别制备金属掩膜图形，金属掩膜7不仅覆盖了源电极4和漏电极3，而且金属掩膜7还覆盖栅源区域的沟道和栅漏区域的沟道，对栅源沟道和栅漏沟道进行了有效的保护。
在漏电极3上的金属掩膜7上制备光刻胶掩膜图形，光刻胶掩膜8将漏电极3上的金属掩膜7完全覆盖，露出栅电极6对应的预设区域，形成样片。
在本申请实施例中，栅源区域的沟道和栅漏区域的沟道被金属掩膜和光刻胶掩膜双重覆盖，可有效保护栅源区域和栅漏区域的沟道。
S104、对n型氧化镓沟道层栅电极对应的预设区域进行刻蚀。
在本申请实施例中，首先将覆盖金属掩膜7和光刻胶掩膜8的样品进行精确控温烘烤，使光刻胶掩膜中显影区域的光刻胶回流到未被光刻胶掩膜图形覆盖的n型氧化镓沟道层2上的栅电极预设区域内，通过精确控温，可实现最终回流固定的光刻胶与n型氧化镓沟道层2的上表面成不同角度的夹角。如图2所示，回流后的光刻胶与n型氧化镓沟道层2的夹角为α，且10°≤α≤80°。通过不同的温度控制，可实现回流后的光刻胶与n型氧化镓沟道层2的夹角α改变，从而实现大小和角度的刻蚀凹坑，从而得到不同的击穿电压。
当光刻胶回流后与n型氧化镓沟道层2的夹角达到预定的角度后，开始准备干法刻蚀。光刻胶掩膜8在干法刻蚀过程中会逐渐被侵蚀，当其斜面部分被侵蚀完之后，等离子体会继续刻蚀n型氧化镓沟道层2，从而使n型氧化镓沟道层2形成夹角为β的斜面，如图2所示，其夹角β由光刻胶掩膜8的倾角α控制，β≤α。刻蚀完成后，刻蚀深度由靠近源电极处的金属掩膜一侧到靠近漏电极处的金属掩膜一侧逐渐变浅，刻蚀凹坑下表面为倾斜的斜面。
在本申请实施例中，由于金属掩膜7覆盖栅源区域的沟道和栅漏区域的沟道，干法刻蚀时，金属掩膜7可有效保护栅源区域和栅漏区域的沟道不被刻蚀，可以有效的保护栅源区域和栅漏区域的沟道。沟道电阻是由栅源沟道电阻、栅区域沟道电阻和栅漏沟道电阻三部分组成，由于金属掩膜7的有效保护，干法刻蚀时，等离子体无法刻蚀到栅源区域和栅漏区域的沟道，从而有效的减少了栅源区域的沟道电阻和栅漏区域的沟道电阻，可以有效地降低器件沟道电阻，从而降低器件的功耗。
刻蚀完成后，去除金属掩膜和光刻胶掩膜。
S104、在刻蚀凹坑上沉积栅电极。
在本申请实施例中，在源电极4和漏电极3之间的n型氧化镓沟道层2上生长一层Al2O3栅介质层6，Al2O3栅介质层6可以采用ALD或PLD等方法生长，Al2O3栅介质层6的生长厚度在10-100nm之间。
在本申请实施例中，也可以不在源电极4和漏电极3之间的n型氧化镓沟道层2上生长栅介质层6，直接在刻蚀凹坑上沉积栅电极7。
在刻蚀凹坑上采用电子束蒸发等方法沉积栅电极6，栅电极6的长度应大于等于50nm、小于等于10μm，栅电极6的金属可以使用Ni/Au，或Pt/Au等。
本发明实施例提供的斜栅型氧化镓场效应晶体管的制备方法，一方面，通过制备双层掩膜，即金属掩膜和光刻胶掩膜，通过金属掩膜可有效的保护栅源区域和栅漏区域的沟道层不被刻蚀，不会在栅源区域和栅漏区域的沟道内带来损伤，从而有效降低了沟道电阻。另一方面，通过在n型氧化镓沟道层和栅电极之间刻蚀形成一刻蚀凹坑，且刻蚀凹坑的深度为从靠近源电极一侧到漏电极一侧逐渐变浅，从而使刻蚀凹坑的下表面为倾斜的斜面，从而改善了现在的直角栅电极偏漏电极区域存在的一个强的尖峰电场，从而导致器件容易发生击穿。通过刻蚀形成倾斜的沟道层及倾斜的栅电极，从而使栅下区域的阈值电压不再是固定值，而是从源端到漏端的阈值电压逐渐变负，即绝对值逐渐变大。这样可以有效平滑沟道电场分布，使得栅极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (5)
1.一种斜栅型氧化镓场效应晶体管的制备方法，其特征在于，包括：
在衬底上外延生长n型氧化镓沟道层；
在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极；
在所述源电极和漏电极上分别依次制备金属掩膜和光刻胶掩膜，所述金属掩膜覆盖栅源区域的沟道层；其中，所述在所述源电极和漏电极上分别依次制备金属掩膜和光刻胶掩膜，包括：在所述源电极上、栅源区域对应的n型氧化镓沟道层上，以及所述漏电极上制作金属掩膜层；在所述金属掩膜图形上制作光刻胶掩膜，所述光刻胶掩膜露出栅电极对应的预设区域；
对所述光刻胶掩膜中显影区域的光刻胶进行烘烤和回流处理，得到一斜面；
对所述n型氧化镓沟道层、栅电极对应的预设区域进行刻蚀，形成一刻蚀深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的刻蚀凹坑；
在所述刻蚀凹坑上沉积栅电极。
2.如权利要求1所述的斜栅型氧化镓场效应晶体管的制备方法，其特征在于，所述光刻胶进行烘烤和回流处理后，其厚度从靠近所述源电极处的金属掩膜一侧到靠近所述漏电极处的金属掩膜一侧逐渐变厚。
3.如权利要求2所述的斜栅型氧化镓场效应晶体管的制备方法，其特征在于，所述斜面与所述n型氧化镓沟道层的上表面的夹角大于等于10度，小于等于80度。
4.如权利要求3所述的斜栅型氧化镓场效应晶体管的制备方法，其特征在于，所述在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极之前，还包括：
在所述n型氧化镓沟道层的两端通过离子注入，形成n+区域；
在所述n+区域上分别沉积源电极和漏电极。
5.如权利要求2所述的斜栅型氧化镓场效应晶体管的制备方法，其特征在于，所述栅电极的长度为大于等于50nm，小于等于10μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110127406.6A CN112951919B (zh) | 2021-01-29 | 2021-01-29 | 一种斜栅型氧化镓场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110127406.6A CN112951919B (zh) | 2021-01-29 | 2021-01-29 | 一种斜栅型氧化镓场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951919A CN112951919A (zh) | 2021-06-11 |
| CN112951919B true CN112951919B (zh) | 2022-09-13 |
Family
ID=76239882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110127406.6A Active CN112951919B (zh) | 2021-01-29 | 2021-01-29 | 一种斜栅型氧化镓场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951919B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282764A (zh) * | 2014-10-28 | 2015-01-14 | 西安电子科技大学 | 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法 |
| CN110808212A (zh) * | 2019-11-08 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970000538B1 (ko) * | 1993-04-27 | 1997-01-13 | 엘지전자 주식회사 | 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법 |
-
2021
- 2021-01-29 CN CN202110127406.6A patent/CN112951919B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282764A (zh) * | 2014-10-28 | 2015-01-14 | 西安电子科技大学 | 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法 |
| CN110808212A (zh) * | 2019-11-08 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951919A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939391B2 (en) | III-Nitride devices with recessed gates | |
| US7838377B2 (en) | Power semiconductor devices with mesa structures and buffer layers including mesa steps | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP3908572B2 (ja) | 半導体素子 | |
| WO2018133224A1 (zh) | 一种斜面沟道的SiC MOSFET器件及其制备方法 | |
| US9142662B2 (en) | Field effect transistor devices with low source resistance | |
| US11682722B2 (en) | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same | |
| US20140206179A1 (en) | Method and system for junction termination in gan materials using conductivity modulation | |
| US9972676B2 (en) | Silicon carbide semiconductor device | |
| TW201005944A (en) | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making | |
| CN106409910A (zh) | 具有横向变化掺杂分布图的半导体器件及其制造方法 | |
| CN110223920B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| CN113594232A (zh) | 一种多插指埋栅结构的增强型高压hemt器件及其制备方法 | |
| CN112951919B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| CN112951917B (zh) | 一种氧化镓场效应晶体管及制备方法 | |
| CN111180398B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| CN112951918B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| Shimbori et al. | A novel 600V lateral RESURF 4H-SiC MESFET with sloped field plate for high power and high frequency applications | |
| SE541291C2 (en) | Feeder design with high current capability | |
| CN110676308B (zh) | 肖特基二极管的制备方法 | |
| CN116072698A (zh) | 一种锥形栅mosfet器件结构及其制作方法 | |
| CN110808212A (zh) | 氧化镓场效应晶体管及其制备方法 | |
| TWI787879B (zh) | 半導體器件、製造方法及其應用 | |
| CN114744026A (zh) | 一种氧化镓场效应晶体管器件及其制备方法 | |
| CN114744046A (zh) | 一种氧化镓场效应晶体管器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |