TWI787879B - 半導體器件、製造方法及其應用 - Google Patents

半導體器件、製造方法及其應用 Download PDF

Info

Publication number
TWI787879B
TWI787879B TW110123087A TW110123087A TWI787879B TW I787879 B TWI787879 B TW I787879B TW 110123087 A TW110123087 A TW 110123087A TW 110123087 A TW110123087 A TW 110123087A TW I787879 B TWI787879 B TW I787879B
Authority
TW
Taiwan
Prior art keywords
region
type
semiconductor layer
electrode
dopant atoms
Prior art date
Application number
TW110123087A
Other languages
English (en)
Other versions
TW202220218A (zh
Inventor
黎子蘭
Original Assignee
大陸商廣東致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202011527315.3A external-priority patent/CN113838935A/zh
Application filed by 大陸商廣東致能科技有限公司 filed Critical 大陸商廣東致能科技有限公司
Publication of TW202220218A publication Critical patent/TW202220218A/zh
Application granted granted Critical
Publication of TWI787879B publication Critical patent/TWI787879B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體器件及其製作方法。所述半導體器件包括基板；生成二維電子氣體的一界面；第一電極和第二電極；基板上形成的第一類型摻雜的第一半導體層，在所述第一半導體層中形成第一類型摻雜原子不具備電活性的第一區域和第一類型摻雜原子具備電活性的第二區域；所述第二區域中包含與所述第一區域共面的部分。所述半導體器件既能避免晶體結構的損傷，又能在製程上容易實現，且能保持較好的二維電子氣體的輸送性質，有利於器件性能的提升。

Description

半導體器件、製造方法及其應用
本發明關於半導體技術領域，具體而言，關於一種具有III族氮化物半導體器件、製造方法及其應用。
III族氮化物半導體是一種重要的新型半導體材料，主要包括AlN、GaN、InN及這些材料的化合物如AlGaN、InGaN、AlInGaN等。利用所述III族氮化物半導體具有直接帶隙、寬禁帶、高擊穿電場強度等優點，通過器件結構與製程的優化設計，III族氮化物半導體在功率半導體領域擁有巨大前景。
利用所述III族氮化物半導體的上述優點，通過器件結構與製程的優化設計，來開發具有高功率、低導通電阻等高性能的半導體器件是期望的。
在先前技術的III族氮化物半導體器件中，大多是通過選區生長的方式來處理柵極或陽極附近的半導體層，進而實現期望的器件，然而上述製程方法涉及到選區生長所產生的較大形貌，所以製程的控制上也相對複雜。
為了解決先前技術的問題，本發明旨在提供一種新穎的III族氮化物半導體常閉型器件的製造製程及結構，既能避免晶體結構的損傷，又能在製程上容易實現，且能保持較好的二維電子氣體的輸送性質，有利於器件性能的提升。
在下文中將給出關於本發明的簡要概述，以便提供關於本發明某些方面的基本理解。應當理解，此概述並不是關於本發明的窮舉性概述。它並不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的範圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍後論述的更詳細描述的前序。
根據本發明的一方面，提供了一種器件結構，其包括：基板；生成二維電子氣體的一界面；第一電極和第二電極；基板上形成的包含第一類型摻雜原子的第一半導體層，在所述第一半導體層中形成第一類型摻雜原子不具備電活性的第一區域和第一類型摻雜原子具備電活性的第二區域；所述第二區域中包含與所述第一區域共面的部分。
進一步的，其中所述第一區域為第一類型摻雜原子和第二類型摻雜原子共摻雜區域，所述第二區域為第一類型摻雜原子摻雜區域，且所述第一區域不耗盡其對應的界面處的二維電子氣體，第二區域中的一子區域基本耗盡其對應的界面處的二維電子氣體。
進一步的，當所述半導體器件為HEMT或二極管時，所述第一區域整體為N-型、弱P-型、高阻型或絕緣型；當所述半導體器件為HHMT時，所述第一區域整體為P-型或弱N-型、高阻型或絕緣型。
進一步的，其中所述第一區域的厚度小於或等於所述第二區域的厚度。
進一步的，其中所述第一區域至少對應於所述第一電極和所述第二電極之間的區域。
進一步的，其中當所述半導體器件為HEMT/HHMT時所述第二區域中一子區域相對基板的投影小等於所述第二電極相對所述基板的投影範圍；當所述半導體器件二極管時，所述第二區域中一子區域相對基板的投影大於所述第二電極相對所述基板的投影範圍。
進一步的，其中所述第二類型摻雜原子為N-型或能產生深能級效果的原子， 所述第一類型摻雜原子為P-型原子，或者所述第二類型摻雜原子為P-型或能產生深能級效果的原子，所述第一類型摻雜原子為N-型。
進一步的，其中所述第二類型摻雜原子的摻雜濃度大於所述第一類型摻雜原子的摻雜濃度的10%。
進一步的，其中所述的第二類型摻雜原子的摻雜濃度沿著第一電極垂直基板的方向均勻分佈或逐漸遞減。
進一步的，其中所述N-型摻雜原子為矽或鍺，其中所述P-型摻雜原子為鎂。
進一步的，其中所述能產生深能級效果的原子為氮、碳、鐵或氬，所述P-型摻雜原子為鎂。
進一步的，其中所述第一區域是連續或分立；或者所述第一區域各剖面的形狀規則或不規則。
進一步的，其中當所述第一區域為分立時，所述第一區域的厚度相等或不等。
進一步的，其中還包括在所述第一半導體層上形成的第二半導體層，所述第一半導體層和所述第二半導體層之間的界面處形成所述二維電子氣體。
進一步的，其中還包括在所述第一半導體層上形成的第三半導體層，所述第三半導體層和所述第二半導體層之間的界面處形成所述二維電子氣體。
進一步的，其中所述第一半導體層中所述第一類型摻雜原子的摻雜濃度設置為：均勻分佈、從所述電極垂直基板的方向逐漸遞增、或者從所述電極垂直基板的方向上以兩頭高中間低的方式設置。
進一步的，其中所述第二半導體層上還進一步具有一鈍化層。
進一步的，其中基板上還進一步具有成核層、緩衝層或插入層。
進一步的，其中所述第一電極是陰極，所述第二電極是陽極。
進一步的，其中所述第一電極是源極或汲極，所述第二電極是柵極。
進一步的，其中還包括一體電極，所述體電極與所述第一電極電性連接或者無連接。
進一步的，其中還包括一體電極，其中所述體電極與所述第一半導體層形成歐姆接觸。
根據本發明的一方面，提供了一種半導體器件的製造方法，其包括：提供一基板；形成產生二維電子氣體的一界面；至少形成第一電極和第二電極；在基板上形成含有第一類型摻雜原子摻雜的第一半導體層，在所述第一半導體層中的第一區域摻雜第二類型摻雜原子使得所述第一區域中第一類型摻雜原子不具備電活性，第一半導體層中未進行第二類型摻雜原子摻雜的第二區域中的所述第一類型摻雜原子具備電活性。
進一步的，其中所述第二類型摻雜原子為N-型或能產生深能級效果的原子，所述第一類型摻雜原子為P-型原子，或者所述第二類型摻雜原子為P-型或能產生深能級效果的原子，所述第一類型摻雜原子為N-型。
進一步的，其中所述第二類型摻雜原子的摻雜濃度大於所述第一類型摻雜原子的摻雜濃度的10%。
進一步的，其中所述的第二類型摻雜原子的摻雜濃度沿著第一電極垂直基板的方向均勻分佈或逐漸遞減。
進一步的，其中所述N-型摻雜原子為矽或鍺，所述P-型摻雜原子為鎂，所述能產生深能級效果的原子為碳、氬、鐵、氮。
進一步的，其中所述第一區域不耗盡其對應的界面處的二維電子氣體，所述第二區域中的一子區域基本耗盡其對應的界面處的二維電子氣體。
進一步的，其中至少在對應於第一電極到第二電極區域間的所述第一半導體層中形成所述第一區域。
進一步的，其中所述第一區域的形成方式為在所述第一半導體層上形成一遮罩層，所述遮罩層上微影蝕刻形成具有開口的圖案，然後離子注入所述第二類型摻雜原子。
進一步的，其中在所述開口選自： 遮擋對應於第二電極和遠離第二電極方向的所述第一電極的附近的所述第一半導體層的上表面； 遮擋對應於第二電極的所述第一半導體層的上表面。
進一步的，其中所述第一區域的形成方式選自： 方式一：在所述第一半導體層上形成一第二類型摻雜原子材料層，所述材料層上微影蝕刻形成具有開口的圖案，然後第二類型摻雜原子通過熱處理從所述材料層中擴散到所述第一半導體層中。 方式二：在所述第一半導體層上形成一具有開口的遮罩層，然後在所述遮罩層上形成一第二類型摻雜原子材料層，通過剝離遮罩層，僅留下遮罩開口處的所述第二類型摻雜原子材料層，然後第二類型摻雜原子通過熱處理從所述材料層中擴散到所述第一半導體層中。
進一步的，其中方式一中所述開口選自： 露出對應於第二電極和遠離第二電極方向的第一電極附近的所述第一半導體層的上表面； 露出對應於第二電極的所述第一半導體層的上表面； 其中所述方式二中的開口與所述方式一中的開口為互補圖案的方式。
進一步的，其中通過開口設置使得所述第一區域內形成為包括連續或分立、規則或不規則的子區域，或為上述組合方式。
進一步的，所述各子區域中離子注入的深度或離子擴散的深度小於或等於所述第一半導體層的厚度、各子區域之間的注入劑量、或擴散的時間相同或不同，或者為上述組合方式。
進一步的，還包括在所述第一半導體層上可選擇地形成第三半導體層。
進一步的，還包括在所述第一半導體層或第三半導體層上形成第二半導體層，從而在所述第一/第二半導體層之間的界面處或在所述第三/第二半導層之間的界面處形成所述二維電子氣體。
進一步的，其中還包括形成第一電極、第二電極和第三電極；其中所述第一電極和第三電極與所述二維電子氣體歐姆接觸，所述第二電極與所述第二半導體層或所述第一半導體層形成肖特基接觸。
進一步的，其中還包括在第二電極和所述第二半導體層之間形成一絕緣層。
進一步的，其中還進一步包括在第二半導體層上形成一鈍化層；或者 在所述基板上形成成核層和/或緩衝層。
進一步的，其中還包括形成第四電極，所述第四電極與所述第一半導體層歐姆接觸。
進一步的，其中所述第四電極與所述第一電極電性連接或不連接。根據本發明的另一方面，提供了一種電子設備，其包括上述任一項的半導體器件。
本發明的方案至少能有助於實現如下效果之一：避免晶體結構的損傷，且製程上容易實現，還能保持較好的二維電子氣體的輸送性質，實現更好的閾值電壓的穩定性，有助於器件的電場分佈，實現更高的耐壓能力等。
在下文中將結合圖式對本發明的示例性公開內容進行描述。為了清楚和簡明起見，在說明書中並未描述實現本發明的所有特徵。然而，應該瞭解，在開發任何實現本發明的過程中可以做出很多特定於本發明的決定，以便實現開發人員的具體目標，並且這些決定可能會隨著本發明的不同而有所改變。
在此，還需要說明的是，為了避免因不必要的細節而模糊了本發明，在圖式中僅僅示出了與根據本發明的方案密切相關的器件結構，而省略了與本發明關係不大的其他細節。
應理解的是，本發明並不會由於如下參照圖式的描述而只限於所描述的實施形式。本發明中，在可行的情況下，不同實施方案之間的特徵可替換或借用、以及在一個實施方案中可省略一個或多個特徵。
在以下具體實施方案中可參照圖式，圖式形成了本發明的一部分並例示了示例性實施方案。此外，應理解的是，在不脫離所請求保護的主題的範圍的情況下，可以利用其它實施方案並可以做出結構和/或邏輯改變。還應當指出，方向和參照(例如，上、下、頂部、底部、等等)僅用於幫助對圖式中的特徵的描述，並非在限制性意義上僅採用以下具體實施方案。
如在本發明的說明書和所附申請專利範圍中所使用的，除非上下文另外明確指示，單數形式“一”、“一個”和“所述”也包括複數形式。還將理解的是，如本文中所使用的術語“和/或”指代並包括相關聯的列出的項中的一個或多個的任何和所有可能的組合。
具體地，本發明的半導體器件為包含氮化物半導體材料的化合物半導體器件，也稱為氮化物半導體器件，其中所述氮化物半導體器件是III族氮化物半導體器件。進一步的，所述III族氮化物半導體器件包括使用纖鋅礦（Wurtzite）III族氮化物半導體材料的晶體管和包含GaN半導體材料的GaN二極管。更進一步的，所述晶體管是包含GaN半導體材料的GaN晶體管。特別的，所述GaN晶體管是常閉的晶體管GaN-HEMT和/或GaN-HHMT。
[第一實施方案]
目前，製作III族氮化物半導體常閉型器件的製程一般都是通過在勢障層上製作P-型氮化物半導體柵電極實現的。由於勢障層的絕緣性能較差，容易導致較大柵電流的出現。同時，柵電極由於勢障層的間隔與溝道的距離也相對較遠，不利於獲得較高的閾值電壓。
有鑑於此，本申請提供了一種III族氮化物半導體常閉型器件，通過設計新的製程流程方法，從而克服先前技術的缺陷，達到如前所述的有益的技術效果。
參照圖1-2來描述根據第一實施方案的半導體器件，其中圖1中示出的是HEMT的結構，圖2示出的是二極管的結構。
如圖1-2所示，在第一實施方案中，所述半導體器件，包括基板100，所述基板100的材質可以根據實際需要選取，本實施方案中並不限制基板100的具體形式。可選的，所述基板100可以是ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al 2O 3或單晶矽等；較佳的，所述基板100可以是（0001）面的Al 2O 3；更佳的，所述基板100可以是（111）面的矽基板100。
在基板100第一表面1001上形成的第一半導體層201，所述第一半導體層201具有第一表面A和第二表面B，所述第一半導體層201示例性可為P-GaN ，進一步的，所述第一半導體層201中P-摻雜的濃度可以為均勻的；或者所述第一半導體層201中沿著第一表面A至第二表面B方向的摻雜濃度可變。例如，可以是從第一表面A至第二表面B逐漸遞增的，或者第一表面A和第二表面B摻雜濃度較高，中間濃度較低的方式設置。所述P-型雜質的摻雜濃度可設置在1E+17/cm 3-1E+20/cm 3的範圍內。
在所述第一半導體層201上形成的第二半導體層202。第一半導體層201具有比第二半導體層202更小的禁帶寬度，在第一半導體層201和第二半導體層202之間形成二維電子氣體，例如2DEG。可選的，所述第二半導體層202為AlN、AlGaN、InAlGaN、InAlN層等。
可以理解的是，還可以在所述第一半導體層201上形成第三半導體層203，所述第三半導體層203用作溝道層，可以減少P-GaN或雜質導致的散射效應，提高溝道的電子遷移率。第三半導體層203和第二半導體層202之間形成二維電子氣體，例如2DEG，第三半導體層203可為本徵或非故意摻雜的GaN層。
接著，如圖1中所述在所述第二半導體層202上形成源極301、柵極302和汲極303，所述汲極、源極與所述二維電子氣體形成歐姆接觸，所述柵極與所述第二半導體層形成肖特基接觸或柵極與第二絕緣層、第二半導體層形成MIS柵；或者如圖2中所示在所述第二半導體層202上形成陰極304和陽極305，所述陰極與所述二維電子氣體形成歐姆接觸，所述陽極與所述第一半導體層或所述第二半導體層形成肖特基接觸。
可以理解的是，也可以在所述基板100和所述第一半導體層201之間形成一成核層204和或緩衝層205，其中當同時具有成核層和緩衝層時，所述緩衝層形成在所述成核層上。緩衝層可減緩後續形成于緩衝層上方的第一或第三半導體層的應變，以防止缺陷形成于上方的第一或第三半導體層中以及減少晶格常數和熱膨脹係數等差異，降低陽極與基板之間的漏電流。緩衝層的材料示例性的可為半絕緣GaN、 AlN、AlGaN、InGaN、AlInN和AlGaInN中的一種或多種。
可以理解的是，還可以在所述第二半導體層202上形成一第一絕緣層400。所述絕緣層400可為鈍化層，其可以使得器件更加穩定，可選的所述鈍化層材料為SiO2、SiN、Al 2O 3等。如圖1所示，還可以在位於柵電極與所述第二半導體層之間形成第二絕緣層401，其材料為SiO 2、SiN、Al 2O 3等，以降低柵漏電流。
所述第一半導體層201中的子區域2012’可以使得所述第二半導體層與所述第一或第三半導體層構成的界面可以在不加偏壓的時候由於所述第一半導體層的耗盡使得所述界面處不存在2DEG，但在所述正偏壓的情況下所述界面處存在2DEG。示例性的，P-型雜質的摻雜濃度可以為1E+17 /cm 3-1E+20/cm 3，所述雜質可為鎂原子。其中所述子區域2012’的上下表面與第一半導體層201中的子區域2011/2013的上下表面共面或不共面，較佳的，所述子區域2012’的厚度為10-100nm，其能更好提高器件的性能參數。
如圖1中所示在所述第一半導體層201中對應於所述源極和所述柵極之間的子區域2011處、在所述第一半導體層201中對應於所述汲極和所述柵極之間的子區域2013處或者如圖2中所示在所述第一半導體層201中對應於所述陰極和所述陽極之間的子區域2011還存在有摻雜與P-型不同類型的雜質原子。所述摻雜的雜質原子可以為矽或鍺等N-型原子，其中所述矽或鍺等N-型原子的摻雜濃度使得第一半導體層201中具有所述N-摻雜原子和所述P-型原子共存的區域2011/2013整體呈現出N-型或弱P-型的形態即可，示例性的，使得所述矽或鍺等N-型原子的摻雜濃度大等於所述P-型原子摻雜濃度的10%。示例性的，所述摻雜深度在1奈米-50奈米之間。
或者所述摻雜的雜質為碳、氮、鐵或氬原子，其摻雜濃度可選擇為使得第一半導體層201中具有所述摻雜原子和所述P-型原子共存的區域2011/2013整體呈現出阻抗比起第一半導體層201中沒有兩種不同原子共存區域2012的阻抗高十倍以上的形態即可。示例性的，所述摻雜濃度在1奈米-50奈米之間。
圖1中所述第一半導體層201中對應於所述源極和所述柵極之間的區域2011處可以包括從對應於柵極302的靠近所述源極301的邊緣E1起始到對應於所述源極遠離柵極的邊緣F1為止的區域範圍，或者圖2中所述第一半導體層201中對應於所述陰極和所述陽極之間的區域2011處可以包括對應於陰極靠近所述陽極的邊緣E1’起始到對應於所述陰極遠離陽極的邊緣F1’為止的所述第一半導體層201中的區域範圍。對應的，其中所述第一半導體層201中對應於所述汲極和柵極之間的區域2013可以從對應於柵極302靠近汲極303的邊緣E2起始到對應於所述汲極遠離柵極的邊緣F2為止的區域範圍，當所述器件為HEMT時，其中所述第一半導體層的子區域2012’的長度可小等於所述柵極大小，較佳地，該長度為第一電極和第三電極之間長度的1/5-1/4，當所述器件為二極管時，所述第一半導體層的子區域2012’的長度可大於所述陽極大小，較佳的，該長度為1-10微米。
不難理解所述第一半導體層201中具有所述不同摻雜原子共存區域2011/2013的寬度可調所述矽或鍺等N-型原子的摻雜濃度可以是均勻分佈的或者不均勻的例如沿著所述第一電極垂直基板的方向也即從所述第一表面2011垂直指向所述第二表面2012的方向逐漸遞減的。所述矽或鍺等N-型原子的摻雜深度可以小等於所述第一半導體層的厚度，圖1中的區域2011和2013是分立的或連續的，圖2中的區域2011是連續的。較佳的，在區域2011中雜質原子的摻雜深度可以小於在區域2013的雜質原子的摻雜深度，以進一步滿足柵汲之間的更均勻化的電場分佈需求，所述區域2011/2013可以是規則的區域，也可以各自是不規則的區域，或者上述任意的組合形式，所述區域的設置同樣用於適配均勻化的電場需求。
應當指出的是，所述區域2011/2013不會出現P型氮化物層對二維電子氣體的耗盡，從而保持了較好的輸送性質。
第一半導體層201中的所述子區域2012’ 對應於所述柵極或所述陽極的區域，該子區域2012’的尺寸也可以精確控制，進而實現先前所述的長度尺寸。該區域2012’的存在可以使得所述第一或第三半導體層與所述第二半導體層構成的界面可以在不加偏壓的時候由於所述第一半導體層的耗盡使得所述界面處不存在2DEG，也就是說在該區域2012’，還保留了P-GaN的電活性。由於減少所述部分2012’的長度可以有效降低器件的導通電阻，也有利於縮小器件的尺寸、提高晶圓的面積利用率，但是也需指出太短的長度可能導致器件反偏時出現較大的漏電流。示例性的， 當半導體器件為HEMT/HHMT時該區域的長度可以為2-4微米；當半導體器件為二極管時該區域可以為6-8微米。
上述器件結構也可以在所述第一半導體層的位置處生長本徵或非故意摻雜的GaN層，而將所述第一半導體層（P-GaN）層設置在所述第二半導體層上，以及對所述第一半導體層(P-GaN)層進行如前所述的相應處理。
但應當指出，將所述第一半導體層（P-GaN）設置在所述第二半導體層下方再進行相應區域摻雜處理的結構相對於將所述第一半導體（P-GaN）層設置在第二半導體層上方在進行相應區域摻雜處理的結構而言，由於柵電極與所述第一/第三半導體層的距離相對較近，性能測試中表明此種設置方式有著更加優異的性能，例如更能有利於獲得較高的閾值電壓，以及製程上更好控制，避免損傷等。因此本實施方式中最佳將所述第一半導體層（P-GaN）設置在所述第二半導體層下方再進行相應區域摻雜處理的結構。
可以理解的是，上述器件中雖然對第一半導體層的設置是以P-GaN為例進行的說明，但本領域技術人員悉知，當所述器件為HHMT時，所述第一半導體層可設置為N-GaN，及對所述子區域2011和子區域2013存在的共摻雜類型進行對應的適應性更改，使得第一半導體層201中具有所述摻雜原子共存的區域2011/2013整體呈現出P-型、弱N-型的形態、高阻態或絕緣態，其它部分對照前述HEMT的方式對應設置即可。
[第二實施方案]
現將參照圖3-11來示例性描述用於製造第一實施方案的半導體器件的製造方法。應理解，本實施方案中的半導體器件雖然以HEMT和二極管為例，但其僅為示例性說明，並不是對所述半導體器件類型的限制。
步驟100、提供一基板100，基板100材料的選取參見第一實施方案中的描述，在此不再贅述。
步驟200、在基板100的第一表面上形成所述第一半導體層201，所述第一半導體層201包含P-型氮化物半導體，例如P-GaN。這裡，較佳以材料生長方法來形成第一半導體層201，例如採用外延生長的方式來形成所述第一半導體層201，如此可以避免離子注入方式導致的晶體結構的損傷。其中所述第一半導體層的摻雜模式可如第一實施方案中的描述，在此不再贅述。
步驟300：在所述第一半導體層201上形成遮罩層206，然後僅保留對應於後續柵區域或者陽極區域位置處的遮罩，離子注入N-型雜質如Si、Ge，或者離子注入N、Ar、C、Fe等原子。從而使得未被遮罩保護的所述第一半導體層中的區域2011/2013形成整體呈現出N-型、弱P-型的形態或者呈現出比被遮罩保護的所述第一半導體層的阻值高的狀態或絕緣態。
可以理解的是，還可以根據具體的需求進行設計相應的遮罩，注射劑量、時間等參數使得所述區域2011整體呈現出N-型、弱P-型、阻值高或者絕緣狀態。所述區域的大小、形狀、深度、摻雜濃度等都可調可控。
然後去除遮罩，再通過熱處理修復晶格，降低離子注入帶來的損傷。
在本實施方案中，通過離子注入的方法實現所述第一半導體層201中未被遮罩保護的區域2011/2013整體呈現出N-型、弱P-型的形態或者呈現出比被遮罩保護的所述第一半導體層的區域2012阻值高的狀態或絕緣態。本製造方法製程製造、控制簡單，避免了P-GaN非常靠近汲電極，從而導致器件的耐擊穿電壓急劇降低。
步驟400：在處理後的所述第一半導體層201上形成所述第二半導體202，從而在所述第二半導體層和所述第一半導體層的界面處形成二維電子氣體。應當理解的是，也可以在處理後的所述第一半導體層201上先外延生長一層第三半導體層203，再進而形成所述第二半導體層202。
步驟500：在所述第二半導體層202上形成一鈍化層400。
步驟600：在所述鈍化層400和所述第二半導體層202的相應位置形成開口進而分別形成所述源極301和汲極303和在所述鈍化層400的相應位置形成開口進而在所述第二半導體層202上形成柵極302，或者在所述鈍化層400和所述第二半導體層202的相應位置形成開口進而分別形成陰極304和陽極305。
步驟700：可選的，在所述第二半導體層202和柵極402之間形成第二絕緣層401。
可以理解的，在步驟200之前，可以先在基板100上先形成成核層、緩衝層等。
[第三實施方案]
現將參照圖12-15來示例性描述用於製造第一實施方案的半導體器件的另一製造方法。
所述製造方法與前述製造方法的區別僅在於：
步驟300：在所述第一半導體層201中沉積含待擴散的N-型雜質的材料層207，例如，含矽的材料層或含鍺的材料層，或者含非晶碳或含鐵元素的材料層等。然後在所述材料層207上微影蝕刻，去除對應于後續形成柵區域或者陽極區域位置的材料層，然後加熱使得所述雜質材料擴散到所述第一半導體層201內，然後去除所述材料層207。
可以理解的是，步驟300也可以採用剝離製程：在所述第一半導體層201上形成一具有開口的遮罩層，然而在所述遮罩層上形成待擴散的N-型雜質的材料層207，例如，含矽的材料層或含鍺的材料層，或者含非晶碳或含鐵元素的材料層等。通過剝離遮罩層，僅留下遮罩開口處的所述第二類型摻雜原子材料層，然後第二類型摻雜原子通過熱處理從所述材料層中擴散到所述第一半導體層中。
可以理解的是，還可以根據具體的需求進行設計相應的遮罩，摻雜劑量、時間等參數使得所述整體呈現出N-型、弱P-型、阻值高或者絕緣狀態的區域，且其大小、形狀、深度、摻雜濃度等都可調可控。
可以理解的是，上述通過擴散方式引入雜質的方式，由於沒有採用離子注入方式，其製程的實現及控制都非常簡單，且相比離子注入方式，其生產成本更低，且沒有離子注入造成的損傷，更有利於器件性能的提升。
[第四實施方案]
參照圖16-17來描述根據第四實施方案的半導體器件。
第四實施方案與所述第一實施方案的區別在於，第一半導體層201中的沒有兩種不同原子共存的區域也即保留了P型雜質電活性的區域2012不僅僅包含了對應於所述柵極或所述陽極的區域，還包含了對應於所述源極的邊緣處F1起或所述陰極的邊緣處F1起遠離所述柵極或所述陽極處的子區域2012”。
然後在所述子區域2012”上形成與所述第一半導體層歐姆接觸的體電極306。應當指出的是，雖然本實施方案中所述體電極306位於所述子區域2012”上，但所述體電極也可以位於其它位置，只要其與所述第一半導體層形成歐姆接觸即可。
所述體電極306可以與所述源電極物理連接、電性連接，或者與所述源電極不進行電性連接。
[第五實施方案]
現將參照圖18-24來示例性描述用於製造第四實施方案的半導體器件的製造方法。
所述製造方法與第三實施方案中的製造方法的區別在於步驟300和步驟600，其餘的步驟處理與第三實施方案中的製造方法相同。
步驟300：在所述第一半導體層201中沉積含待擴散雜質的材料層207，例如，含矽的材料層、含鍺的材料層、含碳的材料層或含鐵的材料層等。然後在所述材料層207上微影蝕刻，去除對應于後續形成柵極區域或者陽極區域位置的材料層，以及去除對應於後續所述源極或所述陰極處遠離所述柵極或所述陽極處的材料層，也就是使得子區域2012”和子區域2012’的所述材料層被去除，然後再加熱使得所述雜質材料擴散到所述第一半導體層201內，接著去除所述材料層207。
可以理解的是，步驟300也可以採用第三實施方案中所述的剝離製程的步驟類似，通過設置遮罩開口，沉積材料層207，通過剝離遮罩層，去除區域2012”和區域2012’的材料層，然後第二類型摻雜原子通過熱處理從所述材料層中擴散到所述第一半導體層中的子區域2011/2013。
可以理解的是，還可以根據具體的需求進行設計相應的遮罩，摻雜劑量、時間等參數使得所述整體呈現出N-型、弱P-型、阻值高或者絕緣狀態的區域的大小、形狀、深度、數目、摻雜濃度等同樣都可調可控。
步驟600：在所述鈍化層400和所述第二半導體層202的相應位置形成開口進而分別形成所述源極301、汲極303和體電極306，以及在所述鈍化層400的相應位置形成開口進而在所述第二半導體層上形成柵極302或者在所述鈍化層400和所述第二半導體層202的相應位置形成開口進而分別形成陰極304、陽極305和體電極306。
[第六實施方案]
參照圖25-28來描述根據第四實施方案的半導體器件的製造方法。
第六實施方案與所述第五實施方案的區別在於步驟300。
步驟300：在所述第一半導體層201上形成遮罩層，然後保留對應于後續形成柵極區域或者陽極區域位置的遮罩層，以及保留對應於後續所述源極或所述陰極處遠離所述柵極或所述陽極處的遮罩層206，也就是使得區域2012”和區域2012’被所述遮罩層覆蓋，離子注入N-型雜質如Si、Ge，或者離子注入N、Ar、C、Fe等原子。從而使得未被遮罩保護的所述第一半導體層中整體呈現出N-型、弱P-型的形態或者呈現出比被遮罩保護的所述第一半導體層的阻值高的狀態或絕緣態。
可以理解的是，還可以根據具體的需求進行設計相應的遮罩，注射劑量、時間等參數使得所述整體呈現出N-型、弱P-型、阻值高或者絕緣狀態的區域的大小、形狀、深度、摻雜濃度等都可調可控。
[第七實施方案]
一種電子設備，所述電子設備可以是穩壓器、整流器、逆變器、充電器等等。所述電子設備包括上述實施方案中的任一種半導體器件，所述半導體器件構成了所述電子電力器件中的基本構成單元。
以上結合具體的實施方案對本發明進行了描述，但本領域技術人員應該清楚，這些描述都是示例性的，並不是對本發明的保護範圍的限制。本領域技術人員可以根據本發明的精神和原理對本發明做出各種變型和修改，這些變型和修改也在本發明的範圍內。
100:基板 201:第一半導體層 202:第二半導體層 203:第三半導體層 204:成核層 205:緩衝層 206:遮罩層 207:材料層 301:源極 302:柵極 303:汲極 304:陰極 305:陽極 306:體電極 400:鈍化層 401:第二絕緣層 1001:第一表面 2011:子區域 2012、2012’、2012’’:子區域 2013:子區域 A:第一表面 B:第二表面 F1、F1’、F2:邊緣
參照圖式下面說明本發明的具體內容，這將有助於更加容易地理解本發明的以上和其他目的、特點和優點。圖式只是為了示出本發明的原理。在圖式中不必依照比例繪製出單元的尺寸和相對位置。在圖式中： 圖1-2示出了根據第一實施方案的示意性剖視圖； 圖3-11示出了根據第二實施方案的示意性剖視圖； 圖12-15示出了根據第三實施方案的示意性剖視圖； 圖16-17示出了根據第四實施方案的示意性剖視圖； 圖18-24示出了根據第五實施方案的示意性剖視圖； 圖25-28示出了根據第六實施方案的示意性剖視圖。
100:基板
201:第一半導體層
202:第二半導體層

Claims (9)

  1. 一種半導體器件，其包括：基板；生成二維電子氣體的一界面；第一電極和第二電極；及在基板上形成的包含第一類型摻雜原子的第一半導體層，在所述第一半導體層中形成第一類型摻雜原子不具備電活性的第一區域和第一類型摻雜原子具備電活性的第二區域；所述第二區域中包含與所述第一區域共面的部分；其中所述第一區域為第一類型摻雜原子和第二類型摻雜原子共摻雜區域，所述第二區域為第一類型摻雜原子摻雜區域，且所述第一區域不耗盡其對應的界面處的二維電子氣體，第二區域中的一子區域基本耗盡其對應的界面處的二維電子氣體。
  2. 如請求項1所述之半導體器件，其中當所述半導體器件為HEMT或二極管時，所述第一區域整體為N-型、弱P-型、高阻型或絕緣型；當所述半導體器件為HHMT時，所述第一區域整體為P-型或弱N-型、高阻型或絕緣型。
  3. 如請求項1所述之半導體器件，其中當所述半導體器件為HEMT/HHMT時，所述第二區域中一子區域相對基板的投影小等於所述第二電極相對所述基板的投影範圍；當所述半導體器件為二極管時，所述第二區域中一子區域相對基板的投影大於所述第二電極相對所述基板的投影範圍。
  4. 如請求項1所述之半導體器件，其中當所述第一區域為分立時，所述第一區域的厚度相等或不等。
  5. 一種半導體器件的製造方法，其包括以下步驟：提供一基板；形成產生二維電子氣體的一界面； 至少形成第一電極和第二電極；在基板上形成含有第一類型摻雜原子摻雜的第一半導體層，在所述第一半導體層中的第一區域摻雜第二類型摻雜原子，使得所述第一區域中的第一類型摻雜原子不具備電活性，第一半導體層中未進行第二類型摻雜原子摻雜的第二區域中的所述第一類型摻雜原子具備電活性；其中所述第一區域不耗盡其對應的界面處的二維電子氣體，第二區域中的一子區域基本耗盡其對應的界面處的二維電子氣體。
  6. 如請求項5所述之製造方法，其中所述第二類型摻雜原子為N-型或能產生深能級效果的原子，所述第一類型摻雜原子為P-型原子，或者所述第二類型摻雜原子為P-型或能產生深能級效果的原子，所述第一類型摻雜原子為N-型。
  7. 如請求項5或6所述之製造方法，其中所述製造方法還包括形成第四電極，所述第四電極與所述第一半導體層歐姆接觸。
  8. 如請求項7所述之製造方法，其中所述第四電極與所述第一電極電性連接或不連接。
  9. 一種電子設備，其包括請求項1至4中任一項所述之半導體器件或請求項5至8中任一項所述之製造方法所製造之半導體器件。
TW110123087A 2020-06-24 2021-06-24 半導體器件、製造方法及其應用 TWI787879B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202010590696.3 2020-06-24
CN202010590696 2020-06-24
CN202011527315.3A CN113838935A (zh) 2020-06-24 2020-12-22 一种半导体器件、制造方法及其应用
CN202011527315.3 2020-12-22

Publications (2)

Publication Number Publication Date
TW202220218A TW202220218A (zh) 2022-05-16
TWI787879B true TWI787879B (zh) 2022-12-21

Family

ID=78819442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123087A TWI787879B (zh) 2020-06-24 2021-06-24 半導體器件、製造方法及其應用

Country Status (4)

Country Link
US (1) US20230108909A1 (zh)
EP (1) EP3958295A4 (zh)
TW (1) TWI787879B (zh)
WO (1) WO2021258765A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201931594A (zh) * 2017-12-28 2019-08-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
CN210467852U (zh) * 2019-08-30 2020-05-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074068A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8748942B2 (en) * 2012-07-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6194516B2 (ja) * 2014-08-29 2017-09-13 豊田合成株式会社 Ｍｉｓ型半導体装置
CN113380623A (zh) * 2016-06-08 2021-09-10 苏州能屋电子科技有限公司 通过p型钝化实现增强型HEMT的方法
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
CN212062440U (zh) * 2020-06-24 2020-12-01 广东致能科技有限公司 一种常关型器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201931594A (zh) * 2017-12-28 2019-08-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
CN210467852U (zh) * 2019-08-30 2020-05-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管器件

Also Published As

Publication number Publication date
TW202220218A (zh) 2022-05-16
EP3958295A4 (en) 2022-06-29
WO2021258765A1 (zh) 2021-12-30
EP3958295A1 (en) 2022-02-23
US20230108909A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US10312361B2 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
EP2211376A1 (en) Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
WO2008121980A1 (en) N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
KR20190066078A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
US20150287806A1 (en) Method of manufacturing a semiconductor device
KR20190058668A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
US20110215424A1 (en) Semiconductor device and manufacturing method thereof
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
JP5568891B2 (ja) ヘテロ接合電界効果トランジスタ、その製造方法
KR20230002876A (ko) 노멀리 오프형 소자 및 이의 제조 방법
CN115799308A (zh) 氮化镓基高电子迁移率晶体管及生长工艺方法
KR101943356B1 (ko) 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법
US11152498B2 (en) Semiconductor device and method of manufacturing the same
TWI787879B (zh) 半導體器件、製造方法及其應用
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
KR101200274B1 (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN113838935A (zh) 一种半导体器件、制造方法及其应用
JP7497453B2 (ja) ノーマリオフ型デバイスおよびその製造方法
WO2024000431A1 (zh) 一种半导体器件及其制造方法
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN113990918B (zh) 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法
WO2022061590A1 (zh) 半导体结构的制作方法
US20230215912A1 (en) Semiconductor device and method for manufacturing the same