CN112951917B - 一种氧化镓场效应晶体管及制备方法 - Google Patents
一种氧化镓场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN112951917B CN112951917B CN202110125788.9A CN202110125788A CN112951917B CN 112951917 B CN112951917 B CN 112951917B CN 202110125788 A CN202110125788 A CN 202110125788A CN 112951917 B CN112951917 B CN 112951917B
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- ion implantation
- type
- channel layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 105
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000005468 ion implantation Methods 0.000 claims abstract description 76
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 4
- 229910001425 magnesium ion Inorganic materials 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 21
- 238000009826 distribution Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 7
- 229910001020 Au alloy Inorganic materials 0.000 description 4
- 241001354791 Baliga Species 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明适用于半导体制造技术领域，提供了一种氧化镓场效应晶体管及制备方法。所述氧化镓场效应晶体管，包括衬底、形成在所述衬底上的n型氧化镓沟道层、分别形成在所述n型氧化镓沟道层两端的源电极和漏电极、以及设置在所述源电极和漏电极之间的栅介质层和栅电极；在所述n型氧化镓沟道层中、栅电极的下方设有p型离子注入区，所述p型离子注入区的深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅。本发明提供的氧化镓场效应晶体管，不仅可以有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件击穿电压，而且可以保持低的沟道电阻，从而有效降低氧化镓MOSFET的导通电阻。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种氧化镓场效应晶体管及制备方法。
背景技术
以氧化镓为代表的超宽禁带电力电子器件近年来逐渐成为功率半导体器件的重要发展领域，并有望在某些特定领域取代传统Si基功率器件。超宽禁带氧化镓作为一种新的半导体材料，在击穿场强、巴利加(Baliga)优值和成本等方面的优势都很突出。国际上通常采用巴利加(Baliga)优值(～εμEb 3)来表征材料适合功率器件的程度。β-Ga2O3材料巴利加优值是GaN材料的4倍，是SiC材料的10倍，是Si材料的3444倍。β-Ga2O3功率器件与GaN和SiC器件相同耐压情况下，导通电阻更低，功耗更小，能够极大地降低器件工作时的电能损耗。
2016年，NICT采用Al2O3作为栅下介质，并结合栅场板结构，制备的Ga2O3MOSFET器件击穿电压达到750V。2019年，ETRI采用源场板结构，同时测试过程中通过氟化液隔绝器件空气击穿，器件击穿电压达到2320V。2020年，Buffalo大学采用聚合物钝化液隔绝器件，器件击穿电压达到8000V。
但是，目前已报道的Ga2O3场效应晶体管(FET)器件的击穿电压和导通特性都还远低于材料预期值。如何进一步在提高Ga2O3场效应晶体管的击穿电压的基础上降低导通电阻，成为目前亟需解决的问题。
发明内容
因此，本发明要解决的技术问题是提供一种氧化镓场效应晶体管及制备方法，通过平滑沟道电场分布，有效抑制沟道尖峰电场强度，从而进一步提高了器件的击穿电压，降低了器件的导通电阻。
为了实现上述目的，本发明实施例一方面提供了一种氧化镓场效应晶体管，包括衬底、形成在所述衬底上的n型氧化镓沟道层、分别形成在所述n型氧化镓沟道层两端的源电极和漏电极、以及设置在所述源电极和漏电极之间的栅介质层和栅电极；
在所述n型氧化镓沟道层中、栅电极的下方设有p型离子注入区，所述p型离子注入区的深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅。
本申请实施例提供的氧化镓场效应晶体管，通过在栅电极下方的n型氧化镓沟道层中设置p型离子注入区，且p型离子注入区的深度由靠近源电极的一端向靠近漏电极的一端逐渐变浅，从而实现了栅区域内部从源端到漏端的阈值电压逐渐变负，即栅区域阈值电压的绝对值从源电极一侧到漏电极一侧逐渐增大，从而有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，进而大幅改善器件的击穿电压。
在一种可能的实现方式中，所述p型离子注入区的离子为Mg离子、N离子、Fe离子和F离子中的一种或多种。
在一种可能的实现方式中，所述p型离子注入区的纵切面为三角形、梯形或倒台阶形。
在一种可能的实现方式中，所述p型离子注入区的最大深度小于所述n型氧化镓沟道层的厚度，所述p型离子注入区的下表面呈斜面或台阶面。
在一种可能的实现方式中，当所述p型离子注入区下表面呈斜面时，所述斜面与所述n型氧化镓沟道层的上表面的夹角大于10度小于80度。
另一方面，本发明实施例还提供了一种氧化镓场效应晶体管的制备方法，包括：
在衬底上外延生长n型氧化镓沟道层；
在所述n型氧化镓沟道层的两端沉积源电极和漏电极；
对所述n型氧化镓沟道层栅电极对应的预设区域进行p型离子注入，形成一注入深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的p型离子注入区；
在所述p型离子注入区上沉积栅电极。
本发明实施例提供的氧化镓场效应晶体管的制备方法，通过在n型氧化镓沟道层栅电极对应的预设区域进行p型离子注入，形成一注入深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的p型离子注入区，方法简单、易控制。通过注入到n型氧化镓沟道层内的p型离子可以有效平滑沟道电场分布，使得栅电极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。
在一种可能的实现方式中，形成所述p型离子注入区的步骤包括：
在沉积所述源电极和漏电极的n型氧化镓沟道层上制备掩膜图形，露出栅电极对应的预设区域，形成待进行离子注入的样品；
将盛放所述样品的托盘与离子注入源呈预设角度放置，使得注入到n型氧化镓沟道层的离子总量由靠近所述源电极一侧的区域向靠近所述漏电极一侧逐渐减少；
进行离子注入，形成深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐减薄的p型离子注入区；
去除所述掩膜图形。
在一种可能的实现方式中，所述在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极，包括：
对所述n型氧化镓沟道层的两端进行n型离子注入，在源电极和漏电极的预设区域分别形成n+区域；
在所述n+区域上分别沉积源电极和漏电极。
在一种可能的实现方式中，所述栅电极的长度为大于等于50nm，小于等于10μm。
在一种可能的实现方式中，所述p型离子注入区内的p型载流子浓度大于等于1×1016cm-3。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓场效应晶体管的剖面结构示意图；
图2是本发明实施例提供的氧化镓场效应晶体管的制备方法的工艺流程图；
图中：1-衬底，2-n型氧化镓沟道层，3-漏电极，4-源电极，5-p型离子注入区，6-栅介质层，7-栅电极，8-掩膜。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
击穿电压和导通电阻是MOSFET电力电子器件的关键参数。对于传统的氧化镓MOSFET器件，栅区域内沟道电子浓度是均匀分布的，也就是说栅区域内阈值电压是固定值。当器件处于夹断状态(即栅偏压低于阈值电压)，当增大漏端电压后，在栅电极偏漏电极一侧的沟道中会存在一个非常强的峰值电场。氧化镓MOSFET的击穿往往发生在栅电极下方偏漏电极区域，这是由于传统的直角栅电极偏漏电极区域存在一个强的尖峰电场，从而导致器件容易发生击穿。由于氧化镓目前只能实现n型掺杂，氧化镓MOSFET器件的阈值电压大都是负值，也就是说氧化镓MOSFET器件大都是耗尽型。
本发明实施例通过采用平滑沟道电场，能够较大程度的改善器件击穿电压，且可有效的降低导通电阻。
作为本发明的一种实施例，一种氧化镓场效应晶体管，参见图1，包括衬底1、形成在衬底1上的n型氧化镓沟道层2、分别形成在n型氧化镓沟道层2两端的源电极4和漏电极3、以及设置在源电极4和漏电极3之间的栅介质层6和栅电极7。在n型氧化镓沟道层2中、栅电极7的下方设有p型离子注入区5，p型离子注入区5的深度由靠近源电极4的一端向靠近漏电极3的一端逐渐变浅。
本发明实施例提供的氧化镓场效应晶体管，通过在n型氧化镓沟道层中的栅电极的下方设置p型离子注入区，将栅下区域的阈值电压不再是固定值，实现栅区域下沟道电子从左到右，即从源端到漏端逐渐增加，进而实现栅下区域的阈值电压从左到右，即从源端到漏端阈值电压逐渐变负，即绝对值逐渐变大。这样可以有效平滑沟道电场分布，使得栅电极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压，且通过离子注入，栅源和栅漏沟道区域可以保持低的沟道电阻，从而有效降低氧化镓MOSFET的导通电阻。
其中，在本发明实施例中，衬底1可以为高阻氧化镓衬底、半绝缘SiC衬底、氧化镁、蓝宝石衬底等。
n型氧化镓沟道层2中的掺杂元素可以为Si或Sn等元素。n型氧化镓沟道层2的厚度为10nm-1000nm。
源电极4和漏电极3通过电子束蒸发制备在n型氧化镓沟道层2中的对应位置上，源电极4和漏电极3可以采用Ti/Au合金或者Ti/Al/Ni/Au合金。
作为一种实施例，p型离子注入区5的离子可以为Mg离子、N离子、Fe离子和F离子中的一种或多种，可实现栅区域下的沟道电子从源端到漏端逐渐增加即可。
其中p型离子注入区的p型离子注入深度由栅源区域向栅漏区域逐渐变浅，p型离子注入区可以为多种形状。可选的，p型离子注入区5的纵切面可以为三角形、梯形或倒台阶形。p型离子注入区5的离子注入深度从源电极端到漏电极端变浅，使得栅区域阈值电压的绝对值从源电极一侧到漏电极一侧逐渐增大，从而有效平滑沟道电场分布。
p型离子注入区5的最大深度小于n型氧化镓沟道层2的厚度，作为可选的方案，p型离子注入区5的下表面呈斜面或台阶面，从而使得栅电极7偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。当p型离子注入区5的下表面呈斜面时，p型离子注入区5的下表面与n型氧化镓沟道层2的上表面的夹角大于10度小于80度，通过调整p型离子注入区5的下表面与n型氧化镓沟道层2的上表面的夹角的大小，可以得到不同的沟道电场分布，从而实现栅区域下的沟道电子从源端到漏端逐渐增加，达到更好的耐击穿电压。
本发明提供的氧化镓场效应晶体管，通过在现有氧化镓场效应晶体管的基础上，通过对栅电极下部对应位置的沟道层进行离子注入，通过改变相应位置沟道层内的沟道电子的浓度，不仅有效平滑沟道电场分布，有效抑制沟道尖峰电场强度，而且可以保持低的沟道电阻，从而有效降低氧化镓MOSFET的导通电阻。
作为本发明的另一种实施例，本发明还提供了一种氧化镓场效应晶体管的制备方法，如图2所示，具体步骤如下：
S101、在衬底1上外延生长n型氧化镓沟道层2。
在本发明实施例中，衬底1可以为高阻氧化镓衬底、半绝缘SiC衬底、氧化镁、蓝宝石衬底等。
n型氧化镓沟道层2可以采用外延法生长。
n型氧化镓沟道层2中的掺杂元素可以为Si或Sn等元素，掺杂浓度为1.0×1015cm-3-1.0×1020cm-3，n型氧化镓沟道层2的厚度为10nm-1000nm，n型氧化镓沟道层2的厚度优选200nm-800nm。
为了改善n型氧化镓沟道层2内的电场分布，从而进一步提高击穿电压，n型氧化镓沟道层2的掺杂浓度可以是从上到下或者从下到上梯度变化，掺杂浓度也可以是从上到下或者从下到上逐步渐变。n型氧化镓沟道层2也可以为n型低掺杂氧化镓沟道层。
在其他一些实施例中，在衬底1上外延生长n型氧化镓沟道层2之前，还可以在衬底上先生长一层未掺杂的氧化镓层作为缓冲层，在未掺杂的氧化镓层上在外延生长n型氧化镓沟道层2。
S102、在n型氧化镓沟道层2的两端分别沉积源电极4和漏电极3。
在本申请实施例中，在沉积源电极4和漏电极3之前，为了使源电极4和漏电极3实现良好的欧姆接触，可以在n型氧化镓沟道层2中源电极4和漏电极3下部的沟道层内的预设位置，先进行n型离子注入，在源电极4和漏电极3的预设区域分别形成n+区域，然后在沟道层两端的n+区域分别沉积源电极4和漏电极3，从而实现欧姆接触。
在本申请实施例中，源电极4和漏电极3通过电子束蒸发制备在n型氧化镓沟道层2中的对应位置上，源电极4和漏电极3可以采用Ti/Au合金或者Ti/Al/Ni/Au合金制作。
S103、在n型氧化镓沟道层2中栅电极对应的预设区域进行p型离子注入，形成一注入深度由靠近源电极4的一端向靠近漏电极3的一端逐渐变浅的p型离子注入区5。
在本申请实施例中，p型离子注入区5内的p型载流子浓度大于等于1×1016cm-3。p型离子注入区5的离子可以为Mg离子、N离子、Fe离子和F离子中的一种或多种，可实现栅区域下的沟道电子从源端到漏端逐渐增加即可。
在本申请实施例中，在沉积源电极4和漏电极3的n型氧化镓沟道层2上首先制备掩膜图形，掩膜8可以采用光刻胶，也可以采用介质做掩膜，如二氧化硅、氮化硅等，保护源电极4区和漏电极3区下部的沟道层。未被掩膜图形覆盖的区域，即为栅电极7对应的预设区域，此区域为后续进行离子注入的区域。栅源沟道和栅漏沟道区域采用光刻胶或介质掩膜8作为保护，使栅源和栅漏沟道区域可以保持低的沟道电阻，从而有效降低氧化镓MOSFET的导通电阻。
将盛放制作好掩膜图形的样品的托盘放入离子注入设备中，且托盘与离子注入源呈预设角度放置，如图2中的示意图所示，夹角β为10度到80度。通过将托盘与离子注入源呈角度放置，使得注入到n型氧化镓沟道层2的离子总量由靠近源电极一侧的区域向靠近漏电极一侧逐渐减少。
放置好后，开始进行离子注入，形成深度由靠近源电极4的一端向靠近漏电极3的一端逐渐变浅的p型离子注入区5。p型离子注入区5的深度由托盘与离子注入源的角度决定，通过调整托盘与离子注入源的角度，可得到不同深度的p型离子注入区5，从而得到不同的击穿电压。
p型离子注入区5制作完成后，去除掩膜图形。
S104、在源电极4和漏电极3之间的n型氧化镓沟道层2上生长一层栅介质层6。
在本申请实施例中，在源电极4和漏电极3之间的n型氧化镓沟道层2上生长一层Al2O3栅介质层6，Al2O3栅介质层6可以采用ALD或PLD等方法生长，Al2O3栅介质层6的生长厚度在10-100nm之间。
在本申请实施例中，也可以不在源电极4和漏电极3之间的n型氧化镓沟道层2上生长栅介质层6，直接进行后续栅电极7的沉积。
S105、在p型离子注入区5对应的栅介质层6上沉积栅电极7。
在p型离子注入区5上的栅介质层6上采用电子束蒸发等方法沉积栅电极7，栅电极7的长度应大于等于50nm、小于等于10μm，栅电极7的金属可以使用Ni/Au，或Pt/Au等。
本发明实施例提供的氧化镓场效应晶体管的制备方法，可以对现有的氧化镓场效应晶体管，通过将源电极和漏电极制作掩膜图形，对栅源和栅漏沟道区域进行保护，然后通过调整托盘和离子注入源的角度，形成离子注入深度从源电极到漏电极逐渐变浅的倾斜斜面，使栅电极下部区域的阈值电压不再是固定值，而是从源端到漏端阈值电压逐渐变负，即绝对值逐渐变大。通过注入到n型氧化镓沟道层内的p型离子可以有效平滑沟道电场分布，使得栅电极偏漏电极一侧的沟道中尖峰电场变弱，进而大幅改善器件击穿电压。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (8)
1.一种氧化镓场效应晶体管，包括衬底、形成在所述衬底上的n型氧化镓沟道层、分别形成在所述n型氧化镓沟道层两端的源电极和漏电极、以及设置在所述源电极和漏电极之间的栅介质层和栅电极；其特征在于：
在所述n型氧化镓沟道层中、栅电极的下方设有p型离子注入区，所述p型离子注入区的深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅；其中，所述p型离子注入区的纵切面为三角形、梯形或倒台阶形。
2.如权利要求1所述的氧化镓场效应晶体管，其特征在于，所述p型离子注入区的离子为Mg离子、N离子、Fe离子和F离子中的一种或多种。
3.如权利要求1所述的氧化镓场效应晶体管，其特征在于，所述p型离子注入区的最大深度小于所述n型氧化镓沟道层的厚度，所述p型离子注入区的下表面呈斜面或台阶面。
4.如权利要求3所述的氧化镓场效应晶体管，其特征在于，当所述p型离子注入区下表面呈斜面时，所述斜面与所述n型氧化镓沟道层的上表面的夹角大于10度小于80度。
5.一种氧化镓场效应晶体管的制备方法，其特征在于，包括：
在衬底上外延生长n型氧化镓沟道层；
在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极；
对所述n型氧化镓沟道层栅电极对应的预设区域进行p型离子注入，形成一注入深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的p型离子注入区；
在所述p型离子注入区上沉积栅电极；
其中，形成所述p型离子注入区的步骤包括：
在所述源电极和漏电极之间的n型氧化镓沟道层上制备掩膜图形，露出栅电极对应的预设区域，形成待进行离子注入的样品；将盛放所述样品的托盘与离子注入源呈预设角度放置，使得注入到n型氧化镓沟道层的离子总量由靠近所述源电极一侧的区域向靠近所述漏电极一侧逐渐减少；进行离子注入，形成深度由靠近所述源电极的一端向靠近所述漏电极的一端逐渐变浅的p型离子注入区；去除所述掩膜图形。
6.如权利要求5所述的氧化镓场效应晶体管的制备方法，其特征在于，所述在所述n型氧化镓沟道层的两端分别沉积源电极和漏电极，包括：
对所述n型氧化镓沟道层的两端进行n型离子注入，在源电极和漏电极的预设区域分别形成n+区域；
在所述n+区域上分别沉积源电极和漏电极。
7.如权利要求6所述的氧化镓场效应晶体管的制备方法，其特征在于，所述栅电极的长度为大于等于50nm，小于等于10μm。
8.如权利要求6所述的氧化镓场效应晶体管的制备方法，其特征在于，所述p型离子注入区内的p型载流子浓度大于等于1×1016cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110125788.9A CN112951917B (zh) | 2021-01-29 | 2021-01-29 | 一种氧化镓场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110125788.9A CN112951917B (zh) | 2021-01-29 | 2021-01-29 | 一种氧化镓场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951917A CN112951917A (zh) | 2021-06-11 |
| CN112951917B true CN112951917B (zh) | 2022-11-15 |
Family
ID=76239673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110125788.9A Active CN112951917B (zh) | 2021-01-29 | 2021-01-29 | 一种氧化镓场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951917B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344660A (ja) * | 2005-06-07 | 2006-12-21 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| CN102365714A (zh) * | 2009-01-30 | 2012-02-29 | 先进微装置公司 | 用于具有缩小的栅极电极间距的非对称晶体管的梯度阱注入 |
| CN106935502A (zh) * | 2015-12-29 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
| CN110379857A (zh) * | 2019-07-02 | 2019-10-25 | 深圳第三代半导体研究院 | 一种包含p型氧化镓薄层的开关器件及其制备方法 |
| CN111276541A (zh) * | 2020-02-10 | 2020-06-12 | 中国科学院半导体研究所 | 常关型场效应晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783413B (zh) * | 2019-11-08 | 2023-05-09 | 中国电子科技集团公司第十三研究所 | 横向结构氧化镓的制备方法及横向结构氧化镓 |
-
2021
- 2021-01-29 CN CN202110125788.9A patent/CN112951917B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344660A (ja) * | 2005-06-07 | 2006-12-21 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| CN102365714A (zh) * | 2009-01-30 | 2012-02-29 | 先进微装置公司 | 用于具有缩小的栅极电极间距的非对称晶体管的梯度阱注入 |
| CN106935502A (zh) * | 2015-12-29 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
| CN110379857A (zh) * | 2019-07-02 | 2019-10-25 | 深圳第三代半导体研究院 | 一种包含p型氧化镓薄层的开关器件及其制备方法 |
| CN111276541A (zh) * | 2020-02-10 | 2020-06-12 | 中国科学院半导体研究所 | 常关型场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951917A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9590088B2 (en) | Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown p-type gallium nitride as a current blocking layer | |
| US7939391B2 (en) | III-Nitride devices with recessed gates | |
| TWI523220B (zh) | AlGaN / GaN High Electron Mobility Crystal | |
| US9343560B2 (en) | Gallium nitride power devices | |
| CN105103295A (zh) | 具有垂直漂移区的横向GaN JFET | |
| CN110223920B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| KR20100057113A (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| KR101103774B1 (ko) | 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법 | |
| CN113594232A (zh) | 一种多插指埋栅结构的增强型高压hemt器件及其制备方法 | |
| CN112951917B (zh) | 一种氧化镓场效应晶体管及制备方法 | |
| CN111180398B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| CN112951919B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| CN112951918B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| CN110676308B (zh) | 肖特基二极管的制备方法 | |
| CN110808212B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| Shimbori et al. | A Novel 600V Lateral RESURF 4H-SiC MESFET with Sloped Field Plate for High Power and High Frequency Applications | |
| TWI787879B (zh) | 半導體器件、製造方法及其應用 | |
| KR20090099806A (ko) | 질화물 반도체 소자의 제조방법 | |
| CN117373925A (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| KR100933383B1 (ko) | 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 | |
| CN115172452A (zh) | 一种基于PN结的结型栅增强型GaN器件 | |
| CN113838935A (zh) | 一种半导体器件、制造方法及其应用 | |
| CN114743883A (zh) | 氧化镓垂直场效应晶体管制备方法及场效应晶体管 | |
| CN111682067A (zh) | 一种具有横向耗尽区的高电子迁移率晶体管 | |
| CN113571572A (zh) | 衬底结构及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |