KR20100057113A - 질화물계 반도체 소자 및 그 제조방법 - Google Patents
질화물계 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100057113A KR20100057113A KR1020080115991A KR20080115991A KR20100057113A KR 20100057113 A KR20100057113 A KR 20100057113A KR 1020080115991 A KR1020080115991 A KR 1020080115991A KR 20080115991 A KR20080115991 A KR 20080115991A KR 20100057113 A KR20100057113 A KR 20100057113A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- nitride
- contact hole
- gan
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000005684 electric field Effects 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 73
- 229910002601 GaN Inorganic materials 0.000 description 62
- 230000015556 catabolic process Effects 0.000 description 15
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 229910017855 NH 4 F Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 질화물계 반도체 소자의 항복전압을 높이고 누설전류를 감소시키는 구조 및 그 제조방법에 관한 것이다.
본 발명의 질화물계 반도체 소자는, 질화물 반도체 기판과; 상기 질화물 반도체 기판 위에, 적어도 하나의 콘택홀을 구비하여 형성된 유전층과; 상기 콘택홀을 통해 상기 질화물 반도체 기판과 접속되며, 상기 유전층 상으로 연장되어 있는 제1 전극; 및 상기 질화물 반도체 기판과 접속되는 제2 전극을 포함하며, 상기 제1 전극은, 역(방향) 바이어스될 경우 상기 제1 전극 모서리 하부의 상기 질화물 반도체 기판에 균일하게 전계를 전개시키는 경사면 필드플레이트를 형성하도록, 상기 콘택홀 내에 형성되는 상기 제1 전극 측벽은 상기 질화물 반도체 기판의 상부 표면에 대해 예각으로 경사지게 형성됨을 특징으로 한다.
질화물계 반도체 소자, 누설전류, 항복저항, 필드플레이트, 공핍영역
Description
본 발명은 질화물계 반도체 소자에 관한 것으로, 특히 GaN계 반도체 소자의 항복전압을 높이고 누설전류를 감소시키는 구조 및 그 제조방법에 관한 것이다.
와이드 밴드-갭 특성을 가진 질화갈륨(GaN) 물질은 우수한 순방향 특성, 높은 항복전압, 낮은 진성캐리어 밀도 등 전력용 스위치 분야에 적합한 특성을 가지고 있어 전력 반도체 분야에서 많은 관심을 받고 있다. GaN 물질 기반 반도체 소자로는 쇼트키 장벽 다이오드(Schottky barrier diode), 금속 반도체 전계효과 트랜지스터(metal semiconductor field effect transistor), 고전자이동도 트랜지스터(high electron mobility transistor) 등이 있다.
한편, 역방향 누설전류 특성은 GaN 소자뿐 아니라 다른 반도체 소자에서도 중요한 특성으로, 큰 역방향 누설전류는 소자의 전력소모를 증가시키고 항복전압을 감소시킨다. GaN 소자에서 발생하는 누설전류의 가장 큰 원인은 GaN 기판 성장 시에 발생하는 격자 불일치로 인한 다양한 결함으로 알려져 있다. 소자의 역방향 동 작시 쇼트키 게이트 모서리에 전계가 집중되는데, GaN 웨이퍼 상에 존재하는 결함 및 전위(dislocation)는 쇼트키 게이트 모서리의 터널링 현상을 가속화시켜 소자의 큰 누설전류와 낮은 항복현상의 원인이 된다. 따라서 쇼트키 게이트 모서리에서의 전계집중을 완화시키면 누설전류는 감소하고 항복전압은 증가한다.
GaN 소자의 누설전류를 억제하기 위한 방법으로 플로팅 게이트(floating gate), 필드-모듈레이트 플레이트(field-modulating plate), 오버랩 게이트(overlapping gate structure), 소스 확장 필드플레이트(source extended field palte), 다중 필드플레이트(multiple field plates) 등 다양한 전계집중 완화 구조가 개발되고 있다.
필드플레이트는 게이트 전극 모서리의 전계집중을 완화시키기 위한 구조 중 하나로서, 도 1은 종래기술에 따른 필드플레이트가 적용된 AlGaN/GaN 고전자이동도 트랜지스터의 일반적인 구조를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 종래의 필드플레이트가 적용된 AlGaN/GaN 고전자이동도 트랜지스터는 AlGaN/GaN 이종접합 에피택셜층(110) 위에 서로 이격 배치된 소스 전극(120) 및 드레인 전극(130)과, 소스 전극(120) 및 드레인 전극(130) 사이의 에피택셜층(110) 위에 형성되며 콘택홀을 구비하고 있는 패시베이션층(140)과, 콘택홀을 통해 에피택셜층과 접속하고 있는 게이트 필드플레이트(150)로 구성된다. 상기 게이트 필드플레이트(150)는 패시베이션층(140) 상에서 드레인을 향하여 연장된 필드플레이트 확장부(150')를 구비하고 있다.
이와 같이 게이트 필드플레이트를 적용하게 되면 소자의 역방향 전압 인가시 게이트 전극뿐만 아니라 필드플레이트 확장부(150') 하단에도 공핍층(D)이 생성됨으로써 게이트 전극 모서리 부분에서의 전계집중을 완화 및 분산시킬 수 있다.
그러나, 종래의 필드플레이트 구조 하에서는 도 1에 도시된 바와 같이 게이트 전극 모서리 부분 하단(E)에서 공핍층이 부채꼴 형태로 확장됨에 따라 소자의 누설전류와 항복전압 특성을 개선하는데 한계가 있다.
따라서 본 발명은 게이트 전극 모서리 부분에서의 전계집중을 효과적으로 완화할 수 있는 질화물계 반도체 소자 및 그 제조방법을 제공하고자 한다.
이를 위해 본 발명의 질화물계 반도체 소자는 질화물 반도체 기판과; 상기 질화물 반도체 기판 위에, 적어도 하나의 콘택홀을 구비하여 형성된 유전층과; 상기 콘택홀을 통해 상기 질화물 반도체 기판과 접속되며, 상기 유전층 상으로 연장되어 있는 제1 전극; 및 상기 질화물 반도체 기판과 접속되는 제2 전극을 포함하며, 상기 제1 전극은, 역(방향) 바이어스될 경우 상기 제1 전극 모서리 하부의 상기 질화물 반도체 기판에 균일하게 전계를 전개시키는 경사면 필드플레이트를 형성하도록, 상기 콘택홀 내에 형성되는 상기 제1 전극 측벽은 상기 질화물 반도체 기판의 상부 표면에 대해 예각으로 경사지게 형성됨을 특징으로 한다.
상기 제1 전극 측벽의 경사각은 상기 제1 전극의 길이, 상기 필드플레이트의 길이, 상기 제1 전극과 상기 제2 전극 사이의 거리, 상기 유전층의 두께 중 적어도 하나에 따라 설정됨을 특징으로 한다.
상기 질화물계 반도체 소자는 고전자 이동도 트랜지스터로서, 상기 제1 전극은 게이트 전극이고, 상기 제2 전극은 소스/드레인 전극임을 특징으로 한다.
상기 질화물 반도체 기판은 AlGaN/GaN 이종접합구조를 포함하며, 상기 질화물계 반도체 소자는 GaN 이종접합 웨이퍼를 이용한 수평형 다이오드, GaN 금속-반도체 전계효과 트랜지스터, GaN 쇼트키 장벽 다이오드, 수직형 GaN 쇼트키 장벽 다이오드, GaN 금속-절연체-반도체 전계효과 트랜지스터 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 질화물계 반도체 소자의 제조방법은 기판 위에 질화물 반도체층을 형성하는 과정과; 상기 질화물 반도체층 위에 유전층을 형성한 다음 사진 및 식각 공정을 통해 상기 유전층을 일부 식각하여 콘택홀을 형성하되, 상기 콘택홀의 측벽이 상기 질화물 반도체층 표면에 대해 예각으로 경사진 경사면 콘택홀을 형성하는 과정과; 상기 경사면 콘택홀 및 상기 유전층 위에 제1 전극물질을 적층한 다음 패턴 형성하여 측벽 경사면을 구비하는 제1 전극을 형성하는 과정; 및 제2 전극을 형성하는 과정을 포함함을 특징으로 한다.
상기 경사면 콘택홀의 경사각은 식각선택비 조절에 의해 조절됨을 특징으로 한다.
상기 제1 전극은 리프트-오프 공정에 의해 패턴 형성됨을 특징으로 한다.
본 발명에 의하면, 게이트 전극 모서리 부분 하단에서 공핍층이 경사면을 따라 직선에 가깝게 확장됨으로써 종래 부채꼴 형태로의 확장에 비해 전계집중이 크게 완화된다. 이에 따라 누설전류가 감소하고 항복전압이 증가하며, 순방향 전류-전압 특성을 저하시키지 않으면서 소자의 역방향 특성을 효과적으로 개선할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 2는 본 발명에 따른 경사면 필드플레이트가 적용된 질화물계 반도체 소자의 제1 실시예의 구성을 나타낸 도면으로, AlGaN/GaN 고전자이동도 트랜지스터(HEMT)(200)의 개략적인 단면도이다.
도 2를 참조하면, 본 발명에 따른 AlGaN/GaN 고전자이동도 트랜지스터(200)는, AlGaN/GaN 이종접합 에피택셜층(210)으로 된 질화물 반도체 기판(210) 위에 서로 이격 배치된 소스 전극(220) 및 드레인 전극(230)(제2 전극)과, 상기 소스 전 극(220) 및 드레인 전극(230) 사이의 상기 에피택셜층(210) 위에 형성되며 콘택홀을 구비하고 있는 유전층(240)과, 콘택홀을 통해 상기 에피택셜층과 접속하도록 형성된 게이트 전극(250)(제1 전극)을 포함한다. 상기 게이트 전극(250)은 유전층(240) 상에서 소스 전극(220)과 드레인 전극(230)을 향하여 각각 연장된 필드플레이트 확장부(250')를 구비하고 있으며, 콘택홀 내의 측벽 부분(S)이 상기 에피택셜층(210) 상부 표면에 대해 경사지게 형성된 경사면 구조이다. 필드플레이트 확장부(250')를 구비하는 게이트 전극(250)은 역(방향) 바이어스 시 게이트 전극 모서리 하부의 질화물 반도체 기판으로 전계(electric field)를 균일하게 전개시키는 필드플레이트(tapered field plate)를 형성하게 되며, 특히, 측벽(S)을 경사지게 형성하는 경우, 역(방향) 바이어스 시에 게이트 전극 모서리 하부의 공핍층(D')이 경사면을 따라 직선에 가깝게(E') 확장함으로써 전계집중을 효과적으로 완화할 수 있다.
도 3은 경사면 구조에 따른 전계집중 완화 효과를 시뮬레이션한 것으로, 필드플레이트를 구비하지 않는 AlGaN/GaN HEMT(■), 측벽이 수직(90°)인 일반적인 필드플레이트가 적용된 AlGaN/GaN HEMT(●) 및 본 발명에 따른 경사면(30°) 필드플레이트가 적용된 AlGaN/GaN HEMT(△) 소자의 게이트 모서리에서의 전계를 비교하여 나타낸 도면이다. 본 시뮬레이션에서 게이트 전극의 길이는 4㎛로 동일하며 필드플레이트는 소스 전극 쪽으로 1㎛, 드레인 전극 쪽으로 2㎛ 연장시키고, 경사면의 각도는 30°로 하였다.
도 3에 도시된 바와 같이, 필드플레이트 적용시 게이트 모서리의 전계는 1.16e7 V/cm에서 8.48e6 V/cm로 감소하고, 경사면(30°) 필드플레이트 적용시 전계는 4.06e6 V/cm로 감소한다. 즉, 필드플레이트를 적용하지 않는 것에 비해 측벽이 수직인 필드플레이트를 적용하면 전계집중이 완화되며, 측벽이 수직인 필드플레이트에 비해 경사면 필드플레이트를 적용하면 게이트 모서리에서의 전계집중이 더욱 완화되는 것을 시뮬레이션을 통해 확인할 수 있다.
상기 구성을 갖는 본 발명에 따른 경사면 필드플레이트를 구비하는 AlGaN/GaN 고전자이동도 트랜지스터(200)의 구체적인 구성 및 제조방법은 다음과 같다.
다시 도 2를 참조하면, 상기 AlGaN/GaN 이종접합 에피택셜층(210)은 반절연성(semi-insulating) 4H-SiC 기판(201) 위에 금속유기화학기상증착법(MOCVD) 등에 의해 성장된 결정핵 생성층(202), GaN 버퍼층(203), AlGaN 장벽층(204) 및 GaN 캡층(205)을 포함한다.
상기 기판(201)은 반절연성 기판 외에도 고저항을 갖거나 n형 또는 p형으로 도핑될 수 있으며, 실리콘 카바이드(silicon carbide), 실리콘, 사파이어 또는 다른 적절한 기판 물질을 사용할 수 있다.
상기 결정핵 생성층(202)은 기판(201)과 그 위에 형성될 질화물 반도체층(203) 사이의 결정격자 부정합으로 인한 결함을 최소화하기 위한 것이다.
상기 GaN 버퍼층(203)과 AlGaN 장벽층(204)은 헤테로 구조(hetero-structure)로써, AlGaN은 GaN 보다 밴드갭이 더 넓으며, GaN 버퍼층(203)과 AlGaN 장벽층(204) 사이에 이차원 전자가스(two-dimensional electron gas; 2DEG) 농도를 갖는 채널을 형성한다. 2DEG는 높은 전자 이동도를 가지며 고주파수에서 HEMT에 매우 높은 상호 컨덕턴스(trans-conductance)를 제공한다.
상기 GaN 캡층(205)은 항복전압 개선 및 표면누설전류 감소를 위한 에피택셜층으로, AlGaN 장벽층(204)과 GaN 캡층(205)은 비의도적 도핑층(unintentionally doped; UID)으로 구성하는 것이 소자의 항복전압을 더 높일 수 있다. GaN 캡층(205)은 소자응용분야에 따라서 생략할 수도 있다.
상기 소스 전극(220) 및 드레인 전극(230)은 오믹 콘택으로 Ti/Al/Ni/Au(각각 10nm/80nm/20nm/100nm 두께)의 적층구조로써 전자-빔 증착기(e-beam evaporator)를 이용하여 증착한 다음 리프트-오프(lift-off) 공정에 의해 패턴을 형성한다.
상기 유전층(240)은 예를 들면, 실리콘산화막, 실리콘질화막 등을 ICP-CVD 공정에 의해 증착한 다음, 통상의 사진 공정 및 식각 공정을 통해 식각함으로써 콘택홀 측벽이 경사지도록 형성한다. 이와 같이 콘택홀 측벽을 경사지게 형성함으로써 이후 콘택홀 내에 형성되는 게이트 필드플레이트의 하부 측벽 또한 경사면을 갖게 되며, 경사면의 각도는 콘택홀 측벽의 경사각에 의해 결정된다. 콘택홀 측벽의 경사각은 습식식각의 식각 선택비에 의해 결정되며, 식각 선택비는 예를 들면, 식각제의 희석비율을 변경함으로써 간단하게 조절할 수 있다. 일 예로, HF:NH4F가 1:10의 비율로 희석된 식각제(etchant)로 실리콘산화막을 식각할 경우 콘택홀 측벽의 경사각은, 도 4의 (a)에 도시된 바와 같이, 약 20°도 정도가 된다. 만일, 나머 지 공정 조건은 동일하게 하고 HF:NH4F의 희석 비유을 1:5로 변화시키면 콘택홀 측벽의 경사각은 약 35°가 되며(도 4의 (b)), HF:NH4F의 희석 비유을 1:15로 변화시키면 경사각은 약 15°가 된다(도 4의 (c)). 따라서, 구현하고자 하는 게이트 필드플레이트의 경사각에 따라 유전체 식각제의 희석비율을 변경하여 콘택홀 측벽의 경사각을 조절한다. 또한, 콘택홀 측벽의 경사는 본 실시예에서 설명하고 있는 습식식각 뿐만 아니라 건식식각 공정에 의해서도 구현할 수 있음은 물론이다.
상기 게이트 전극(250)은, 본 실시예에서, 하단 모서리 부분(콘택홀 측벽 부분)이 약 20°정도 경사지게 형성된 경사면을 구비하며, 이러한 경사면 구조에 의해 역방향 전압 인가시(역 바이어스 시) 게이트 전극 모서리 부분(E')에서 공핍층(D')이 경사면을 따라 직선에 가깝게 확장하게 된다. 즉, 게이트 전극(250) 하단 모서리 부분을 경사지게 형성함으로써 역 바이어스 시에 전극 모서리 하부의 상기 질화물 반도체 기판에 균일하게 전기장을 전개시키는 경사면 필드플레이트(tapered field plate)를 형성하게 된다.
상기 게이트 전극(250)은 콘택홀을 통해 상기 에피택셜층(210)과 쇼트키 콘택을 이루며, 오믹콘택과 마찬가지로 전자-빔 증착기에 의해 상기 콘택홀 및 유전층(240) 상부에 Ni/Au/Ni(각각 50nm/270nm/50nm의 두께)의 적층구조를 증착한 다음 리프트-오프(lift-off) 공정에 의해 패턴을 형성한다.
게이트 전극(250) 하단 모서리 부분의 경사구조 및 경사각도는 상기 제1 전극과 상기 제2 전극 사이의 거리, 필드플레이트의 길이, 유전층의 두께 등 소자설 계에 따라 최적화하여 설정하며, 콘택홀을 형성하는 상기 유전층(240)의 측벽을 상응하는 각도로 경사지게 식각함으로써 용이하게 조절할 수 있다.
도 5는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 게이트 누설전류 특성을 비교하여 나타낸 도면이다.
도 5를 참조하면, 게이트-소스 전압(VGS)-5V, 드레인-소스 전압(VDS) 100V를 인가한 경우 누설전류는 각각 29.58㎂/mm, 49.18nA/mm으로, 본 발명에 따른 고전자 이동도 트랜지스터의 누설전류는 종래의 고전자 이동도 트랜지스터의 누설전류에 비해 약 1000배 이상 감소한다. 이러한 결과로부터, 본 발명에 따른 경사면 필드플레이트는 종래의 수직면 필드플레이트에 비해 게이트 전극 모서리 부분에서의 전계집중을 효과적으로 억제함을 알 수 있다.
도 6은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 항복전압 특성을 비교하여 나타낸 도면이다. 본 발명에 따른 고전자 이동도 트랜지스터의 항복전압은 약 1400V인데 비해 종래의 고전자 이동도 트랜지스터의 항복전압은 약 1000V로써 본 발명에 의해 항복전압 특성이 크게 개선됨을 알 수 있다.
도 7은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 전달특성을 비교하여 나타낸 도면이다. 게이트-소스 전압이 0V일 때, 최대 트랜스컨덕턴스는 각각 104.2mS/mm, 106.6mS/mm이고, 드레인 전류는 각각 294.1mA/mm, 293.7mA/mm로써 전달특성이 유사함을 알 수 있다.
도 8은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 전류-전압 특성곡선이다. 게이트 전압을 1V에서 -5V까지 2V씩 강하시키면서 드레인 전압-전류를 측정한 것으로, 두 소자 모두 20V까지 핀치-오프 특성을 유지하고 있으며, 최대 드레인 전류 또한 유사함을 알 수 있다.
도 5, 도 6, 도 7 및 도 8에서 살펴본 바와 같이, 본 발명에 따른 경사면 필드플레이트 구조를 적용할 경우 GaN 소자의 순방향 특성을 저하시키지 않으면서 누설전류를 효과적으로 감소시키고 항복전압을 증가시킬 수 있다.
한편, 본 발명에 따른 경사면 필드플레이트 구조는 AlGaN/GaN 고전자 이동도 트랜지스터뿐만 아니라 예를 들면, GaN 금속-반도체 전계효과 트랜지스터(MESFET), GaN 쇼트키 장벽 다이오드, 수직형 GaN 쇼트키 장벽 다이오드, 금속-절연체-반도체 전계효과 트랜지스터(MOSFET) 등 다양한 질화물계 반도체 소자에 적용 가능하다.
도 9는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제2 실시예의 구성을 나타낸 도면으로, GaN 이종접합 웨이퍼를 이용한 수평형 다이오드의 단면도이다.
도 9에서, 상기 수평형 다이오드는 AlGaN/GaN 이종접합 에피택셜층(310) 위 에 서로 이격 배치된 캐소드 전극(320) 및 애노드 전극(330)과, 캐소드 전극(320) 및 애노드 전극(330) 사이의 상기 에피택셜층(310) 위에 형성된 유전층(340)을 포함한다. 상기 애노드 전극(330)은 하단 모서리 부분(콘택홀 측벽 부분)이 에피택셜층(310) 표면(콘택홀 바닥면)에 대해 소정 각도로(바람직하게는, 예각으로) 경사지게 형성된 경사면을 구비하며, 이러한 경사면 구조에 의해 에노드 전극은 역방향 전압 인가시(역 바이어스 시) 에노드 전극 모서리 하부의 상기 에피택셜층(310)에서 전기장을 직선에 가깝도록 전개시키는 경사면 필드플레이트를 형성하게 된다.
도 10은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제3 실시예의 구성을 나타낸 도면으로, GaN 금속-반도체 전계효과 트랜지스터의 단면도이다.
도 10에서, 상기 금속-반도체 전계효과 트랜지스터는 GaN 기판(410) 위에 서로 이격 배치된 소스 전극(420) 및 드레인 전극(430)과, 소스 전극(420)과 드레인 전극(430) 사이의 상기 GaN 기판(410) 위에 형성되며 콘택홀을 구비하고 있는 유전층(440)과, 상기 콘택홀을 통해 GaN 기판(410)과 접속하고 있는 경사면 필드플레이트 구조의 게이트 전극(450)을 포함한다.
도 11은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제4 실시예의 구성을 나타낸 도면으로, GaN 쇼트키 장벽 다이오드의 단면도이다.
도 11에서, 상기 GaN 효트키 장벽 다이오드는 GaN 기판(510) 위에 서로 이격 배치된 캐소드 전극(520) 및 경사면 필드플레이트 구조의 애노드 전극(530)과, 상 기 캐소드 전극(520)과 애노드 전극(530) 사이의 상기 GaN 기판(510) 위에 형성된 유전층을 포함한다.
도 12는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제5 실시예의 구성을 나타낸 도면으로, 수직형 GaN 쇼트키 장벽 다이오드의 단면도이다.
도 12에서, 상기 수직형 GaN 쇼트키 장벽 다이오드는 GaN 기판(610) 위에 콘택홀을 구비하여 형성된 유전층(620)과, 콘택홀을 통해 상기 GaN 기판(610)과 접속하도록 형성된 경사면 필드플레이트 구조의 애노드 전극(630)과, 상기 GaN 기판(610) 배면에 오믹 콘택으로 접속된 캐소드 전극(640)을 포함한다.
도 13은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제6 실시예의 구성을 나타낸 도면으로, GaN 금속-절연체-반도체 전계효과 트랜지스터(MOSFET)의 단면도이다.
도 13에 도시된 바와 같이, 상기 GaN 금속-절연체-반도체 전계효과 트랜지스터는 GaN 기판(710) 위에 형성된 제1 유전층(720)과, 상기 제1 유전층(720) 위에 서로 이격 배치된 소스 전극(730) 및 드레인 전극(740)과, 소스 전극(730)과 드레인 전극(740) 사이의 상기 제1 유전층(720) 위에 형성되며 콘택홀을 구비하고 있는 제2 유전층(750)과, 상기 콘택홀 및 상기 제2 유전층(750) 위에 연장되어 있는 경사면 필드플레이트 구조의 게이트 전극(7600)을 포함한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이 다.
도 1은 종래기술에 따른 필드플레이트가 적용된 AlGaN/GaN 고전자이동도 트랜지스터의 일반적인 구조를 개략적으로 나타낸 도면,
도 2는 본 발명에 따른 경사면 필드플레이트가 적용된 질화물계 반도체 소자의 제1 실시예를 나타낸 도면,
도 3은 경사면 구조에 따른 전계집중 완화 효과를 시뮬레이션한 도면,
도 4는 식각제의 희석비율에 따른 유전체층의 경사각을 나타내는 주사전자현미경(SEM)사진,
도 5는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 게이트 누설전류 특성을 비교하여 나타낸 도면,
도 6은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 항복전압 특성을 비교하여 나타낸 도면,
도 7은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지스터의 전달특성을 비교하여 나타낸 도면,
도 8은 본 발명에 따른 도 2의 AlGaN/GaN 고전자 이동도 트랜지스터(HEMT)와 종래 기술에 따른 필드플레이트를 구비하지 않는 AlGaN/GaN 고전자 이동도 트랜지 스터의 전류-전압 특성곡선,
도 9는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제2 실시예의 구성을 나타낸 도면,
도 10은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제3 실시예의 구성을 나타낸 도면,
도 11은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제4 실시예의 구성을 나타낸 도면,
도 12는 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제5 실시예의 구성을 나타낸 도면,
도 13은 본 발명에 따른 경사면 필드플레이트 구조가 적용된 질화물계 반도체 소자의 제6 실시예의 구성을 나타낸 도면으로, GaN 금속-절연체-반도체 전계효과 트랜지스터(MOSFET)의 단면도.
Claims (9)
- 질화물 반도체 기판과;상기 질화물 반도체 기판 위에, 적어도 하나의 콘택홀을 구비하여 형성된 유전층과;상기 콘택홀을 통해 상기 질화물 반도체 기판과 접속되며, 상기 유전층 상으로 연장되어 있는 제1 전극; 및상기 질화물 반도체 기판과 접속되는 제2 전극을 포함하며,상기 제1 전극은, 역(방향) 바이어스될 경우 상기 제1 전극 모서리 하부의 상기 질화물 반도체 기판에 균일하게 전계를 전개시키는 경사면 필드플레이트를 형성하도록, 상기 콘택홀 내에 형성되는 상기 제1 전극 측벽은 상기 질화물 반도체 기판의 상부 표면에 대해 예각으로 경사지게 형성됨을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항에 있어서, 상기 제1 전극 측벽의 경사각은상기 제1 전극의 길이, 상기 필드플레이트의 길이, 상기 제1 전극과 상기 제2 전극 사이의 거리, 상기 유전층의 두께 중 적어도 하나에 따라 설정됨을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항에 있어서, 상기 질화물계 반도체 소자는 고전자 이동도 트랜지스터로서, 상기 제1 전극은 게이트 전극이고, 상기 제2 전극은 소스/드레인 전극임을 특징으로 하는 질화물계 반도체 소자.
- 제 3 항에 있어서, 상기 질화물 반도체 기판은 AlGaN/GaN 이종접합구조를 포함함을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항에 있어서, 상기 질화물계 반도체 소자는 GaN 이종접합 웨이퍼를 이용한 수평형 다이오드, GaN 금속-반도체 전계효과 트랜지스터, GaN 쇼트키 장벽 다이오드, 수직형 GaN 쇼트키 장벽 다이오드, GaN 금속-절연체-반도체 전계효과 트랜지스터 중 어느 하나인 것을 특징으로 하는 질화물계 반도체 소자.
- 기판과;상기 기판상에 형성된 AlGaN/GaN 이종접합 에피택셜층과;상기 에피택셜층 위에 서로 이격 배치된 소스 전극 및 드레인 전극과;상기 소스 전극과 드레인 전극 사이의 상기 에피택셜층 위에 형성되며, 콘택 홀을 구비하고 있는 유전층; 및상기 콘택홀을 통해 상기 에피택셜층과 쇼트키 접합을 이루며, 상기 유전층 상으로 연장되어 있는 게이트 전극을 포함하며,상기 게이트 전극은, 역 바이어스될 경우 상기 게이트 전극 모서리 하부의 상기 에피택셜층에 균일하게 전계를 전개시키는 경사면 필드플레이트를 형성하도록, 상기 콘택홀 내에 형성되는 상기 게이트 전극 측벽은 상기 에피택셜층 상부 표면에 대해 예각으로 경사지게 형성됨을 특징으로 하는 질화물계 반도체 소자.
- 기판 위에 질화물 반도체층을 형성하는 과정과;상기 질화물 반도체층 위에 유전층을 형성한 다음 사진 및 식각 공정을 통해 상기 유전층을 일부 식각하여 콘택홀을 형성하되, 상기 콘택홀의 측벽이 상기 질화물 반도체층 표면에 대해 예각으로 경사진 경사면 콘택홀을 형성하는 과정과;상기 경사면 콘택홀 및 상기 유전층 위에 제1 전극물질을 적층한 다음 패턴 형성하여 측벽 경사면을 구비하는 제1 전극을 형성하는 과정; 및제2 전극을 형성하는 과정을 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법.
- 제 7 항에 있어서, 상기 경사면 콘택홀의 경사각은식각선택비 조절에 의해 조절됨을 특징으로 하는 질화물계 반도체 소자의 제조방법.
- 제 7 항에 있어서, 상기 제1 전극은 리프트-오프 공정에 의해 패턴 형성됨을 특징으로 하는 질화물계 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080115991A KR101103775B1 (ko) | 2008-11-21 | 2008-11-21 | 질화물계 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080115991A KR101103775B1 (ko) | 2008-11-21 | 2008-11-21 | 질화물계 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100057113A true KR20100057113A (ko) | 2010-05-31 |
| KR101103775B1 KR101103775B1 (ko) | 2012-01-06 |
Family
ID=42280919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080115991A KR101103775B1 (ko) | 2008-11-21 | 2008-11-21 | 질화물계 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101103775B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101219441B1 (ko) * | 2010-12-27 | 2013-01-11 | 전자부품연구원 | 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자 및 그의 제조 방법 |
| KR20150082817A (ko) * | 2014-01-08 | 2015-07-16 | 엘지이노텍 주식회사 | 반도체 소자 |
| KR20210007486A (ko) | 2019-07-11 | 2021-01-20 | 국방과학연구소 | 반도체소자 제조 방법 |
| US10903330B2 (en) | 2013-11-27 | 2021-01-26 | General Electric Company | Tapered gate electrode for semiconductor devices |
| CN117712124A (zh) * | 2024-02-05 | 2024-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101259126B1 (ko) | 2011-07-25 | 2013-04-26 | 엘지전자 주식회사 | 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 |
| KR101364026B1 (ko) * | 2012-08-22 | 2014-02-17 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3081361B2 (ja) * | 1992-04-10 | 2000-08-28 | 三洋電機株式会社 | 半導体装置の製造方法 |
| KR980005479A (ko) * | 1996-06-24 | 1998-03-30 | 김주용 | 반도체 소자의 콘택홀 형성방법 |
| US7071498B2 (en) * | 2003-12-17 | 2006-07-04 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
-
2008
- 2008-11-21 KR KR1020080115991A patent/KR101103775B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101219441B1 (ko) * | 2010-12-27 | 2013-01-11 | 전자부품연구원 | 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자 및 그의 제조 방법 |
| US10903330B2 (en) | 2013-11-27 | 2021-01-26 | General Electric Company | Tapered gate electrode for semiconductor devices |
| KR20150082817A (ko) * | 2014-01-08 | 2015-07-16 | 엘지이노텍 주식회사 | 반도체 소자 |
| KR20210007486A (ko) | 2019-07-11 | 2021-01-20 | 국방과학연구소 | 반도체소자 제조 방법 |
| CN117712124A (zh) * | 2024-02-05 | 2024-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
| CN117712124B (zh) * | 2024-02-05 | 2024-04-26 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101103775B1 (ko) | 2012-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437485B2 (en) | Doped gate dielectrics materials | |
| US10756207B2 (en) | Lateral III-nitride devices including a vertical gate module | |
| US9349819B2 (en) | Heterojunction semiconductor device and manufacturing method | |
| US20150255547A1 (en) | III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same | |
| US8541816B2 (en) | III nitride electronic device and III nitride semiconductor epitaxial substrate | |
| US20120223320A1 (en) | Electrode configurations for semiconductor devices | |
| KR101103775B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| EP2747143A1 (en) | GaN HEMTs and GaN diodes | |
| CN101521225A (zh) | 异质结场效应晶体管 | |
| US11049960B2 (en) | Gallium nitride (GaN) based transistor with multiple p-GaN blocks | |
| US10998435B2 (en) | Enhancement-mode device and method for manufacturing the same | |
| US20230369482A1 (en) | Gallium nitride transistor with a doped region | |
| Huang et al. | AlGaN/GaN high electron mobility transistors with selective area grown p-GaN gates | |
| KR101103774B1 (ko) | 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법 | |
| KR100857683B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| US10861943B2 (en) | Transistor with multiple GaN-based alloy layers | |
| KR20110058332A (ko) | 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| KR101200274B1 (ko) | 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법 | |
| JP7264309B2 (ja) | 半導体装置およびその製造方法 | |
| US10777654B2 (en) | Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure | |
| KR101457390B1 (ko) | 질화물 반도체 소자의 제조방법 | |
| KR101670238B1 (ko) | 반도체 소자 제조방법 | |
| US20230134698A1 (en) | Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices | |
| EP2747144A1 (en) | Gate leakage of GaN HEMTs and GaN diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |