CN111276541A - 常关型场效应晶体管及其制备方法 - Google Patents
常关型场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111276541A CN111276541A CN202010085145.1A CN202010085145A CN111276541A CN 111276541 A CN111276541 A CN 111276541A CN 202010085145 A CN202010085145 A CN 202010085145A CN 111276541 A CN111276541 A CN 111276541A
- Authority
- CN
- China
- Prior art keywords
- normally
- type
- doped
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000000370 acceptor Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 28
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 10
- 229910001195 gallium oxide Inorganic materials 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000861 blow drying Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供一种常关型场效应晶体管及其制备方法，包括：Ga2O3半绝缘衬底；Ga2O3缓冲层；n型Ga2O3沟道层，居中位置采用离子注入方式形成掺杂补偿区域；源极重掺杂区，位于n型Ga2O3沟道层一侧的上部；漏极重掺杂区，位于n型Ga2O3沟道层另一侧的上部；栅介质层，位于所述掺杂补偿区域之上，其两侧分别为源电极和漏电极；以及栅电极，位于所述栅介质层之上。在制备时，先清洗衬底；在衬底上外延生长n型掺杂的Ga2O3沟道层；在n型掺杂的Ga2O3沟道层中制备掺杂补偿区域；在n型掺杂的Ga2O3沟道层两侧制备源重掺杂区和漏重掺杂区；制备栅介质层；在栅介质层的两侧位置制备源电极和漏电极；以及制备栅电极，进而完成常关型场效应晶体管的制备。
Description
技术领域
本公开涉及微电子技术领域，尤其涉及一种常关型场效应晶体管及其制备方法，具体为常关型氧化镓场效应晶体管结构。
背景技术
氧化镓(Ga2O3)作为第四代半导体材料，具有禁带宽度大、击穿场强高、导通功耗低等特点，特别适用于制备高压大功率器件。n型Ga2O3掺杂比较容易实现，但是p型高效掺杂的Ga2O3技术还不成熟。因此，目前报道的Ga2O3场效应晶体管(MOSFET)基本上是以常开型Ga2O3MOSFET为主。这类器件处于常开状态，器件的稳定性较差，且电路也比较复杂。
随着应用领域的扩展，在电动汽车、工业发动机等许多领域，为了有效的实现功率转换和控制，迫切需要高性能功率器件。常关型MOSFET可以采用单电源进行供电，有利于简化电路，增加电路的可靠性。此外，常关型MOSFET还具有良好的耐压性能，低导通损耗性能和良好的栅控制能力。因此，常关状态的Ga2O3 MOSFET器件具有十分重要的应用前景。然而，由于p型掺杂的Ga2O3很难实现，常关状态的Ga2O3 MOSFET器件结构报道非常少。比如Takafumi Kamimura等人报道了在采用分子束外延方法制备p型非故意掺杂的沟道层，然后在沟道层两侧采用离子注入方法Si元素，形成n型重掺杂区域，制备了常关型Ga2O3MOSFETs。[Normally-Off Ga2O3 MOSFETs With Unintentionally Nitrogen-DopedChannel Layer Grown by Plasma-Assisted Molecular Beam Epitaxy,IEEE ElectronDevice Letters,40(7)1064,2019]。但是，文献中所述常关型氧化镓场效应晶体管器件，其氧化镓沟道层为非故意掺杂类型。这种沟道类型的制备与设备、工艺参数等因素密切相关，且外延的沟道层可能为弱n型，也可能为弱p型，沟道的自由载流子浓度难以精确控制。
公开内容
(一)要解决的技术问题
基于上述问题，本公开提供了一种常关型场效应晶体管及其制备方法，以缓解现有技术中常关型氧化镓场效应晶体管器件制备时，氧化镓沟道的自由载流子浓度难以精确控制等技术问题。
(二)技术方案
本公开的一个方面，提供一种常关型场效应晶体管，包括：
Ga2O3半绝缘衬底；
Ga2O3缓冲层；
n型Ga2O3沟道层，居中位置采用离子注入方式形成掺杂补偿区域；
源极重掺杂区，位于n型Ga2O3沟道层一侧的上部；
漏极重掺杂区，位于n型Ga2O3沟道层另一侧的上部；
栅介质层，位于所述掺杂补偿区域之上，其两侧分别为源电极和漏电极；以及
栅电极，位于所述栅介质层之上。
在本公开实施例中，掺杂补偿区域为n型材料，其自由载流子范围1×1015～6×1016cm-3。
在本公开实施例中，掺杂补偿区域为p型材料，其自由载流子范围1×1015～7×1016cm-3。
在本公开实施例中，所述Ga2O3半绝缘衬底为深能级补偿受主掺杂，衬底晶向为(100)，(010)，(001)或(-201)。
在本公开实施例中，所述n型Ga2O3沟道层为浅能级施主掺杂，掺杂浓度为1×1017cm-3～9×1018cm-3，沟道层厚度范围为100nm-300nm。
在本公开实施例中，所述源极重掺杂区和漏极重掺杂区为浅能级施主掺杂，掺杂浓度范围为1×1019cm-3×1020cm-3，均匀掺杂厚度范围为10nm-200nm。
在本公开实施例中，所述栅介质层厚度范围5～50nm。
在本公开实施例中，源电极和漏电极金属的厚度范围50nm-1000nm。
在本公开的另一方面，提供一种常关型场效应晶体管的制备方法，用于制备以上任一项所述的常关型场效应晶体管，所述制备方法，包括：
步骤S1：清洗衬底；
步骤S2：在衬底上外延生长n型掺杂的Ga2O3沟道层；
步骤S3：在n型掺杂的Ga2O3沟道层中制备掺杂补偿区域；
步骤S4：在n型掺杂的Ga2O3沟道层两侧制备源极重掺杂区和漏极重掺杂区；
步骤S5：制备栅介质层；
步骤S6：在栅介质层的两侧位置制备源电极和漏电极；以及
步骤S7：制备栅电极，进而完成常关型场效应晶体管的制备。
在本公开实施例中，所述步骤S6包括：
子步骤S61：光刻和刻蚀栅介质层；以及
子步骤S62：制备源电极和漏电极。
(三)有益效果
从上述技术方案可以看出，本公开常关型场效应晶体管及其制备方法至少具有以下有益效果其中之一或其中一部分：
(1)在n型氧化镓沟道层实现掺杂补偿区域时能精确控制掺杂数量和类型；
(2)工艺重复性好，非常适用大规模生长制备。
附图说明
图1是本公开实施例的常关型氧化镓场效应晶体管的结构示意图。
图2是本公开实施例的常关型氧化镓场效应晶体管的制备流程示意图。
图3是本公开实施例无掺杂补偿区域的常关型氧化镓场效应晶体管的的ID-VG曲线。
图4是本公开实施例具有掺杂补偿区域的常关型氧化镓场效应晶体管的ID-VG曲线。
具体实施方式
本公开提供了一种常关型场效应晶体管及其制备方法，其可以在零伏栅压下实现器件的关断，在加载正向栅压后，器件可以实现导通性能。制备时采用离子注入方法在n型氧化镓沟道层实现掺杂补偿区域，能精确控制掺杂数量和类型，工艺重复性好，非常适用大规模生长制备。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
在本公开实施例中，提供一种常关型场效应晶体管，如图1所示，所述常关型场效应晶体管，包括：
Ga2O3半绝缘衬底；
Ga2O3缓冲层；
n型Ga2O3沟道层，居中位置采用离子注入方式形成掺杂补偿区域；
源(极)重掺杂区，位于n型Ga2O3沟道层一侧的上部；
漏(极)重掺杂区，位于n型Ga2O3沟道层另一侧的上部；
栅介质层，位于所述掺杂补偿区域之上，其两侧分别为源电极和漏电极；
栅电极，位于所述栅介质层之上。
所述n型Ga2O3沟道层采用离子注入方式形成掺杂补偿区域。注入的离子可以为N、Fe等其它元素。离子注入之后形成的掺杂补偿区域，可仍为n型材料，其自由载流子范围1×1015～6×1016cm-3；掺杂补偿区域也可为p型材料，其自由载流子范围1×1015～7×1016cm-3。
所述Ga2O3半绝缘衬底为深能级补偿受主掺杂(Mg，Fe和N)，衬底晶向为(100)，(010)，(001)或(-201)。
所述Ga2O3缓冲层厚度范围为300nm-500nm，为非故意掺杂。
所述Ga2O3沟道层为浅能级施主掺杂(如Si，Ge和Sn)，掺杂浓度为1×1017cm-3-9×1018cm-3，沟道层厚度范围为100nm-300nm。
所述源极重掺杂区和漏极重掺杂区为浅能级施主掺杂(Si，Ge和Sn)，掺杂浓度范围为1×1019cm-3×1020cm-3，均匀掺杂厚度范围为10nm-200nm。
所述栅介质层厚度范围5～50nm；源电极和漏电极金属的厚度范围50nm-1000nm；制备栅电极金属厚度范围50nm-1000nm；
在本公开实施例中，还提供一种常关型场效应晶体管的制备方法，如图2所示，所述常关型场效应晶体管的制备方法，包括：
步骤S1：清洗衬底；
将Ga2O3半绝缘衬底材料分别用丙酮、乙醇煮沸10min，然后用去离子水清洗30遍，最后用高纯氮气吹干；
步骤S2：在衬底上外延生长n型掺杂的Ga2O3沟道层；
将清洗后的衬底放入MOCVD设备中，通过控制反应物气体(如TMGa和O2)流量，在合适的工艺参数条件下，如压强、衬底温度、气体流量等，生长厚度为300nm-500nm的非故意掺杂Ga2O3外延层，然后调节掺杂剂(SiH4)流量，生长100nm-300nm的n型掺杂的Ga2O3沟道层(掺杂浓度范围3×1016cm-3～1×1018cm-3)；
步骤S3：在n型掺杂的Ga2O3沟道层中制备掺杂补偿区域；
首先对样片进行光刻形成掺杂补偿区域离子注入窗口，采用多重离子注入和高温退火工艺，形成掺杂补偿区域，然后将样片按步骤S1方法清洗。具体为在氮气环境中进行高温退火处理，形成高浓度n型掺杂区域(n型自由载流子浓度>7×1018cm-3)。
步骤S4：在n型掺杂的Ga2O3沟道层两侧制备源(极)重掺杂区和漏(极)重掺杂区；
采用光刻工艺源漏区图形窗口，然后对源和漏欧姆接触区进行离子注入，并高温退火，形成n型重掺杂，然后将样片按步骤S1中方法清洗。具体为在氮气环境中进行高温退火处理，形成掺杂补偿区域(自由载流子浓度<2×1016cm-3)。
步骤S5：制备栅介质层；
将清洗干净的样片放入原子层沉积设备中，在先沉积高k栅电介质层。
在本公开实施例中，沉积10～50nm氧化铝栅电介质层，然后采用化学气相沉积技术，沉积200nm～800nm厚的氧化硅介质层。
步骤S6：在栅介质层的两侧位置制备源电极和漏电极；
所述步骤S6包括：
子步骤S61：光刻和刻蚀栅介质层；
将样片进行光刻并放入RIE刻蚀设备中，刻蚀除去源漏区域的高k栅电介质层。去源漏区域的介质层。具体为将样片进行光刻，并放入电子束蒸发台中，在源漏区域淀积欧姆接触金属(如Ti(20nm)/Au(230nm))并进行剥离，最后在氮气环境中进行快速热退火工艺，形成欧姆接触。
子步骤S62：制备源电极和漏电极；
将样片放入电子束蒸发台中淀积欧姆接触金属(如Ti(20nm)/Au(230nm))并进行剥离(或刻蚀)，并退火形成欧姆接触。然后将样片按步骤S1方法清洗；
步骤S7：制备栅电极，进而完成常关型场效应晶体管的制备；
将样片放入电子束蒸发台中，在栅介质层区域淀积金属(如Ti/Au合金)并进行剥离，然后将样片按步骤S1方法清洗，完成常关型场效应晶体管的制备。
在本公开实施例中，结合图3和图4所示，采用含掺杂补偿区域结构的MOSFET能够使开启电压从-23V左右提高到0V以上，器件具备实现常关型MOSFET特征。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本公开常关型场效应晶体管及其制备方法有了清楚的认识。
综上所述，本公开提供了一种常关型场效应晶体管及其制备方法，与普通常开型Ga2O3MOSFET器件最大的不同之处在于：电子沟道层上采用离子注入方式形成掺杂补偿区域。由于p型掺杂Ga2O3很难实现，通过杂质补偿方法可以形成本征(或弱p型)的Ga2O3区域，从而在沟道层中形成高阻区域，实现栅电极在零偏压下，器件处于关闭状态。当栅压为正偏压状态时，掺杂补偿区域形成n型沟道电子层，从而使器件处于导通状态。以上操作即是常关型MOSFET。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种常关型场效应晶体管，包括：
Ga2O3半绝缘衬底；
Ga2O3缓冲层；
n型Ga2O3沟道层，居中位置采用离子注入方式形成掺杂补偿区域；
源极重掺杂区，位于n型Ga2O3沟道层一侧的上部；
漏极重掺杂区，位于n型Ga2O3沟道层另一侧的上部；
栅介质层，位于所述掺杂补偿区域之上，其两侧分别为源电极和漏电极；以及
栅电极，位于所述栅介质层之上。
2.根据权利要求1所述的常关型场效应晶体管，掺杂补偿区域为n型材料，其自由载流子范围1×1015～6×1016cm-3。
3.根据权利要求1所述的常关型场效应晶体管，掺杂补偿区域为p型材料，其自由载流子范围1×1015～7×1016cm-3。
4.根据权利要求1所述的常关型场效应晶体管，所述Ga2O3半绝缘衬底为深能级补偿受主掺杂，衬底晶向为(100)，(010)，(001)或(-201)。
5.根据权利要求1所述的常关型场效应晶体管，所述n型Ga2O3沟道层为浅能级施主掺杂，掺杂浓度为1×1017cm-3～9×1018cm-3，沟道层厚度范围为100nm-300nm。
6.根据权利要求1所述的常关型场效应晶体管，所述源极重掺杂区和漏极重掺杂区为浅能级施主掺杂，掺杂浓度范围为1×1019cm-3×1020cm-3，均匀掺杂厚度范围为10nm-200nm。
7.根据权利要求1所述的常关型场效应晶体管，所述栅介质层厚度范围5～50nm。
8.根据权利要求1所述的常关型场效应晶体管，源电极和漏电极金属的厚度范围50nm-1000nm。
9.一种常关型场效应晶体管的制备方法，用于制备权利要求1-8任一项所述的常关型场效应晶体管，所述制备方法，包括：
步骤S1：清洗衬底；
步骤S2：在衬底上外延生长n型掺杂的Ga2O3沟道层；
步骤S3：在n型掺杂的Ga2O3沟道层中制备掺杂补偿区域；
步骤S4：在n型掺杂的Ga2O3沟道层两侧制备源极重掺杂区和漏极重掺杂区；
步骤S5：制备栅介质层；
步骤S6：在栅介质层的两侧位置制备源电极和漏电极；以及
步骤S7：制备栅电极，进而完成常关型场效应晶体管的制备。
10.根据权利要求9所述的常关型场效应晶体管的制备方法，所述步骤S6包括：
子步骤S61：光刻和刻蚀栅介质层；以及
子步骤S62：制备源电极和漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010085145.1A CN111276541B (zh) | 2020-02-10 | 2020-02-10 | 常关型场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010085145.1A CN111276541B (zh) | 2020-02-10 | 2020-02-10 | 常关型场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111276541A true CN111276541A (zh) | 2020-06-12 |
| CN111276541B CN111276541B (zh) | 2021-11-09 |
Family
ID=71000582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010085145.1A Active CN111276541B (zh) | 2020-02-10 | 2020-02-10 | 常关型场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111276541B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112133757A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 |
| CN112951917A (zh) * | 2021-01-29 | 2021-06-11 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及制备方法 |
| CN113066857A (zh) * | 2021-03-24 | 2021-07-02 | 中国科学技术大学 | 高品质因数氧化镓晶体管及其制备方法 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113299756A (zh) * | 2021-05-14 | 2021-08-24 | 中国科学技术大学 | 带高阻层的mosfet及其制备方法、功率晶体管模块 |
| WO2024035608A1 (en) * | 2022-08-06 | 2024-02-15 | Cornell University | Group iii-oxide devices with select semi-insulating areas |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148586A (zh) * | 2018-08-16 | 2019-01-04 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管 |
| WO2020013259A1 (ja) * | 2018-07-12 | 2020-01-16 | 株式会社Flosfia | 半導体装置および半導体装置を含む半導体システム |
-
2020
- 2020-02-10 CN CN202010085145.1A patent/CN111276541B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020013259A1 (ja) * | 2018-07-12 | 2020-01-16 | 株式会社Flosfia | 半導体装置および半導体装置を含む半導体システム |
| CN109148586A (zh) * | 2018-08-16 | 2019-01-04 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| KAMIMURA TAKAFUMI,ET AL.: "《Normally-Off Ga2O3 MOSFETs With Unintentionally Nitrogen-Doped Channel Layer Grown by Plasma-Assisted Molecular Beam Epitaxy》", 《IEEE ELECTRON DEVICE LETTERS》 * |
| MAN HOI WONG，ET AL.: "《Acceptor doping of β-Ga2O3 by Mg and N ion implantations》", 《APPLIED PHYSICS LETTERS》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112133757A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 |
| CN112133757B (zh) * | 2020-10-07 | 2022-03-04 | 西安电子科技大学 | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 |
| CN112951917A (zh) * | 2021-01-29 | 2021-06-11 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及制备方法 |
| CN112951917B (zh) * | 2021-01-29 | 2022-11-15 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及制备方法 |
| CN113066857A (zh) * | 2021-03-24 | 2021-07-02 | 中国科学技术大学 | 高品质因数氧化镓晶体管及其制备方法 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113224169B (zh) * | 2021-05-07 | 2023-02-07 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113299756A (zh) * | 2021-05-14 | 2021-08-24 | 中国科学技术大学 | 带高阻层的mosfet及其制备方法、功率晶体管模块 |
| WO2024035608A1 (en) * | 2022-08-06 | 2024-02-15 | Cornell University | Group iii-oxide devices with select semi-insulating areas |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111276541B (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111276541B (zh) | 常关型场效应晶体管及其制备方法 | |
| US7687825B2 (en) | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication | |
| US7851274B1 (en) | Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor | |
| US10600921B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| CN104701359B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN110148625B (zh) | 一种氧化镓垂直结型场效应晶体管及其制备方法 | |
| CN113196499B (zh) | 垂直碳化硅功率mosfet和igbt及其制造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN112133761B (zh) | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN113257924B (zh) | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 | |
| CN110571275A (zh) | 氧化镓mosfet的制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110896102B (zh) | 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 | |
| CN111384171A (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN110571274B (zh) | 氧化镓晶体管及其制备方法 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN113299552A (zh) | 一种碳化硅n沟道双极型功率器件的制备方法 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN113299756B (zh) | 带高阻层的mosfet及其制备方法、功率晶体管模块 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN116153970B (zh) | 半导体外延结构及制备方法和半导体器件 | |
| CN111785782B (zh) | 一种适用于平面工艺的InAs-GaSb TFET | |
| US20230108909A1 (en) | Semiconductor Device, Manufacturing Method and Electronic Equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |