CN106449415A - 基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法 - Google Patents
基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法 Download PDFInfo
- Publication number
- CN106449415A CN106449415A CN201611123709.6A CN201611123709A CN106449415A CN 106449415 A CN106449415 A CN 106449415A CN 201611123709 A CN201611123709 A CN 201611123709A CN 106449415 A CN106449415 A CN 106449415A
- Authority
- CN
- China
- Prior art keywords
- drain region
- dielectric layer
- source region
- source
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000002131 composite material Substances 0.000 title abstract 6
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 44
- 150000001875 compounds Chemical class 0.000 claims description 39
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 24
- 229910052786 argon Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 239000013077 target material Substances 0.000 claims description 17
- 238000005477 sputtering target Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- 238000005303 weighing Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法。该方法包括：选取P型半绝缘衬底，采用分子束外延生长P型β‑Ga2O3层；采用干法刻蚀形成台面，制作出有源区；在两侧利用离子注入工艺形成源区和漏区；在有源区靠近源区、漏区的侧面分别形成源漏电极；在有源区另外两侧的斜面利用磁控溅射工艺在靠近源区和漏区侧分别形成第一栅介质层和第二栅介质层以形成复合型双栅介质层；在复合型双栅介质层表面形成栅电极，最终形成复合型双栅高速NMOS器件。本发明基于Ga2O3材料，通过采用两种不同介电常数的材料作为复合型栅氧化层以传输电子阻挡空穴以提高传输速率。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法。
背景技术
MOS器件，即金属-氧化物-半导体场效应管，自问世起其结构、性能就完全不同于早先的双极型集成电路，MOS集成电路具有输入阻抗高、抗干扰能力强、功耗小、集成度大等优点，因而成为超大规模集成电路时代的主流。MOS器件根据衬底的不同，导电沟道的不同，分为NMOS、PMOS、CMOS，其中采用P型衬底形成N型沟道的MOS器件为NMOS。
NMOS在Vgs大于定值后导通，该器件电流传输所依靠的载流子是电子，故适合源极接地的情况，其特点是栅极高电平导通，低电平断开，可用来控制与地间的驱动，相比PMOS导通电阻小，发热小。
目前第三代宽禁带半导体材料Ga2O3材料的NMOS器件作为半导体集成电路功率器件及光电器件的新兴研究方向，但由于β-Ga2O3衬底应用于高速器件时存在电子传输速率不足、热导率相较其他宽禁带材料不高等缺点，此外金属栅/高k栅介质结构应用于Ga2O3衬底时出现较严重的费米钉扎效应，极大影响Ga2O3NMOS器件的器件性能。
因此，如何制作出高性能的基于Ga2O3NMOS器件就变得极其重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法。
本发明的一个实施例提供了一种P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法，包括：
选取P型半绝缘衬底；
在所述半绝缘衬底上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面,制作出所述NMOS器件的有源区；
在所述有源区表面两侧利用离子注入工艺形成源区和漏区；
在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层；
在所述复合型双栅介质层表面形成栅电极，最终形成所述NMOS器件。
在本发明的一个实施例中，在所述有源区表面两侧利用离子注入工艺形成源区和漏区，包括：
在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区；
在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区。
在本发明的一个实施例中，在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区，包括：
采用第一掩膜版，在所述有源区表面相对的两侧位置处利用离子注入工艺形成掺杂浓度为1×1014～1×1016cm-3的所述第一源区和所述第一漏区。
在本发明的一个实施例中，在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区，包括：
采用第二掩膜版，在所述有第一源区和所述第一漏区表面相对的边缘侧利用离子注入工艺形成掺杂浓度为1×1018～1×1020cm-3的所述第二源区和所述第二漏区。
在本发明的一个实施例中，在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极，包括：
采用第三掩膜版，以第一金属材料作为溅射靶材，采用磁控溅射工艺，在所述有源区靠近所述源区的侧面位置处溅射源电极材料并在靠近所述漏区的侧面位置处溅射漏电极材料；
在氮气或者氩气的环境下，利用快速热退火工艺对所述源电极材料和所述漏电极材料进行退火处理形成所述源电极和所述漏电极。
在本发明的一个实施例中，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层，包括：
采用第四掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述源区侧形成Al2O3作为所述第一栅介质层。
在本发明的一个实施例中，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层，包括：
采用第五掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述漏区侧形成金属氧化物作为所述第二栅介质层，以形成所述复合型双栅介质层。
在本发明的一个实施例中，在所述复合型双栅介质层表面形成栅电极，包括：
采用第六掩膜版，选用第二金属材料作为溅射靶材，以氩气作为溅射气体通入溅射腔，在所述复合型双栅介质层表面形成所述栅电极。
本发明的另一个实施例提供了一种基于P型Ga2O3材料的复合型双栅高速NMOS器件，其中，所述NMOS器件由上述实施例中任一所述的方法制备形成。
本发明实施例的双栅高速NMOS器件，相对于现有技术至少具有如下优点：
本发明的NMOS器件采用两种不同介电常数的材料作为复合型栅氧化层传输电子阻挡空穴，从而有效提高了电子沿沟道方向的传输速率，进一步有效降低短沟道效应和热载流子效应，增大击穿电压，克服了传统双栅结构中电子传输速率不够高的缺点，通过选择不同组合的两种材料作为栅介质层可调节阈值电压，进一步发挥了双栅结构本有的高跨导、高载流子迁移率、良好的亚阈值斜率特性的优点。
附图说明
图1为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的第一截面示意图；
图2为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的第二截面示意图；
图3为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的第三截面示意图；
图4为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的俯视示意图；
图5为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法流程示意图；
图6a-图6j为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法示意图；
图7a-图7b为本发明实施例提供的一种第一掩膜版组的结构示意图；
图8a-图8b为本发明实施例提供的一种第二掩膜版组的结构示意图；
图9a-图9b为本发明实施例提供的一种第三掩膜版组的结构示意图；
图10a-图10b为本发明实施例提供的一种第四掩膜版组的结构示意图；
图11a-图11b为本发明实施例提供的一种第五掩膜版组的结构示意图；以及
图12a-图12b为本发明实施例提供的一种第六掩膜版组的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2、图3及图4，图1为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件沿栅电极的截面示意图(沿XY轴形成的平面截取)；图2为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的第二截面示意图(沿ZY轴形成的平面截取，观看角度为：漏电极→源电极的方向)；图3为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的第三截面示意图(沿ZY轴形成的平面截取，观看角度为：源电极→漏电极的方向)；图4为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的俯视示意图。该复合型双栅高速NMOS器件包括氧化镓台面1、由靠近源端区域栅氧化层2和靠近漏端区域栅氧化层3组成的复合型栅介质层、双金属栅电极9、源漏重掺杂区7、8、源漏重掺杂区11、12，源漏电极5、6和半绝缘衬底10组成。
所述衬底例如为P型的半绝缘衬底SiC或蓝宝石，所述氧化镓台面为无掺杂或掺杂Cu、Zn等元素的P型β-Ga2O3(-201)、P型β-Ga2O3(010)或P型β-Ga2O3(001)材料，厚度25-30nm，掺杂浓度1017cm-3量级：所述栅介质层靠近漏端区域为TiO2或Y2O3或HfO2材料；所述栅介质层靠近源端区域为Al2O3或SiO2或Si3N4材料；所述双栅电极为Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种以上金属构成的2层结构，例如Al/Ti。所述源漏重掺杂区掺杂元素可为Sn、Si或Al；所述源漏电极为Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属材料、包含这些金属中2种以上合金或ITO等导电性化合物形成。另外，可以具有由不同的2种及以上金属构成的2层结构，例如Al/Ti。
请参见图5，图5为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法流程示意图。该方法包括如下步骤：
选取P型半绝缘衬底SiC或蓝宝石；
在所示半绝缘衬底上采用分子束外延法生长P型β-Ga2O3层25-30nm，并通过干法刻蚀形成P型β-Ga2O3台面,制作出所述NMOS器件的有源区；
在所述有源区表面两侧利用离子注入工艺形成源区和漏区；
在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层；
在所述复合型双栅介质层表面形成栅电极，最终形成所述NMOS器件。
其中，在所述有源区表面两侧利用离子注入工艺形成源区和漏区，包括：
在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区；
在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区。
其中，在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区，包括：
采用第一掩膜版，在所述有源区表面相对的两侧位置处利用离子注入工艺形成掺杂浓度为1×1014～1×1016cm-3的所述第一源区和所述第一漏区。
在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区，包括：
采用第二掩膜版，在所述有第一源区和所述第一漏区表面相对的边缘侧利用离子注入工艺形成掺杂浓度为1×1018～1×1020cm-3的所述第二源区和所述第二漏区。
另外，在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极，包括：
采用第三掩膜版，以第一金属材料作为溅射靶材，采用磁控溅射工艺，在所述有源区靠近所述源区的侧面位置处溅射源电极材料并在靠近所述漏区的侧面位置处溅射漏电极材料；
在氮气或者氩气的环境下，利用快速热退火工艺对所述源电极材料和所述漏电极材料进行退火处理形成所述源电极和所述漏电极。
可选地，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层，包括：
采用第四掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述源区侧形成Al2O3作为所述第一栅介质层。
可选地，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层，包括：
采用第五掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述漏区侧形成所述第二栅介质层。
可选地，在所述复合型双栅介质层表面形成栅电极，包括：
采用第六掩膜版，选用第二金属材料作为溅射靶材，以氩气作为溅射气体通入溅射腔，在所述复合型双栅介质层表面形成所述栅电极。
本发明实施例，通过采用两种不同介电常数的材料作为复合型栅氧化层传输电子阻挡空穴，从而有效提高了电子沿沟道方向的传输速率。
实施例二
请一并参见图6a-图6j及图7-图12，图6a-图6j为本发明实施例提供的一种基于P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法示意图；图7a-图7b为本发明实施例提供的一种第一掩膜版组的结构示意图；图8a-图8b为本发明实施例提供的一种第二掩膜版组的结构示意图；图9a-图9b为本发明实施例提供的一种第三掩膜版组的结构示意图；图10a-图10b为本发明实施例提供的一种第四掩膜版组的结构示意图；图11a-图11b为本发明实施例提供的一种第五掩膜版组的结构示意图；图12a-图12b为本发明实施例提供的一种第六掩膜版组的结构示意图。本实施例在上述实施例的基础上，对本发明的基于P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法进行详细说明如下：
步骤1：请参见图6a，准备衬底P型SiC或蓝宝石，厚度为350μm，对衬底进行RCA清洗。
步骤2：请参见图6b及图6c，在步骤1所准备的半绝缘衬底表面采用分子束外延生长β-Ga2O3层1厚度25-30nm掺杂浓度1×1017cm-3，后通过干法刻蚀形成β-Ga2O3台面1。
具体地，通过干法刻蚀形成四边均为斜面的台面，斜面相应的左右两侧倾斜程度相同，采用倾斜面刻蚀的工艺。
步骤3：请参见图6d及图7a-图7b，采用第一掩膜版，在步骤2所准备的P型β-Ga2O3台面两侧进行离子注入，使两侧区域为源漏轻掺杂区，掺杂浓度为1×1014～1×1016cm-3，注入离子可为Cu或N、Zn共掺杂。
请参见图6e及图8a-图8b，再采用第二掩膜板，在所述源漏轻掺杂区的边缘处采用离子注入工艺形成源漏重掺杂区。该重掺杂区的浓度例如为1×1018～1×1020cm-3，注入离子可为Sn、Si或Al。
步骤4：请参见图6f及图9a-图9b，在步骤2所准备的左右两侧重掺杂β-Ga2O3区上使用第三掩膜版，通过磁控溅射源漏电极Au，并进行退火形成欧姆接触。其中，图9a为源电极的掩膜版，图9b为漏电极的掩膜版，由于整个衬底表面为台状结构，所以防止掩膜版弯曲，在斜面部分采用如图所示的小尺寸掩膜版，在未被掩膜版覆盖的区域使用无尘纸贴敷。
溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氩气流量为20-30cm3/秒、靶材基距为10cm和工作功率为20W-100W的条件下，制备源漏电极Au，电极厚度为60nm-100nm。溅射完成后进行快速热退火，在氮气或氩气环境下，500℃退火3min。
源漏电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，源漏电极可选用Al\Ti\Ni\Ag\Pt等金属替代，但替换后需要更改磁控溅射各项工艺参数。其中Au\Ag\Pt化学性质稳定；Al\Ti\Ni成本低。
步骤5：请参见图6g及图10a-图10b，在步骤1所准备的β-Ga2O3衬底另外两侧的斜面使用第四掩膜版，通过磁控溅射靠近源端的栅氧化层Al2O3。图10a为其中一个斜面的掩膜版，图10b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
溅射靶材选用质量比纯度>99.99％的铝靶材，以质量百分比纯度为99.999％的氩气和氧气作为溅射气体通入溅射腔，溅射前用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氧气和氩气流量为20-30cm3/秒、靶材基距为10cm和工作功率为250W-350W的条件下，制备靠近源端的栅氧化层Al2O3，栅氧化层厚度为5nm～15nm。
靠近源端的栅氧化层可选用SiO2或Si3N4材料替代。但替代后提高电子传输速率的效果变差且磁控溅射得更换靶材并修改各项工艺参数。
步骤6：请参见图6h及图11a-图11b，在步骤1所准备的P型β-Ga2O3衬底另外两侧的斜面使用第五掩膜版，通过磁控溅射靠近漏端的Y2O3栅氧化层3。图11a为其中一个斜面的掩膜版，图11b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
溅射靶材选用质量比纯度>99.99％的钛靶材，以质量百分比纯度为99.999％的氩气和氧气作为溅射气体通入溅射腔，溅射前用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氩气和氧气的流量为20-30cm3/秒、靶材基距为10cm和工作功率为40W-70W的条件下，制备靠近漏端的栅氧化层Y2O3，栅氧化层厚度与步骤3厚度一样。
靠近源端的栅氧化层可选用La2O3或HfO2材料替代。但替代后提高电子传输速率的效果变差且磁控溅射得更换靶材并修改各项工艺参数。
步骤7：请参见图6i、图6j及图12a-图12b，使用第六掩膜版，在栅氧化层上磁控溅射栅电极金材料。图12a为其中一个斜面的掩膜版，图12b为另一个斜面的掩膜版，台状结构的顶部平面上同样采用无尘纸处理。
采用磁控溅射工艺在步骤6所得栅氧化层上使用第六掩膜版，通过磁控溅射生长栅电极Au，溅射靶材选用质量比纯度>99.99％的金，以质量百分比纯度为99.999％的Ar作为溅射气体通入溅射腔，溅射前，用高纯氩气对磁控溅射设备腔体进行5分钟清洗，然后抽真空。在真空度为6×10-4-1.3×10-3Pa、氩气流量为20-30cm3/秒、靶材基距为10cm和工作功率为20W-100W的条件下，制备栅电极金，电极厚度为40nm-100nm。
栅电极的金属可选Au、Al、Ti等不同元素及其组成的2层结构，栅电极可选用Al\Ti\Ni\Ag\Pt等金属替代。其中Au\Ag\Pt化学性质稳定；Al\Ti\Ni成本低。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种P型Ga2O3材料的复合型双栅高速NMOS器件的制备方法，其特征在于，包括：
选取P型半绝缘衬底；
在所示半绝缘衬底上采用分子束外延法生长P型β-Ga2O3层，并通过干法刻蚀形成P型β-Ga2O3台面,制作出所述NMOS器件的有源区；在所述有源区表面两侧利用离子注入工艺形成源区和漏区；
在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层；
在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层；
在所述复合型双栅介质层表面形成栅电极，最终形成所述NMOS器件。
2.根据权利要求1所述的方法，其特征在于，在所述有源区表面两侧利用离子注入工艺形成源区和漏区，包括：
在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区；
在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区。
3.根据权利要求2所述的方法，其特征在于，在所述有源区表面两侧利用离子注入工艺形成第一源区和第一漏区，包括：
采用第一掩膜版，在所述有源区表面相对的两侧位置处利用离子注入工艺形成掺杂浓度为1×1014～1×1016cm-3的所述第一源区和所述第一漏区。
4.根据权利要求2所述的方法，其特征在于，在所述第一源区和所述第一漏区表面利用离子注入工艺分别形成第二源区和第二漏区，包括：
采用第二掩膜版，在所述有第一源区和所述第一漏区表面相对的边缘侧利用离子注入工艺形成掺杂浓度为1×1018～1×1020cm-3的所述第二源区和所述第二漏区。
5.根据权利要求1所述的方法，其特征在于，在所述有源区靠近所述源区的侧面形成源电极且在靠近所述漏区的侧面形成漏电极，包括：
采用第三掩膜版，以第一金属材料作为溅射靶材，采用磁控溅射工艺，在所述有源区靠近所述源区的侧面位置处溅射源电极材料并在靠近所述漏区的侧面位置处溅射漏电极材料；
在氮气或者氩气的环境下，利用快速热退火工艺对所述源电极材料和所述漏电极材料进行退火处理形成所述源电极和所述漏电极。
6.根据权利要求1所述的方法，其特征在于，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述源区侧形成第一栅介质层，包括：
采用第四掩膜版，选用Al材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述源区侧形成Al2O3作为所述第一栅介质层。
7.根据权利要求1所述的方法，其特征在于，在所述有源区另外两侧的斜面利用磁控溅射工艺在靠近所述漏区侧形成第二栅介质层以形成复合型双栅介质层，包括：
采用第五掩膜版，选用Y2O3材料作为溅射靶材，以氩气和氧气作为溅射气体通入溅射腔，在所述有源区另外两侧的斜面靠近所述漏区侧形成所述第二栅介质层，以形成所述复合型双栅介质层。
8.根据权利要求1所述的方法，其特征在于，在所述复合型双栅介质层表面形成栅电极，包括：
采用第六掩膜版，选用第二金属材料作为溅射靶材，以氩气作为溅射气体通入溅射腔，在所述复合型双栅介质层表面形成所述栅电极。
9.一种基于P型Ga2O3材料的复合型双栅高速NMOS器件，其特征在于，所述NMOS器件由权利要求1-8任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123709.6A CN106449415B (zh) | 2016-12-08 | 2016-12-08 | 基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123709.6A CN106449415B (zh) | 2016-12-08 | 2016-12-08 | 基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449415A true CN106449415A (zh) | 2017-02-22 |
| CN106449415B CN106449415B (zh) | 2019-04-09 |
Family
ID=58217900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611123709.6A Active CN106449415B (zh) | 2016-12-08 | 2016-12-08 | 基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449415B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425059A (zh) * | 2017-06-07 | 2017-12-01 | 西安电子科技大学 | Cr掺杂异质结自旋场效应晶体管及其制备方法 |
| CN107658337A (zh) * | 2017-06-07 | 2018-02-02 | 西安电子科技大学 | 高电子迁移率自旋场效应晶体管及其制备方法 |
| CN110808212A (zh) * | 2019-11-08 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918133A (en) * | 1997-12-18 | 1999-06-29 | Advanced Micro Devices | Semiconductor device having dual gate dielectric thickness along the channel and fabrication thereof |
| JP2000012841A (ja) * | 1998-06-18 | 2000-01-14 | Nec Yamagata Ltd | 半導体装置 |
| US6291865B1 (en) * | 1997-12-27 | 2001-09-18 | Lg Semicon Co., Ltd. | Semiconductor device having improved on-off current characteristics |
| US20050272270A1 (en) * | 2004-06-04 | 2005-12-08 | Metz Matthew V | Method for making a semiconductor device with a high-k gate dielectric and metal layers that meet at a P/N junction |
-
2016
- 2016-12-08 CN CN201611123709.6A patent/CN106449415B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918133A (en) * | 1997-12-18 | 1999-06-29 | Advanced Micro Devices | Semiconductor device having dual gate dielectric thickness along the channel and fabrication thereof |
| US6291865B1 (en) * | 1997-12-27 | 2001-09-18 | Lg Semicon Co., Ltd. | Semiconductor device having improved on-off current characteristics |
| JP2000012841A (ja) * | 1998-06-18 | 2000-01-14 | Nec Yamagata Ltd | 半導体装置 |
| US20050272270A1 (en) * | 2004-06-04 | 2005-12-08 | Metz Matthew V | Method for making a semiconductor device with a high-k gate dielectric and metal layers that meet at a P/N junction |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425059A (zh) * | 2017-06-07 | 2017-12-01 | 西安电子科技大学 | Cr掺杂异质结自旋场效应晶体管及其制备方法 |
| CN107658337A (zh) * | 2017-06-07 | 2018-02-02 | 西安电子科技大学 | 高电子迁移率自旋场效应晶体管及其制备方法 |
| CN107425059B (zh) * | 2017-06-07 | 2020-05-22 | 西安电子科技大学 | Cr掺杂异质结自旋场效应晶体管及其制备方法 |
| CN110808212A (zh) * | 2019-11-08 | 2020-02-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
| CN110808212B (zh) * | 2019-11-08 | 2022-08-30 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449415B (zh) | 2019-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI333260B (en) | An enhancement mode metal-oxide-semiconductor field effect transistor and method for forming the same | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| Wu et al. | Sputtered oxides used for passivation layers of amorphous InGaZnO thin film transistors | |
| CN106449415B (zh) | 基于P型Ga2O3材料的复合型双栅NMOS器件及其制备方法 | |
| CN108831928A (zh) | 一种二维半导体材料负电容场效应晶体管及制备方法 | |
| CN103811542A (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| Wang et al. | Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing | |
| CN106898644B (zh) | 高击穿电压场效应晶体管及其制作方法 | |
| CN114664938A (zh) | 一种GaN基HEMT器件及其制备方法和应用 | |
| CN106449416B (zh) | 基于Ga2O3材料的复合型双栅PMOS器件及其制备方法 | |
| CN105047719B (zh) | 基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管 | |
| Son et al. | Effect of hafnium addition on the electrical properties of indium zinc oxide thin film transistors | |
| CN106783979A (zh) | 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法 | |
| Weng et al. | Performance improvement of amorphous thin-film transistors with solution-processed InZnO/InMgZnO bilayer channels | |
| Yang et al. | Preparation and electrical characteristics of Li–N co-doped InZnAlO thin film transistors by radio frequency magnetron sputtering | |
| CN103840005A (zh) | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 | |
| Zhao et al. | High performance Ti-doped ZnO TFTs with AZO/TZO heterojunction S/D contacts | |
| Yang et al. | Preparation and electrical properties of Ni-doped InZnO thin film transistors | |
| JP2020009799A (ja) | トンネル電界効果トランジスタ | |
| Sporea et al. | Heterostructure source-gated transistors: Challenges in design and fabrication | |
| CN115084224A (zh) | 一种垂直结构的NiO/Ga2O3 JFET及其制备方法 | |
| CN103839829A (zh) | 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法 | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| CN102983172A (zh) | GaAs基垂直结构MOS器件及其制作方法 | |
| CN106847699A (zh) | 基于Ga2O3材料的帽层复合双栅NMOSFET及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |