JP6989660B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6989660B2 JP6989660B2 JP2020117556A JP2020117556A JP6989660B2 JP 6989660 B2 JP6989660 B2 JP 6989660B2 JP 2020117556 A JP2020117556 A JP 2020117556A JP 2020117556 A JP2020117556 A JP 2020117556A JP 6989660 B2 JP6989660 B2 JP 6989660B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- partial region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、第1実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。
例えば、第6部分領域p6の厚さ(第3方向D3に沿う長さ)は、第4部分領域p4の厚さ(第2方向D2に沿った長さ)よりも薄く、第5部分領域p5の厚さ(第2方向D2に沿った長さ)よりも薄い。
図2に示すように、基板60s(例えばシリコン基板)の上に、第1膜10fを形成する。第1膜10fは、Alx1Ga1−x1N(0<x1<1)、及び、p形のAlz1Ga1−z1N(0≦z1<1)のいずれかを含む。
このようにして、半導体装置110が形成される。
図6に示すように、第1実施形態に係る別の半導体装置111おいては、第2厚さt2は、第1厚さt1よりも厚い。半導体装置111におけるこれ以外の構成は、半導体装置110の構成と同じである。半導体装置111においても、高いしきい値が得られる。
図7に示すように、基板60sの上に設けられた第1膜10fの上に、低Al濃度部分膜20Pを形成する。第1膜10fは、Alx1Ga1−x1N(0<x1<1)、及び、p形のAlz1Ga1−z1N(0≦z1<1)のいずれかを含む。低Al濃度部分膜20P、例えば、AlαGa1−αN(0<α<1、α<x1)を含む。例えば、第1膜10fはAlGaN膜であり、低Al濃度部分膜20PはGaN膜である。
図11は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図11に示すように、第2実施形態に係る半導体装置112も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置112においては、第1層10は、第1半導体領域11、第2半導体領域12及び第3半導体領域13を含む。半導体装置112におけるこれ以外の構成は、半導体装置110と同様である。
図12に示すように、基板60s(例えばシリコン基板)の上に、積層膜15を形成する。積層膜15は、第1半導体膜15a、第2半導体膜15b、第3半導体膜15c及び第4半導体膜15dを含む。
図16は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図16に示すように、第3実施形態に係る半導体装置113も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置113においては、第1層10は、第1半導体領域11及び第2半導体領域12を含む。半導体装置113におけるこれ以外の構成は、半導体装置110と同様である。
図17に示すように、基板60s(例えばシリコン基板)の上に、積層膜16を形成する。積層膜16は、第1半導体膜16aと、第1低Al濃度膜16Lと、を含む。基板60sの上に、第1半導体膜16aを形成し、その上に、第1低Al濃度膜16Lを形成する。第1低Al濃度膜16Lの一部の上に、ハードマスク61を形成し、その上に、マスク層62(例えばレジストマスク)を形成する。マスク層62を用いて、ハードマスク61を加工し、さらに、第1低Al濃度膜16Lの一部を除去する。これにより、積層膜16が形成される。
図21〜図24に示すように、半導体装置110a〜113aにおいては、第1電極51と第3電極53との間の第1方向D1に沿った第1距離d1は、第2電極52と第3電極53との間の第1方向D1に沿った第2距離d2よりも長い。半導体装置110a〜113aにおけるこれ以外の構成は、半導体装置110〜113と同様である。半導体装置110a〜113aにおいても、高いしきい値を得ることができる。
図25は、第4実施形態に係る半導体装置を例示する模式的断面図である。
図25に示すように、第4実施形態に係る半導体装置120も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置120においては、第1層10は、第1面10a、第2面10b及び第3面10cに加えて、第4面10dを含む。半導体装置120におけるこれ以外の構成は、半導体装置110と同様である。
図26に示すように、基板60s(例えばシリコン基板)の上に、第1層10となる第1膜10fを形成し、その上に、マスク層62を形成する。マスク層62の開口部において、第1膜10fを除去して凹部10Dを形成する。凹部10Dは、傾斜面を有する。これにより、第1層10が得られる。
図30に示すように、第4実施形態に係る別の半導体装置121も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置121においては、第1層10は、第1面10a、第2面10b、第3面10c及び第4面10dを含む。半導体装置121においては、第2層20は、第1低Al濃度膜16L及び第2低Al濃度膜16Mを含む。半導体装置121におけるこれ以外の構成は、半導体装置120と同様である。
図31に示すように、基板60s(例えばシリコン基板)の上に、第1層10となる第1膜10fを形成し、その上に第1低Al濃度膜16Lとなる膜16Lfを形成し、その上に、マスク層62を形成する。マスク層62の開口部において、膜16Lfの一部及び第1膜10fを除去して凹部10Dを形成する。凹部10Dは、傾斜面を有する。これにより、第1層10及び第1低Al濃度膜16Lが得られる。
図35は、第5実施形態に係る半導体装置を例示する模式的断面図である。
図35に示すように、第5実施形態に係る半導体装置130も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置130においても、第1層10は、第1面10a、第2面10b、第3面10c及び第4面10dを含む。半導体装置130において、第3面10c及び第4面10dは、第1層10における凸面である。半導体装置130におけるこれ以外の構成は、半導体装置130と同様である。
図36に示すように、基板60s(例えばシリコン基板)の上に、第1層10の一部となる第1膜10fを形成し、その上に、マスク層62を形成する。マスク層62の開口部において、第1層10の一部となる凸部膜10Pfを成長させる。凸部膜10Pfは、傾斜面を有する。第1膜10f及び凸部膜10Pfが、第1層10となる。
図40に示すように、第4実施形態に係る別の半導体装置131も、第1電極51、第2電極52、第3電極53、第1層10、第2層20、第3層30及び絶縁層40を含む。半導体装置131においては、第1層10は、第1面10a、第2面10b、第3面10c及び第4面10dを含む。半導体装置131においては、第2層20は、第1低Al濃度膜16L及び第2低Al濃度膜16Mを含む。半導体装置131におけるこれ以外の構成は、半導体装置130と同様である。
Claims (11)
- 第1電極と、
第2電極と、
第3電極であって、第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置との間にある、前記第3電極と、
前記第1方向と交差する第2方向において前記第1電極から離れた第1面、前記第2方向において前記第2電極から離れ前記第1面が含まれる第1平面に沿う第2面、及び、前記第2方向において前記第3電極から離れた凹面を含む第1層であって、前記凹面は第3面及び第4面を含み、前記第4面の前記第1方向における位置は前記第1面の前記第1方向における位置と前記第2面の前記第1方向における位置との間にあり、前記第3面の前記第1方向における位置は前記第4面の前記第1方向における前記位置と前記第2面の前記第1方向における前記位置との間にあり、前記第3面及び前記第4面は、前記第3電極から前記第1層への向きにおいて前記第3面と前記第4面との間の前記第1方向に沿う距離が短くなるように、前記第1平面に対して傾斜し、前記第1層は、Alx1Ga1−x1N(0<x1<1)、及び、p形のAlz1Ga1−z1N(0≦z1<1)のいずれかを含む、前記第1層と、
前記第2方向において前記第1電極と前記第1面との間に設けられた第1部分領域、前記第2方向において前記第2電極と前記第2面との間に設けられた第2部分領域、及び、前記第2方向において前記第3電極と前記凹面との間に設けられた第3部分領域を含み、Alx2Ga1−x2N(0≦x2<1、x2<x1)を含む第2層であって、前記第3面に対して垂直な第3方向に沿う前記第3部分領域の第3厚さは、前記第2方向に沿う前記第2部分領域の第2厚さよりも薄い、前記第2層と、
前記第2方向において前記第1電極と前記第1部分領域との間に設けられた第4部分領域、前記第2方向において前記第2電極と前記第2部分領域との間に設けられた第5部分領域、及び、前記第2方向において前記第3電極と前記第3部分領域との間に設けられた第6部分領域を含み、Alx3Ga1−x3N(0<x3<1、x2<x3)を含む第3層と、
前記第2方向において前記第3電極と前記第6部分領域との間に設けられた絶縁層と、
を備えた半導体装置。 - 第1電極と、
第2電極と、
第3電極であって、第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置との間にある、前記第3電極と、
前記第1方向と交差する第2方向において前記第1電極から離れた第1面、前記第2方向において前記第2電極から離れ前記第1面が含まれる第1平面に沿う第2面、及び、前記第2方向において前記第3電極から離れた凸部を含む第1層であって、前記凸部は、前記第3電極に向けて突出し、前記凸部は前記第1平面に対して傾斜した第3面及び第4面を含み、前記第3面の前記第1方向における位置は、前記第1面の前記第1方向における位置と、前記第2面の前記第1方向における位置と、の間にあり、前記第4面の前記第1方向における位置は、前記第1面の前記第1方向における前記位置と、前記第3面の前記第1方向における前記位置との間にあり、前記第4面の傾斜方向は、前記第3面の傾斜方向と逆であり、前記第3面と前記第3電極との間の前記第2方向に沿う距離は、前記第2面と前記第3電極との間の前記第2方向に沿う距離よりも短く、前記第4面と前記第3電極との間の前記第2方向に沿う距離は、前記第1面と前記第3電極との間の前記第2方向に沿う距離よりも短く、前記凸部は、前記第2面及び前記第3面と連続し前記第3面の傾斜方向に対して逆方向に傾斜した第1の側面と、前記第1面及び前記第4面と連続し前記第4面の傾斜方向に対して逆方向に傾斜した第2の側面と、を含み、前記第1の側面と前記第3電極との間の前記第2方向に沿う距離は、前記第4面と前記第3電極との間の前記第2方向に沿う距離よりも長く、前記第2の側面と前記第3電極との間の前記第2方向に沿う距離は、前記第3面と前記第3電極との間の前記第2方向に沿う距離よりも長く、前記第1層は、Alx1Ga1−x1N(0<x1<1)、及び、p形のAlz1Ga1−z1N(0≦z1<1)のいずれかを含む、前記第1層と、
前記第2方向において前記第1電極と前記第1面との間に設けられた第1部分領域、前記第2方向において前記第2電極と前記第2面との間に設けられた第2部分領域、及び、前記第2方向において前記第3電極と前記凸部との間に設けられた第3部分領域を含む第2層であって、前記第2層の一部は、前記第2方向において前記第1の側面と前記第1面との間にあり、前記第2層の別の一部は、前記第2方向において前記第2の側面と前記第2面との間にあり、前記第2層は、Alx2Ga1−x2N(0≦x2<1、x2<x1)を含む、前記第2層と、
前記第2方向において前記第1電極と前記第1部分領域との間に設けられた第4部分領域、前記第2方向において前記第2電極と前記第2部分領域との間に設けられた第5部分領域、及び、前記第2方向において前記第3電極と前記第3部分領域との間に設けられた第6部分領域を含み、Alx3Ga1−x3N(0<x3<1、x2<x3)を含む第3層と、
前記第2方向において前記第3電極と前記第6部分領域との間に設けられた絶縁層と、
を備えた半導体装置。 - 前記第3面に対して垂直な第3方向に沿う前記第3部分領域の第3厚さは、前記第2方向に沿う前記第2部分領域の第2厚さよりも薄い、請求項2記載の半導体装置。
- 前記第4部分領域は、前記第1電極と電気的に接続され、前記第5部分領域は、前記第2電極と電気的に接続された、請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1面と、前記第1層のc面と、の間の角度の絶対値は、前記第3面と前記c面との間の角度の絶対値よりも小さい、請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第1面及び第2面は、前記第1層のc面に沿い、
前記第3面は、前記c面に対して傾斜した、請求項1〜4のいずれか1つに記載の半導体装置。 - 前記第1面と、前記第1層のc面と、の間の角度の絶対値は、5度以下であり、
前記第3面と、前記第1層のc面と、の間の角度の絶対値は、10度以上80度以下である、請求項1〜4のいずれか1つに記載の半導体装置。 - 前記第3電極は、前記絶縁層に対向する第3電極面を含み、
前記第3電極面は、前記第3面を含む第3平面に沿った、請求項1〜7のいずれか1つに記載の半導体装置。 - 前記絶縁層は、前記第3面に対向する第1絶縁層面を含み、
前記第1絶縁層面は、前記第3面を含む第3平面に沿った、請求項1〜7のいずれか1つに記載の半導体装置。 - 前記絶縁層は、前記第3電極に対向する第2絶縁層面を含み、
前記第2絶縁層面は、前記第3平面に沿った、請求項9記載の半導体装置。 - 記第3層は、前記第3面に対向する第3層面を含み、
前記第3層面は、前記第3面を含む第3平面に沿った、請求項1〜7のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020117556A JP6989660B2 (ja) | 2017-09-19 | 2020-07-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017178780A JP6734241B2 (ja) | 2017-09-19 | 2017-09-19 | 半導体装置及びその製造方法 |
JP2020117556A JP6989660B2 (ja) | 2017-09-19 | 2020-07-08 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017178780A Division JP6734241B2 (ja) | 2017-09-19 | 2017-09-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020174202A JP2020174202A (ja) | 2020-10-22 |
JP6989660B2 true JP6989660B2 (ja) | 2022-01-05 |
Family
ID=79239811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020117556A Active JP6989660B2 (ja) | 2017-09-19 | 2020-07-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6989660B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261945B2 (ja) * | 2007-02-23 | 2013-08-14 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
WO2010023846A1 (ja) * | 2008-08-25 | 2010-03-04 | 国立大学法人山口大学 | 半導体基板及びその製造方法 |
CN103715086A (zh) * | 2013-12-27 | 2014-04-09 | 苏州晶湛半导体有限公司 | 一种增强型器件的制造方法 |
-
2020
- 2020-07-08 JP JP2020117556A patent/JP6989660B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020174202A (ja) | 2020-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084262B2 (ja) | 半導体装置 | |
JP6251071B2 (ja) | 半導体装置 | |
US8207574B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4985760B2 (ja) | 半導体装置およびその製造方法 | |
JP6631950B2 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP5495257B2 (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP4786730B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
US9252255B2 (en) | High electron mobility transistor and method of manufacturing the same | |
JPWO2015125471A1 (ja) | 電界効果トランジスタ | |
JP2011044647A (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP2006261642A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPWO2007122790A1 (ja) | 電界効果トランジスタ | |
WO2011024754A1 (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP6649208B2 (ja) | 半導体装置 | |
JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
JP2011155221A (ja) | 半導体装置およびその製造方法 | |
CN104115258A (zh) | 外延基板、半导体装置及半导体装置的制造方法 | |
TW201607035A (zh) | 半導體裝置 | |
US10475915B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6064483B2 (ja) | 化合物半導体装置及びその製造方法 | |
US10566183B2 (en) | Method of manufacturing semiconductor device and the semiconductor device | |
JP6989660B2 (ja) | 半導体装置及びその製造方法 | |
US20150364590A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007088186A (ja) | 半導体装置及びその製造方法 | |
JP6176677B2 (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6989660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |