JP2018006629A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018006629A JP2018006629A JP2016133674A JP2016133674A JP2018006629A JP 2018006629 A JP2018006629 A JP 2018006629A JP 2016133674 A JP2016133674 A JP 2016133674A JP 2016133674 A JP2016133674 A JP 2016133674A JP 2018006629 A JP2018006629 A JP 2018006629A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- type
- guard ring
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 54
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 54
- 230000002093 peripheral effect Effects 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 235
- 230000005684 electric field Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】枠状部32やp型ガードリング21のうちのセル部側について他の部分よりも間隔を狭くし、間隔を狭くする部分をドットライン部211、322とする。このように、枠状部32やp型ガードリング21のうちのセル部側の間隔を狭くすることで、セル部側の電界集中を緩和して等電位線がより外周側に向かうようにする。また、ドットライン部211、322を設けることで、セル部と繋ぎ部およびガードリング部において、単位面積当たりのトレンチの形成面積の差を少なくし、セル部や繋ぎ部およびガードリング部の上に形成されるp型層の厚みを均一化する。これにより、p型層をエッチバックする際に、ガードリング部にp型層が残渣として残ってしまうことを抑制できる。
【選択図】図1
Description
第1実施形態について説明する。ここでは半導体素子で構成されるパワー素子としてトレンチゲート構造の反転型のMOSFETが形成されたSiC半導体装置を例に挙げて説明する。
まず、半導体基板として、n+型基板1を用意する。そして、このn+型基板1の主表面上にSiCからなるn-型ドリフト層2、p型ベース領域3およびn+型ソース領域4を順にエピタキシャル成長させる。
次に、n+型ソース領域4の表面に図示しないマスクを配置し、マスクのうちのp型ディープ層5、p型ガードリング21およびp型繋ぎ層30の形成予定領域を開口させる。そして、マスクを用いてRIE(Reactive Ion Etching)などの異方性エッチングを行うことにより、トレンチ5a、21a、30aを形成する。これにより、トレンチ5a、21a、30aがそれぞれ所望のレイアウトで形成される。すなわち、トレンチ21aのうち外周側に位置しているものがライン状で形成され、トレンチ21a、30aのうちライン状とされたトレンチ21aより内側の位置する部分がドットライン状のものを含むレイアウトで形成される。
マスクを除去した後、p型層50を成膜する。このとき、埋込エピにより、トレンチ5a、21a、30a内にp型層50が埋め込まれることになるが、トレンチ5a、21a、30aを幅が狭いライン状で形成していることから、各トレンチ5a、21a、30a内にp型層50を確実に埋め込むことが可能になる。
ドライエッチングによってp型層50のうちn+型ソース領域4の表面より上に形成された部分が取り除かれるようにエッチバックする。これにより、p型ディープ層5、p型ガードリング21およびp型繋ぎ層30が形成される。
n+型ソース領域4などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ6の形成予定領域を開口させる。そして、マスクを用いてRIEなどの異方性エッチングを行うことで、ゲートトレンチ6を形成する。
マスクを除去した後、例えば熱酸化を行うことによって、ゲート絶縁膜7を形成し、ゲート絶縁膜7によってゲートトレンチ6の内壁面上およびn+型ソース領域4の表面上を覆う。そして、p型不純物もしくはn型不純物がドープされたPoly−Siをデポジションした後、これをエッチバックし、少なくともゲートトレンチ6内にPoly−Siを残すことでゲート電極8を形成する。
ゲート電極8およびゲート絶縁膜7の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜10を形成する。そして、層間絶縁膜10の表面上に図示しないマスクを形成したのち、マスクのうち各ゲート電極8の間に位置する部分、つまりp型ディープ層5と対応する部分およびその近傍を開口させる。この後、マスクを用いて層間絶縁膜10をパターニングすることでp型ディープ層5およびn+型ソース領域4を露出させるコンタクトホールを形成する。
層間絶縁膜10の表面上に例えば複数の金属の積層構造により構成される電極材料を形成する。そして、電極材料をパターニングすることで、ソース電極9およびゲートパッド40を形成する。なお、本図とは異なる断面において各セルのゲート電極8に繋がるゲート引出部が設けられている。その引出部において層間絶縁膜10にコンタクトホールが開けられることで、ゲートパッド40とゲート電極8との電気的接続が行われるようになっている。
第2実施形態について説明する。本実施形態は、第1実施形態に対してp型ディープ層5などの構造を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してパワー素子として縦型MOSFETに変えてジャンクションバリアショットキーダイオード(以下、JBSという)を備えるようにしたものである。その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2 n-型ドリフト層
3 p型ベース領域
4 n+型ソース領域
5 p型ディープ層
8 ゲート電極
9 ソース電極
11 ドレイン電極
21 p型ガードリング層
30 p型繋ぎ層
Claims (11)
- セル部と、前記セル部の外周を囲むガードリング部および該ガードリング部と前記セル部との間に位置する繋ぎ部を含む外周部を有する半導体装置であって、
第1または第2導電型の基板(1、101)、および、前記基板の表面側に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2、102)を有し、
前記セル部もしくは前記セル部および前記繋ぎ部には、
前記ドリフト層にストライプ状に形成された複数のライン状の第1トレンチ(5a、30a、103a)内に配置され、第2導電型のエピタキシャル膜によって構成された第2導電型層(5、31、103)とが備えられ、
前記セル部には、
前記第2導電型層に電気的に接続された第1電極(9、106)と、
前記基板の裏面側に形成された第2電極(11、107)と、を有し、
前記第1電極と前記第2電極との間に電流を流す縦型の半導体素子が備えられ、
前記ガードリング部もしくは前記ガードリング部および前記繋ぎ部には、
前記ドリフト層の表面から形成されていると共に前記セル部を囲む複数の枠形状とされた第2トレンチ(21a、30a、104a、105a)内に配置され、第2導電型のエピタキシャル膜によって構成された第2導電型リング(21、32、104、105)が備えられ、
前記第2導電型リングのうち外周側に位置している少なくとも一部が前記ガードリング部に備えられるガードリング(21、104)とされていると共に、該ガードリングのうちの少なくとも一部がライン状とされたリング部(212、1042)とされ、
前記第2導電型リングのうち前記リング部よりも内側では、該第2導電型リングがドットライン状で構成されたドットライン部(211、322、1041、1052)が複数本備えられている共に、該ドットライン部同士の間隔が前記リング部同士の間隔よりも狭くされている炭化珪素半導体装置。 - 前記第2導電型リングは、前記複数の枠形状のものが同心状に配置された構成とされ、
前記第2導電型リングの中心から外周側に向かう放射方向において、単位面積当たりの前記ドットライン部が形成された面積と単位面積当たりの前記リング部が形成された面積との比が2/3倍から1.5倍の範囲とされている請求項1に記載の炭化珪素半導体装置。 - 前記第2導電型リングは、前記複数の枠形状のものが同心状に配置された構成とされ、
前記第2導電型リングの中心から外周側に向かう放射方向において、単位面積当たりの前記ドットライン部が形成された面積と単位面積当たりの前記リング部が形成された面積との比が等しくされている請求項1に記載の炭化珪素半導体装置。 - 隣り合う前記ドットライン部では、該隣り合うそれぞれの前記ドットライン部を構成するドット部(211a)同士の間の隙間部が、該第2導電型リングの中心から外周側に向かう放射方向において一直線上に並んでいない請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 隣り合う前記ドットライン部では、該第2導電型リングの中心から外周側に向かう放射方向において、該隣り合う前記ドットライン部のうち内周側に配置された前記ドットライン部の各ドット部の間の隙間部と、外周側に配置された前記ドットラインの各ドット部の中央とが、一直線上に位置するレイアウトとされている請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2導電型リングのうち前記ガードリング部と前記セル部との間に位置している部分を前記繋ぎ部として、
前記基板の厚み方向において、前記セル部および前記繋ぎ部が前記ガードリング部よりも突き出した島状のメサ部とされ、該メサ部と前記ガードリング部との境界位置において、前記第2導電型リングが前記ドットライン部とされている請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。 - 前記セル部には、
前記ドリフト層(2)の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ドリフト層のうち前記ゲートトレンチよりも深い位置まで形成され、前記第1トレンチの少なくとも一部として含まれるディープトレンチ(5a)内に配置された、前記第2導電型層の少なくとも一部を構成するディープ層(5)と、
前記ソース領域および前記ベース領域に電気的に接続された前記第1電極を構成するソース電極(9)と、
前記基板の裏面側に形成された前記第2電極を構成するドレイン電極(11)と、を備えた縦型の半導体素子が形成されている請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置。 - 前記基板(101)は第1導電型であり、
前記セル部には、
前記第1トレンチの少なくとも一部として含まれるディープトレンチ(103a)内に配置された、前記第2導電型層の少なくとも一部を構成するディープ層(103)と、
前記ドリフト層(102)および前記ディープ層(103)に対して接触させられた前記第1電極を構成するショットキー電極(106)と、
前記基板の裏面側に配置された前記第2電極を構成するオーミック電極(107)と、を備えた縦型のショットキーダイオードが形成されている請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置。 - 第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされる第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の上に、第2導電型のベース領域(3)を形成することと、
前記ベース領域の上に、前記ドリフト層よりも高不純物濃度とされる第1導電型のソース領域(4)を形成することと、
前記ソース領域の表面から異方性エッチングを行うことで、セル部のディープトレンチ(5a)と、前記セル部の外周を囲むガードリング部のガードリングトレンチ(21a)と、前記セル部と前記ガードリング部との間に位置する繋ぎ部の繋ぎトレンチ(30a)と、を含むトレンチを形成することと、
第2導電型層(50)をエピタキシャル成長させることで、前記ディープトレンチ、前記ガードリングトレンチおよび前記繋ぎトレンチを埋め込むことと、
前記ディープトレンチ内のディープ層(5)、前記ガードリングトレンチ内のガードリング(21)および前記繋ぎトレンチ内の繋ぎ層(30)を、前記第2導電型層のうち前記ソース領域の上に形成された部分をエッチバックして取り除くことで形成することと、
前記セル部に、前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、
前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成することと、
前記基板の裏面側に、ドレイン電極(11)を形成することと、を含み、
前記トレンチを形成することにおいては、
前記ディープトレンチを、ストライプ状の複数のライン状に形成し、前記繋ぎトレンチの少なくとも一部および前記ガードリングトレンチを、前記セル部を囲む複数の枠形状で形成すると共に前記ガードリングトレンチのうちの外周側に位置しているものをライン状で形成し、該ガードリングトレンチのうち前記ライン状のものよりも内側に位置する部分および前記繋ぎトレンチの少なくとも一部をドットライン状のものを含んで形成する炭化珪素半導体装置の製造方法。 - 第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされる第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の表面から異方性エッチングを行うことで、セル部のディープトレンチ(5a)と、前記セル部の外周を囲むガードリング部のガードリングトレンチ(21a)と、前記セル部と前記ガードリング部との間に位置する繋ぎ部の繋ぎトレンチ(30a)と、を含むトレンチを形成することと、
第2導電型層(50)をエピタキシャル成長させることで、前記ディープトレンチ、前記ガードリングトレンチおよび前記繋ぎトレンチを埋め込むことと、
前記ディープトレンチ内のディープ層(5)、前記ガードリングトレンチ内のガードリング(21)および前記繋ぎトレンチ内の繋ぎ層(30)を、前記第2導電型層のうち前記ドリフト層の上に形成された部分をエッチバックして取り除くことで形成することと、
前記ディープ層、前記ガードリングおよび前記繋ぎ層の上と前記ドリフト層の上に、第2導電型のベース領域(3)を形成することと、
前記ベース領域の上に、前記ドリフト層よりも高不純物濃度とされる第1導電型のソース領域(4)を形成することと、
前記セル部に、前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、
前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成することと、
前記基板の裏面側に、ドレイン電極(11)を形成することと、を含み、
前記トレンチを形成することにおいては、
前記ディープトレンチを、ストライプ状の複数のライン状に形成し、前記繋ぎトレンチの少なくとも一部および前記ガードリングトレンチを、前記セル部を囲む複数の枠形状で形成すると共に前記ガードリングトレンチのうちの外周側に位置しているものをライン状で形成し、該ガードリングトレンチのうち前記ライン状のものよりも内側に位置する部分および前記繋ぎトレンチの少なくとも一部をドットライン状のものを含んで形成する炭化珪素半導体装置の製造方法。 - 第1導電型の基板(101)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされる第1導電型のドリフト層(102)を形成することと、
前記ドリフト層の表面から異方性エッチングを行うことで、セル部のディープトレンチ(103a)と、前記セル部の外周を囲むガードリング部のガードリングトレンチ(104a)と、前記セル部と前記ガードリング部との間に位置する繋ぎ部の繋ぎトレンチ(105a)と、を含むトレンチを形成することと、
第2導電型層をエピタキシャル成長させることで、前記ディープトレンチ、前記ガードリングトレンチおよび前記繋ぎトレンチを埋め込むことと、
エッチバックにより前記第2導電型層のうち前記ドリフト層の上に形成された部分を取り除くことで、前記ディープトレンチ内のディープ層(103)、前記ガードリングトレンチ内のガードリング(104)および前記繋ぎトレンチ内の繋ぎ層(105)を形成することと、
前記セル部および前記繋ぎ部に、前記ドリフト層と前記ディープ層および前記繋ぎ層に接触させられるショットキー電極(106)を形成することと、
前記基板の裏面側に、オーミック電極(107)を形成することと、を含み、
前記トレンチを形成することにおいては、
前記ディープトレンチを、ストライプ状の複数のライン状に形成し、前記繋ぎトレンチおよび前記ガードリングトレンチを、前記セル部を囲む複数の枠形状で形成すると共に前記ガードリングトレンチのうちの外周側に位置しているものをライン状で形成し、該ガードリングトレンチのうち前記ライン状のものよりも内側に位置する部分および前記繋ぎトレンチをドットライン状のものを含んで形成する炭化珪素半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016133674A JP6696328B2 (ja) | 2016-07-05 | 2016-07-05 | 炭化珪素半導体装置およびその製造方法 |
US16/304,866 US10720493B2 (en) | 2016-07-05 | 2017-06-29 | Silicon carbide semiconductor device and manufacturing method therefor |
PCT/JP2017/023989 WO2018008528A1 (ja) | 2016-07-05 | 2017-06-29 | 炭化珪素半導体装置およびその製造方法 |
CN201780041566.0A CN109417088B (zh) | 2016-07-05 | 2017-06-29 | 碳化硅半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016133674A JP6696328B2 (ja) | 2016-07-05 | 2016-07-05 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006629A true JP2018006629A (ja) | 2018-01-11 |
JP6696328B2 JP6696328B2 (ja) | 2020-05-20 |
Family
ID=60912166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016133674A Active JP6696328B2 (ja) | 2016-07-05 | 2016-07-05 | 炭化珪素半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10720493B2 (ja) |
JP (1) | JP6696328B2 (ja) |
CN (1) | CN109417088B (ja) |
WO (1) | WO2018008528A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048341A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6696329B2 (ja) | 2016-07-05 | 2020-05-20 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6740759B2 (ja) | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6914624B2 (ja) | 2016-07-05 | 2021-08-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
DE112019003465T5 (de) * | 2018-08-07 | 2021-03-25 | Rohm Co., Ltd. | SiC-HALBLEITERVORRICHTUNG |
CN110504322B (zh) * | 2019-08-31 | 2021-04-23 | 电子科技大学 | 分离栅vdmos器件的终端结构 |
JP2022002290A (ja) * | 2020-06-19 | 2022-01-06 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
CN112289867B (zh) * | 2020-10-29 | 2021-07-23 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
JP2022168904A (ja) * | 2021-04-27 | 2022-11-09 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
DE102022210842A1 (de) | 2022-10-14 | 2024-04-25 | Robert Bosch Gesellschaft mit beschränkter Haftung | Transistoranordnung und Verfahren zur Herstellung eines Transistors mit einer Finnenstruktur |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078138A (ja) * | 2001-08-31 | 2003-03-14 | Nec Kansai Ltd | 半導体装置 |
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2007227620A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
WO2013187019A1 (ja) * | 2012-06-14 | 2013-12-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005023891B4 (de) * | 2004-05-24 | 2009-08-27 | DENSO CORPORATION, Kariya-shi | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung |
JP4333782B2 (ja) * | 2007-07-05 | 2009-09-16 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
EP2091083A3 (en) | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
US8637386B2 (en) * | 2009-05-12 | 2014-01-28 | Cree, Inc. | Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same |
JP5691259B2 (ja) | 2010-06-22 | 2015-04-01 | 株式会社デンソー | 半導体装置 |
US8893779B2 (en) * | 2010-07-19 | 2014-11-25 | Weatherford/Lamb, Inc. | Retrievable slip mechanism for downhole tool |
TWI407568B (zh) | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
US8803277B2 (en) * | 2011-02-10 | 2014-08-12 | Cree, Inc. | Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same |
JP5827020B2 (ja) * | 2011-03-14 | 2015-12-02 | 新電元工業株式会社 | 高耐圧半導体装置 |
JP5812029B2 (ja) * | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2014232838A (ja) * | 2013-05-30 | 2014-12-11 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP6048317B2 (ja) | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
US9147727B2 (en) * | 2013-09-30 | 2015-09-29 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
JP6206339B2 (ja) * | 2014-06-23 | 2017-10-04 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP6409681B2 (ja) | 2015-05-29 | 2018-10-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6740759B2 (ja) | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6914624B2 (ja) | 2016-07-05 | 2021-08-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6696329B2 (ja) | 2016-07-05 | 2020-05-20 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2016
- 2016-07-05 JP JP2016133674A patent/JP6696328B2/ja active Active
-
2017
- 2017-06-29 US US16/304,866 patent/US10720493B2/en active Active
- 2017-06-29 CN CN201780041566.0A patent/CN109417088B/zh active Active
- 2017-06-29 WO PCT/JP2017/023989 patent/WO2018008528A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078138A (ja) * | 2001-08-31 | 2003-03-14 | Nec Kansai Ltd | 半導体装置 |
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2007227620A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
WO2013187019A1 (ja) * | 2012-06-14 | 2013-12-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048341A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
US11094786B2 (en) | 2019-09-20 | 2021-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP7249921B2 (ja) | 2019-09-20 | 2023-03-31 | 株式会社東芝 | 半導体装置 |
US11728386B2 (en) | 2019-09-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US10720493B2 (en) | 2020-07-21 |
JP6696328B2 (ja) | 2020-05-20 |
CN109417088A (zh) | 2019-03-01 |
CN109417088B (zh) | 2021-09-14 |
US20190386095A1 (en) | 2019-12-19 |
WO2018008528A1 (ja) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018008527A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2018008528A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2018008526A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6409681B2 (ja) | 半導体装置およびその製造方法 | |
JP6673174B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6870546B2 (ja) | 半導体装置およびその製造方法 | |
WO2018008529A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2013258369A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US10714611B2 (en) | Silicon carbide semiconductor device | |
CN113826213B (zh) | 碳化硅半导体装置及其制造方法 | |
JP2008091749A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6696328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |