JP2022002290A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022002290A
JP2022002290A JP2020212973A JP2020212973A JP2022002290A JP 2022002290 A JP2022002290 A JP 2022002290A JP 2020212973 A JP2020212973 A JP 2020212973A JP 2020212973 A JP2020212973 A JP 2020212973A JP 2022002290 A JP2022002290 A JP 2022002290A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor
trench
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020212973A
Other languages
English (en)
Inventor
正和 馬場
Masakazu Baba
信介 原田
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to US17/558,004 priority Critical patent/US20220199823A1/en
Publication of JP2022002290A publication Critical patent/JP2022002290A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】順方向電圧の劣化やターンオン時の損失を減少できる半導体装置を提供することを目的とする。【解決手段】縦型ＭＯＳＦＥＴは、第１導電型の半導体基板２と、第１導電型の第１半導体層１と、第２導電型の第２半導体層１６と、第１導電型の第１半導体領域１７と、第２導電型の第２半導体領域３と、第２導電型の第３半導体領域４と、第１トレンチ３１および第２トレンチ３２と、第１トレンチ３１の内部にゲート絶縁膜１９を介して設けられたゲート電極２０と、第２トレンチ３２の内部に設けられたショットキー電極２６と、を備える。オン状態のときに電流が流れる活性領域４０と、活性領域４０の周囲を囲んで耐圧を保持するエッジ領域４２との間の領域４１において、第２トレンチ３２の側壁は、第２半導体領域３および第３半導体領域４と接していない。【選択図】図２

Description

この発明は、半導体装置に関する。
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面において有利である。
縦型ＭＯＳＦＥＴは、ソース・ドレイン間にボディダイオードとしてｐ型ベース層とｎ型ドリフト層とで形成される寄生ｐｎダイオードを内蔵する。このため、インバータに用いる還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）を省略することができ、低コスト化および小型化に貢献する。しかしながら、半導体基板として炭化珪素基板を用いる場合、シリコン（Ｓｉ）基板を用いた場合に比べて寄生ｐｎダイオードが高いビルトインポテンシャルを持つため、寄生ｐｎダイオードのオン抵抗が高くなり損失増大を招く。また、寄生ｐｎダイオードがオンして通電した場合、寄生ｐｎダイオードのバイポーラ動作により経時的に特性が変化（経年劣化）し、順方向劣化やターンオン損失の増加が生じる。
この問題について、回路上にショットキーバリアダイオード （ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）をＭＯＳＦＥＴと並列に接続し、還流時にはＳＢＤに電流が流れ、寄生ｐｎダイオードに電流が流れないようにすることができる。しかしながら、ＳＢＤのチップがＭＯＳＦＥＴと同数程度必要になるためコスト増になる。
このため、基板表面にｐ型のチャネル部を貫通するコンタクトトレンチを形成し、トレンチ内壁にＳＢＤを内包させ、還流時の電流をＰｉＮダイオードではなく内蔵ＳＢＤに流す技術が提案されている（例えば、下記特許文献１参照）。
図１３は、従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す上面図である。図１４は、従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＣ−Ｃ’部分の断面図である。図１３に示すように、ＳＢＤ内蔵の炭化珪素半導体装置１５０は、素子構造が形成されオン状態のときに電流が流れる活性領域１４０と、活性領域１４０の周囲を囲んで耐圧を保持するエッジ領域１４２と、活性領域１４０とエッジ領域１４２との間のツナギ領域１４１と、を備える。活性領域１４０は図１３で一点鎖線で囲まれた領域である。
また、図１４に示すように、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）のおもて面（後述するｐ型ベース層１１６側の面）側に一般的なトレンチゲート構造のＭＯＳゲートを備える。炭化珪素基体（半導体チップ）は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１０２上にｎ-型ドリフト層１０１、電流拡散領域であるｎ型領域１１５およびｐ型ベース層１１６となる各炭化珪素層を順にエピタキシャル成長させてなる。
ｎ+型炭化珪素基板１０２上にｎ-型ドリフト層１０１となるｎ-型層をエピタキシャル成長させて、ｎ+型炭化珪素基板１０２のおもて面（ｎ-型ドリフト層１０１側の面）側に、ｐ型ベース層１１６、ｎ+型ソース領域１１７、トレンチゲート１３１、ゲート絶縁膜１１９およびゲート電極１２０からなるＭＯＳゲート構造が設けられている。また、符号１１８、１２１および１２２は、それぞれｐ++型コンタクト領域、層間絶縁膜およびソース電極である。
ｎ型領域１１５には、トレンチゲート１３１の底面全体を覆うように第１ｐ+型領域１０３が選択的に設けられている。また、ｎ型領域１１５には、トレンチＳＢＤ１３２の底面全体を覆うように第１ｐ+型領域１０３が選択的に設けられている。第１ｐ+型領域１０３は、ｎ-型ドリフト層１０１に達しない深さで設けられている。また、エッジ領域１４２では、第１ｐ+型領域１０３の全面上に第２ｐ+型領域１０４が設けられている。
また、トレンチＳＢＤ１３２は、内壁がソース電極１２２と接続するショットキーメタル１２６で覆われ、内壁に露出する半導体領域と当該ショットキーメタル１２６とのショットキーを形成したトレンチである。このように、図１３では、ソース・ドレイン間に寄生ｐｎダイオードと並列に寄生ショットキーダイオード（内蔵ＳＢＤ）を設けている。
ソース電極１２２に正電圧が印加され、ｎ+型炭化珪素基板１０２の裏面に設けられたドレイン電極（不図示）に負電圧が印加されたとき（ＭＯＳＦＥＴのオフ時）、ｐ型ベース層１１６とｎ-型ドリフト層１０１との間のｐｎ接合が順バイアスされる。図１３において、ＭＯＳＦＥＴのオフ時に寄生ｐｎダイオードがオンする前に寄生ショットキーダイオードがオンするように設計することで、寄生ｐｎダイオードのバイポーラ動作を抑止し、バイポーラ動作による経年劣化を防止することができる。
また、ｎ型領域、第１ｐ+型領域および第２ｐ+型領域を設け、ゲート電極に接続されるゲート電極パッドと深さ方向に対向する領域において、第１ｐ+型領域を、トレンチゲートの幅方向に間を空けて設けることで、電流領域までＰｉＮダイオードをバイポーラ動作させず、順方向電圧の劣化やターンオン時の損失を減少できる半導体装置が公知である（例えば、下記特許文献２参照）。
特開平８−２０４１７９号公報 特開２０１９−１０２５５４号公報
ここで、図１５は、従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＡ−Ａ’部分の断面図である。また、図１６は、従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＢ−Ｂ’部分の断面図である。図１５および図１６に示すように、ツナギ領域１４１では、第１ｐ+型領域１０３上に第２ｐ+型領域１０４が設けられている。また、ｐ型ベース層１１６の表面層に、トレンチＳＢＤ１３２と接するｐ++型コンタクト領域１１８が設けられている。このため、ツナギ領域１４１において、トレンチＳＢＤ１３２は、周囲がｐ型領域（ｐ型ベース層１１６、ｐ++型コンタクト領域１１８、第１ｐ+型領域１０３および第２ｐ+型領域１０４）で囲まれている構造となっている。
これにより、ツナギ領域１４１では、トレンチＳＢＤ１３２は寄生ショットキーダイオードとして機能せず、寄生ｐｎダイオードのバイポーラ動作を抑止することができない。寄生ｐｎダイオードがオンして通電した場合、寄生ｐｎダイオードのバイポーラ動作により、ホール電流が図１５および図１６の経路Ｄのように流れ、ホール電流と電子電流による再結合によって発生したエネルギーにより、積層欠陥が発生・拡張する。
このため、ツナギ領域１４１は、活性領域１４０の内部よりも、寄生ｐｎダイオードのバイポーラ動作により経時的に特性が変化（経年劣化）し、順方向劣化やターンオン損失の増加が生じるという課題がある。
この発明は、上述した従来技術による問題点を解消するため、順方向電圧の劣化やターンオン時の損失を減少できる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板のおもて面に、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記半導体基板側に対して反対側に第２導電型の第２半導体層が設けられる。前記第２半導体層の内部に選択的に、前記半導体基板よりも不純物濃度の高い第１導電型の第１半導体領域が設けられる。前記第１半導体層の内部に、第２導電型の第２半導体領域が設けられる。前記第１半導体層の表面層に、前記第２半導体領域と底面が接する第２導電型の第３半導体領域が設けられる。前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達し、底面が前記第２半導体領域と接する第１トレンチおよび第２トレンチが設けられる。前記第１トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記第２トレンチの内部にショットキー電極が設けられる。オン状態のときに電流が流れる活性領域と、前記活性領域の周囲を囲んで耐圧を保持するエッジ領域との間の領域において、前記第２トレンチの側壁は、前記第２半導体領域および前記第３半導体領域と接していない。
また、この発明にかかる半導体装置は、上述した発明において、前記エッジ領域に、耐圧を向上させるための接合終端構造および第２導電型の第４半導体領域を備え、前記第２半導体領域と前記第４半導体領域との間の幅は、前記活性領域における隣り合う前記第２半導体領域間の幅以上であり、かつ、前記第２半導体領域から前記接合終端構造までの距離より狭いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２半導体層の内部に選択的に設けられ、前記第４半導体領域と接する、前記第２半導体層よりも不純物濃度の高い第２導電型の第５半導体領域を備え、前記領域において、前記第５半導体領域は、前記第２トレンチの前記エッジ領域側の側面より、前記活性領域側にあることを特徴とする。
上述した発明によれば、ツナギ領域において、トレンチＳＢＤ（第２トレンチ）の側壁は、第１、第２ｐ+型領域（第２導電型の第２、第３半導体領域）と接していない。これにより、ツナギ領域でも、トレンチＳＢＤを寄生ショットキーダイオードとして機能させることができる。このため、ＳＢＤ内蔵の炭化珪素半導体装置のドレイン側に負バイアスがかかった際、ツナギ領域でも寄生ショットキーダイオードを動作させることによって寄生ｐｎダイオードのバイポーラ動作を抑止することができ、順方向劣化やターンオン損失の増加を抑制できる。
本発明にかかる半導体装置によれば、順方向電圧の劣化やターンオン時の損失を減少できるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＡ−Ａ’部分の断面図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＢ−Ｂ’部分の断面図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＣ−Ｃ’部分の断面図である。 実施の形態にかかる炭化珪素半導体装置の外観を示す上面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 従来のＳＢＤ内蔵の炭化珪素半導体装置のホール電流密度を示す図である。 実施の形態にかかる炭化珪素半導体装置のホール電流密度を示す図である。 従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す上面図である。 従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＣ−Ｃ’部分の断面図である。 従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＡ−Ａ’部分の断面図である。 従来のＳＢＤ内蔵の炭化珪素半導体装置の構造を示す図１３のＢ−Ｂ’部分の断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
（実施の形態）
本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（以下、ワイドバンドギャップ半導体とする）を用いて構成される。ここでは、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）の構造を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。図２は、実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＡ−Ａ’部分の断面図である。図３は、実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＢ−Ｂ’部分の断面図である。図４は、実施の形態にかかる炭化珪素半導体装置の構造を示す図１のＣ−Ｃ’部分の断面図である。
図１に示すように、ＳＢＤ内蔵の炭化珪素半導体装置５０は、素子構造が形成されオン状態のときに基板の厚さ方向に主電流が流れる活性領域４０と、活性領域４０の周囲を囲んで耐圧を保持するエッジ領域４２と、活性領域４０とエッジ領域４２との間のツナギ領域４１と、から構成される。活性領域４０は図１で一点鎖線で囲まれた領域である。ツナギ領域４１とは、図２に示すように、後述するトレンチゲート３１の側面がｐ型領域で覆われＭＯＳとして機能していない領域である。図２および図３には、１つの単位セル（素子の機能単位）のみを示し、これらに隣接する他の単位セルを図示省略する。図１〜３に示す実施の形態にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体（炭化珪素基体：半導体チップ）のおもて面（後述するｐ型ベース層１６側の面）側にＭＯＳゲートを備えたＭＯＳＦＥＴである。
炭化珪素基体は、炭化珪素からなるｎ+型支持基板（第１導電型の半導体基板）２上にｎ-型ドリフト層（第１導電型の第１半導体層）１およびｐ型ベース層（第２導電型の第２半導体層）１６となる各炭化珪素層を順にエピタキシャル成長させてなる。活性領域４０において、ＭＯＳゲートは、ｐ型ベース層１６と、ｎ+型ソース領域（第１導電型の第１半導体領域）１７、ゲート絶縁膜１９およびゲート電極２０で構成される。具体的には、ｎ-型ドリフト層１のソース側（後述するソース電極２２側）の表面層には、ｐ型ベース層１６に接するようにｎ型領域１５が設けられていてもよい。ｎ型領域１５は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。このｎ型領域１５は、例えば、基体おもて面（炭化珪素基体のおもて面）に平行な方向に一様に設けられている。図２および図３では、ｎ型領域１５の記載を省略している。
ｎ型領域１５（ｎ型領域１５が設けられていない場合は、ｎ-型ドリフト層１、以下（１）と称する）の内部には、第１ｐ+型領域（第２導電型の第２半導体領域）３が選択的に設けられている。活性領域４０では、第１ｐ+型領域３は、後述するトレンチゲート（第１トレンチ）３１の底面および後述するトレンチＳＢＤ（第２トレンチ）３２の底面に接するように設けられている。また、ｎ型領域１５（１）の表面層には、第２ｐ+型領域（第２導電型の第３半導体領域）４が選択的に設けられている。第２ｐ+型領域４は、底面が第１ｐ+型領域３と接するように設けられている。
ｎ型領域１５が設けられている場合、第１ｐ+型領域３は、ｐ型ベース層１６とｎ型領域１５との界面よりもドレイン側に深い位置から、ｎ型領域１５とｎ-型ドリフト層１との界面に達しない深さで設けられている。第１ｐ+型領域３を設けることで、トレンチゲート３１、トレンチＳＢＤ３２の底面付近に、第１ｐ+型領域３とｎ型領域１５（１）との間のｐｎ接合を形成することができる。第１ｐ+型領域３および第２ｐ+型領域４は、ｐ型ベース層１６よりも不純物濃度が高い。
また、ｐ型ベース層１６の内部には、ｎ+型ソース領域１７が選択的に設けられている。互いに接するようにｎ+型ソース領域１７およびｐ++型コンタクト領域（第２導電型の第５半導体領域）１８がそれぞれ選択的に設けられていてもよい。この場合、ｐ++型コンタクト領域１８の深さは例えばｎ+型ソース領域１７と同じ深さでもよいし、ｎ+型ソース領域１７よりも深くてもよい。
トレンチゲート３１は、基体おもて面からｎ+型ソース領域１７およびｐ型ベース層１６を貫通してｎ型領域１５（１）に達する。トレンチゲート３１の内部には、トレンチゲート３１の側壁に沿ってゲート絶縁膜１９が設けられ、ゲート絶縁膜１９の内側にゲート電極２０が設けられている。ゲート電極２０のソース側端部は、基体おもて面から外側に突出していてもいなくてもよい。ゲート電極２０は、ゲート電極パッド（不図示）に電気的に接続されている。層間絶縁膜２１は、トレンチゲート３１に埋め込まれたゲート電極２０を覆うように基体おもて面全面に設けられている。
トレンチＳＢＤ３２は、基体おもて面からｎ+型ソース領域１７およびｐ型ベース層１６を貫通してｎ型領域１５（１）に達する。トレンチＳＢＤ３２の内部には、トレンチＳＢＤ３２の側壁に沿って、ソース電極２２と接続するショットキーメタル２６で覆われ、内壁に露出する半導体領域と当該ショットキーメタル２６とのショットキー接合を形成する。また、ショットキーメタル２６の内側には酸化膜、例えば、二酸化珪素（ＳｉＯ2）が設けられてもよい。
ここで、図１および図３に示すように、エッジ領域４２では、第１ｐ+型領域３上に、第２ｐ+型領域４が形成されたｐ+型領域（第１ｐ+領域３と第２ｐ+型領域４をあわせた領域をｐ+型領域と称する。第２導電型の第４半導体領域）５が設けられている。また、図１に示すように、トレンチゲート３１は、ゲートランナー（不図示）と接続するためエッジ領域４２まで伸びている。図２に示すように、トレンチゲート３１は、ツナギ領域４１でＭＯＳとして機能させないため、トレンチゲート３１の側壁および底面は第１、第２ｐ+型領域３、４と接している。
一方、図１〜図３に示すようにツナギ領域４１において、トレンチＳＢＤ３２の側壁は、第１、第２ｐ+型領域３、４と接していない。つまり、従来のＳＢＤ内蔵の炭化珪素半導体装置において、トレンチＳＢＤ１３２の周囲を埋めているｐ+型領域５の一部を開口させることで、実施の形態のトレンチＳＢＤ３２では、側壁がｎ型領域１５（１）と接するようにしている。これにより、ツナギ領域４１でも、トレンチＳＢＤ３２を寄生ショットキーダイオードとして機能させるようにすることができる。このため、ＳＢＤ内蔵の炭化珪素半導体装置のドレイン側に負バイアスがかかった際、ツナギ領域４１でも寄生ショットキーダイオードを動作させることによって寄生ｐｎダイオードのバイポーラ動作を抑止することができ、順方向劣化やターンオン損失の増加を抑制できる。
図５は、実施の形態にかかる炭化珪素半導体装置の外観を示す上面図である。図５に示すように、トレンチＳＢＤ３２およびトレンチゲート３１は、ｎ+型炭化珪素基板１の結晶方向が＜１１−２０＞である方向にストライプ状に設けられている。エッジ領域４２には、電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるため、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造として、ＪＴＥ領域４３が設けられている。ＪＴＥ領域４３の外側に、チャネルストッパとして機能するｎ+型半導体領域(不図示）が設けられている。
実施の形態では、エッジ領域４２に設けられたｐ+型領域５とトレンチＳＢＤ３２の底部に設けられた第１ｐ+型領域３との間の幅ｗ１（図３参照）は、活性領域４０における隣り合う第１ｐ+型領域３間の幅ｗ２（ＪＦＥＴ領域の幅、図１４参照）以上であることが好ましい。さらに、幅ｗ１は、第１ｐ+型領域３からＪＴＥ領域４３までの距離ｗ３（図５参照）より狭いことが好ましい。このようにすることで、実施の形態で、従来と同程度の耐圧を維持することができる。
また、従来のＳＢＤ内蔵の炭化珪素半導体装置では、ツナギ領域１４１において、ｐ型ベース層１１６の表面層にｐ++型コンタクト領域１１８が設けられ、トレンチＳＢＤ１３２の側壁を取り囲んでいる（図１３、図１５、図１６参照）。これにより、ツナギ領域１４１で寄生ｐｎダイオードが動作しやすくなっていた。これに対して、実施の形態では、ｐ++型コンタクト領域１８が設けられている場合、図３に示すように、ツナギ領域４１において、ｐ++型コンタクト領域１８の位置をトレンチＳＢＤ３２のエッジ領域４２側の側面よりも内側（活性領域４０側）にしている。これにより、ｐ++型コンタクト領域１８、ｐ型ベース層１６、ｎ-型ドリフト層１が縦に並ぶ構造を取り除き、ツナギ領域４１で寄生ｐｎダイオードが動作しにくくしている。
ソース電極２２は、層間絶縁膜２１に開口されたコンタクトホールを介してｎ+型ソース領域１７に接するとともに、層間絶縁膜２１によってゲート電極２０と電気的に絶縁されている。ｐ++型コンタクト領域１８が設けられている場合、ソース電極２２は、ｐ++型コンタクト領域１８とも接する。ソース電極２２と層間絶縁膜２１との間に、例えばソース電極２２からゲート電極２０側への金属原子の拡散を防止するバリアメタルを設けてもよい。ソース電極２２上には、ソース電極パッド（不図示）が設けられている。炭化珪素半導体装置５０の裏面（ｎ+型ドレイン領域となるｎ+型炭化珪素基板１の裏面）には、ドレイン電極（不図示）が設けられている。
（実施の形態にかかる半導体装置の製造方法）
次に、実施の形態にかかる半導体装置の製造方法について説明する。図６〜９は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ+型ドレイン領域となるｎ+型炭化珪素基板２を用意する。次に、ｎ+型炭化珪素基板２のおもて面に、上述したｎ-型ドリフト層１をエピタキシャル成長させる。例えば、ｎ-型ドリフト層１を形成するためのエピタキシャル成長の条件を、ｎ-型ドリフト層１の不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。ここまでの状態が図６に記載される。
次に、ｎ-型ドリフト層１の上に、下側ｎ型領域１５ａ（ｎ型領域１５を形成しない場合、ｎ-型ドリフト層１と同程度の不純物のｎ型層、以下ｎ型層と略する）をエピタキシャル成長させる。例えば、下側ｎ型領域１５ａを形成するためのエピタキシャル成長の条件を、下側ｎ型領域１５ａの不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。この下側ｎ型領域１５ａは、ｎ型領域１５の一部である。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、下側ｎ型領域１５ａ（ｎ型層）の表面層に、第１ｐ+型領域３を選択的に形成する。例えば、第１ｐ+型領域３を形成するためのイオン注入時のドーズ量を、不純物濃度が５×１０18／ｃｍ3程度となるように設定してもよい。ツナギ領域４１およびエッジ領域４２でも、同様に第１ｐ+型領域３を選択的に形成する。ここまでの状態が図７に記載される。
次に、下側ｎ型領域１５ａ（ｎ型層）、第１ｐ+型領域３の上に、上側ｎ型領域１５ｂ（ｎ型層）をエピタキシャル成長させる。例えば、上側ｎ型領域１５ｂを形成するためのエピタキシャル成長の条件を、下側ｎ型領域１５ａの不純物濃度と同程度となるように設定してもよい。この上側ｎ型領域１５ｂは、ｎ型領域１５の一部であり、下側ｎ型領域１５ａと上側ｎ型領域１５ｂを合わせて、ｎ型領域１５となる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、上側ｎ型領域１５ｂ（ｎ型層）の表面層に、第２ｐ+型領域４を選択的に形成する。例えば、第２ｐ+型領域４を形成するためのイオン注入時のドーズ量を、不純物濃度が第１ｐ+型領域３と同程度となるように設定してもよい。第１ｐ+型領域３と第２ｐ+型領域４とをあわせた領域を第１、第２ｐ+型領域３、４と称する。ツナギ領域４１およびエッジ領域４２でも、同様に第２ｐ+型領域４を選択的に形成する。第２ｐ+型領域４を形成する際に、ツナギ領域４１でトレンチＳＢＤ３２の側壁が第２ｐ+型領域４と接しないように形成する。ここまでの状態が図８に記載される。
次に、上側ｎ型領域１５ｂおよび第２ｐ+型領域４の上に、ｐ型ベース層１６をエピタキシャル成長させる。例えば、ｐ型ベース層１６を形成するためのエピタキシャル成長の条件を、ｐ型ベース層１６の不純物濃度が４×１０17／ｃｍ3程度となるように設定してもよい。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ型ベース層１６の表面層にｎ+型ソース領域１７を選択的に形成する。例えば、ｎ+型ソース領域１７を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。
次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ型ベース層１６の表面層に、ｎ+型ソース領域１７に接するようにｐ++型コンタクト領域１８を選択的に形成してもよい。例えば、ｐ++型コンタクト領域１８を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。ｎ+型ソース領域１７とｐ++型コンタクト領域１８との形成順序を入れ替えてもよい。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、エッジ領域４２にＪＴＥ領域４３を形成する。イオン注入が全て終わった後に、活性化アニールを施す。ここまでの状態が図９に記載される。
次に、フォトリソグラフィおよびエッチングにより、ｎ+型ソース領域１７およびｐ型ベース層１６を貫通して、ｎ型領域１５（１）に達するトレンチゲート３１を形成する。トレンチゲート３１の底部は、第１ｐ+型領域３に達してもよいし、ｐ型ベース層１６と第１ｐ+型領域３に挟まれたｎ型領域１５（１）内に位置していてもよい。続いて、トレンチゲート３１を形成するために用いたマスクを除去する。また、トレンチ形成時のマスクには酸化膜を用いる。また、トレンチエッチング後に、トレンチゲート３１のダメージを除去するための等方性エッチングや、トレンチゲート３１の底部およびトレンチゲート３１の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。
次に、フォトリソグラフィおよびエッチングにより、ｎ+型ソース領域１７およびｐ型ベース層１６を貫通して、ｎ型領域１５（１）に達するトレンチＳＢＤ３２を形成する。トレンチＳＢＤ３２の底部は、第１ｐ+型領域３に達してもよいし、ｐ型ベース層１６と第１ｐ+型領域３に挟まれたｎ型領域１５（１）内に位置していてもよい。続いて、トレンチＳＢＤ３２を形成するために用いたマスクを除去する。この際、トレンチゲート３１の端Ｔと、ｐ+型領域５の距離ｗ１は、トレンチゲート３１間の間隔ｗ２以上となり、距離ｗ１が、第１ｐ+型領域３とＪＴＥ領域４３との幅ｗ３より狭くなるように形成する。ここまでの状態が図１０に記載される。
次に、炭化珪素基体のおもて面およびトレンチゲート３１の内壁に沿ってゲート絶縁膜１９を形成する。次に、トレンチゲート３１に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチゲート３１の内部にゲート電極２０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。
次に、トレンチＳＢＤ３２内壁に沿って金属膜を、例えばチタン（Ｔｉ）で形成する。次に、例えば５００℃以下程度の温度の窒素（Ｎ2）雰囲気で熱処理（アニール）することで、トレンチＳＢＤ３２の内壁に金属膜と半導体領域とのショットキー接合を形成する。
次に、ゲート電極２０を覆うように、炭化珪素基体のおもて面全面に層間絶縁膜２１を形成する。層間絶縁膜２１は、例えば、ＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ノンドープシリケートガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、あるいはそれらの組み合わせで形成される。次に、層間絶縁膜２１およびゲート絶縁膜１９をパターニングしてコンタクトホールを形成し、ｎ+型ソース領域１７を露出させる。ｐ++型コンタクト領域１８を形成した場合、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８を露出させる。
次に、層間絶縁膜２１を覆うようにバリアメタルを形成してパターニングし、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８を再度露出させる。次に、ｎ+型ソース領域１７に接するように、ソース電極２２を形成する。ソース電極２２は、バリアメタルを覆うように形成されてもよいし、コンタクトホール内にのみ残してもよい。
次に、コンタクトホールを埋め込むようにソース電極パッドを形成する。ソース電極パッドを形成するために堆積した金属層の一部をゲート電極パッドとしてもよい。ｎ+型炭化珪素基板２の裏面には、ドレイン電極のコンタクト部にスパッタ蒸着などを用いてニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜などの金属膜を形成する。この金属膜は、Ｎｉ膜、Ｔｉ膜を複数組み合わせて積層してもよい。その後、金属膜がシリサイド化してオーミックコンタクトを形成するように、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのアニールを施す。その後、例えばＴｉ膜、Ｎｉ膜、金（Ａｕ）を順に積層した積層膜などの厚い膜を電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着などで形成し、ドレイン電極を形成する。
上述したエピタキシャル成長およびイオン注入においては、ｎ型不純物（ｎ型ドーパント）として、例えば、炭化珪素に対してｎ型となる窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などを用いればよい。ｐ型不純物（ｐ型ドーパント）として、例えば、炭化珪素に対してｐ型となるホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などを用いればよい。このようにして、図１〜図４に示すＭＯＳＦＥＴが完成する。
図１１は、従来のＳＢＤ内蔵の炭化珪素半導体装置のホール電流密度を示す図である。図１２は、実施の形態にかかる炭化珪素半導体装置のホール電流密度を示す図である。図１１および図１２は、Ｖｄｓ＝−５Ｖ、１５０℃の逆バイアス状態でのホール電流密度のシミュレーション結果を示す。図１１および図１２において、縦軸は、炭化珪素基体のおもて面からの深さを示し、単位はμｍである。また、横軸は、活性領域４０のトレンチＳＢＤ３２の端部（図１のＴ）からの長さを示し、単位はμｍである。
図１１および図１２に示すように、実施の形態にかかる炭化珪素半導体装置では、ツナギ領域４１のホール電流密度が、従来のＳＢＤ内蔵の炭化珪素半導体装置より大幅に低くなっている。このため、実施の形態にかかる炭化珪素半導体装置では、ｎ+型炭化珪素基板１に入るホールが減少して、積層欠陥の発生・拡張を抑止できる。
以上、説明したように、実施の形態によれば、ツナギ領域４１において、トレンチＳＢＤの側壁は、第１、第２ｐ+型領域と接していない。これにより、ツナギ領域４１でも、トレンチＳＢＤを寄生ショットキーダイオードとして機能させることができる。このため、ＳＢＤ内蔵の炭化珪素半導体装置のドレイン側に負バイアスがかかった際、ツナギ領域４１でも寄生ショットキーダイオードを動作させることによって寄生ｐｎダイオードのバイポーラ動作を抑止することができ、順方向劣化やターンオン損失の増加を抑制できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、所定のゲート閾値電圧に基づいてゲート駆動制御されることで電流を導通および遮断する種々な炭化珪素半導体装置にも広く適用可能である。ゲート駆動制御される炭化珪素半導体装置として、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などが挙げられる。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にトレンチゲート構造の炭化珪素半導体装置に適している。
１、１０１ ｎ-型ドリフト層
２、１０２ ｎ+型炭化珪素基板
３、１０３ 第１ｐ+型領域
４、１０４ 第２ｐ+型領域
５ ｐ+型領域
１５、１１５ ｎ型領域
１５ａ 下側ｎ型領域
１５ｂ 上側ｎ型領域
１６、１１６ ｐ型ベース層
１７、１１７ ｎ+型ソース領域
１８、１１８ ｐ++型コンタクト領域
１９、１１９ ゲート絶縁膜
２０、１２０ ゲート電極
２１、１２１ 層間絶縁膜
２２、１２２ ソース電極
２６、１２６ ショットキーメタル
３１、１３１ トレンチゲート
３２、１３２ トレンチＳＢＤ
４０、１４０ 活性領域
４１、１４１ ツナギ領域
４２、１４２ エッジ領域
４３ ＪＴＥ領域
５０、１５０ ＳＢＤ内蔵の炭化珪素半導体装置

Claims (3)

  1. 第１導電型の半導体基板と、
    前記半導体基板のおもて面に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層と、
    前記第１半導体層の、前記半導体基板側に対して反対側に設けられた第２導電型の第２半導体層と、
    前記第２半導体層の内部に選択的に設けられた、前記半導体基板よりも不純物濃度の高い第１導電型の第１半導体領域と、
    前記第１半導体層の内部に設けられた、第２導電型の第２半導体領域と、
    前記第１半導体層の表面層に設けられ、前記第２半導体領域と底面が接する第２導電型の第３半導体領域と、
    前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達し、底面が前記第２半導体領域と接する第１トレンチおよび第２トレンチと、
    前記第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記第２トレンチの内部に設けられたショットキー電極と、
    を備え、
    オン状態のときに電流が流れる活性領域と、前記活性領域の周囲を囲んで耐圧を保持するエッジ領域との間の領域において、前記第２トレンチの側壁は、前記第２半導体領域および前記第３半導体領域と接していないことを特徴とする半導体装置。
  2. 前記エッジ領域に、耐圧を向上させるための接合終端構造および第２導電型の第４半導体領域を備え、
    前記第２半導体領域と前記第４半導体領域との間の幅は、前記活性領域における隣り合う前記第２半導体領域間の幅以上であり、かつ、前記第２半導体領域から前記接合終端構造までの距離より狭いことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２半導体層の内部に選択的に設けられ、前記第１半導体領域と接する、前記第２半導体層よりも不純物濃度の高い第２導電型の第５半導体領域を備え、
    前記領域において、前記第５半導体領域は、前記第２トレンチの前記エッジ領域側の側面より、前記活性領域側にあることを特徴とする請求項１または２に記載の半導体装置。
JP2020212973A 2020-06-19 2020-12-22 半導体装置 Pending JP2022002290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/558,004 US20220199823A1 (en) 2020-06-19 2021-12-21 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020106596 2020-06-19
JP2020106596 2020-06-19

Publications (1)

Publication Number Publication Date
JP2022002290A true JP2022002290A (ja) 2022-01-06

Family

ID=79244449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020212973A Pending JP2022002290A (ja) 2020-06-19 2020-12-22 半導体装置

Country Status (2)

Country Link
US (1) US20220199823A1 (ja)
JP (1) JP2022002290A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120306009A1 (en) * 2011-06-03 2012-12-06 Suku Kim Integration of superjunction mosfet and diode
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6914624B2 (ja) * 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6988140B2 (ja) * 2017-04-12 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7029711B2 (ja) * 2017-11-29 2022-03-04 国立研究開発法人産業技術総合研究所 半導体装置
JP7243094B2 (ja) * 2018-09-11 2023-03-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20220199823A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10347735B2 (en) Semiconductor device with lifetime killers and method of manufacturing the same
JP7509254B2 (ja) 半導体装置
US9064839B2 (en) IGBT and diode
US10276666B2 (en) Semiconductor device
JP5586887B2 (ja) 半導体装置及びその製造方法
JP2019054064A (ja) 半導体装置
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7029711B2 (ja) 半導体装置
US10600864B2 (en) Semiconductor device
JP7057555B2 (ja) 半導体装置
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020136416A (ja) 半導体装置および半導体装置の製造方法
JP2006237553A (ja) 半導体装置およびその製造方法
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2022002290A (ja) 半導体装置
JP6972680B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5119589B2 (ja) 半導体装置
US20230246075A1 (en) Semiconductor device
US11996475B2 (en) Semiconductor device
US20220320268A1 (en) Semiconductor device
JP2019102556A (ja) 半導体装置および半導体装置の製造方法
KR102251761B1 (ko) 전력 반도체 소자
JP2021002652A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231117