DE112021006727T5 - Sic-halbleiterbauelement - Google Patents

Sic-halbleiterbauelement Download PDF

Info

Publication number
DE112021006727T5
DE112021006727T5 DE112021006727.3T DE112021006727T DE112021006727T5 DE 112021006727 T5 DE112021006727 T5 DE 112021006727T5 DE 112021006727 T DE112021006727 T DE 112021006727T DE 112021006727 T5 DE112021006727 T5 DE 112021006727T5
Authority
DE
Germany
Prior art keywords
region
main surface
impurity
concentration
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006727.3T
Other languages
English (en)
Inventor
Yuki Nakano
Hiroaki SHIRAGA
Kenji Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112021006727T5 publication Critical patent/DE112021006727T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

SiC-Halbleiterbauelement, aufweisend: einen SiC-Halbleiterchip, der eine Hauptoberfläche aufweist; einen n-Typ-Driftbereich, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt ist; und einen p-Typ-Verunreinigungsbereich, der innerhalb des Driftbereichs so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich bildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2021-014603 , die am 1. Februar 2021 beim japanischen Patentamt eingereicht wurde, und die gesamte Offenbarung dieser Anmeldung ist hier durch Bezugnahme enthalten. Die vorliegende Erfindung bezieht sich auf eine SiC-Halbleiterbauelement.
  • HINTERGRUND
  • In der Patentliteratur 1 wird eine SiC-Schottky-Barriere-Diode (SBD) offenbart, die ein SiC-Substrat und eine auf dem SiC-Substrat gebildete SiC-Epitaxieschicht aufweist. Patentliteratur 2 offenbart ein Halbleiterbauelement, das ein SiC-Substrat sowie einen n-Typ-Driftbereich und einen p-Typ-Säulenbereich aufweist, die abwechselnd in vertikaler Richtung in Bezug auf eine Dickenrichtung des SiC-Substrats auf dem SiC-Substrat ausgebildet sind.
  • Zitierliste
  • Patentliteratur
    • Patentliteratur 1: US 2008/0237608 A1
    • Patentliteratur 2: US 2019/0148485 A1
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauelement mit verbesserten elektrischen Eigenschaften bereit.
  • Lösung des Problems
  • Eine bevorzugte Ausführungsform sieht ein SiC-Halbleiterbauelement mit einem SiC-Chip vor, der eine Hauptoberfläche und einen n-Typ-Driftbereich aufweist, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen (Arten) von fünfwertigen (pentavalenten) Elementen eingestellt ist.
  • Eine bevorzugte Ausführungsform sieht ein SiC-Halbleiterbauelement mit einem SiC-Chip vor, der eine Hauptoberfläche und einen p-Typ-Driftbereich aufweist, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges (trivalentes) Element außer Bor eingestellt ist.
  • Eine bevorzugte Ausführungsform sieht ein SiC-Halbleiterbauelement vor, das einen SiC-Chip enthält, der eine Hauptoberfläche, einen n-Typ-Driftbereich, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen von fünfwertigen (pentavalenten) Elementen eingestellt ist, und einen p-Typ-Verunreinigungsbereich aufweist, der innerhalb des Driftbereichs so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich bildet.
  • Eine bevorzugte Ausführungsform sieht ein SiC-Halbleiterbauelement mit einem SiC-Chip vor, der eine Hauptoberfläche, einen n-Typ-Driftbereich, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist, und einen p-Typ-Verunreinigungsbereich aufweist, wobei der p-Typ-Verunreinigu innerhalb des Driftbereichs ausgebildet ist, um einen pn-Übergangsabschnitt mit dem Driftbereich zu bilden, und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges (trivalentes) Element außer Bor eingestellt ist.
  • Eine bevorzugte Ausführungsform sieht ein SiC-Halbleiterbauelement vor, das einen SiC-Chip enthält, der eine Hauptoberfläche, einen p-Typ-Driftbereich, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges (trivalentes) Element außer Bor eingestellt ist, und einen n-Typ-Verunreinigungsbereich aufweist, wobei der n-Typ-Verunreinigungsbereich innerhalb des Driftbereichs so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich bildet, und eine Verunreinigungskonzentration aufweist, die durch ein fünfwertiges (pentavalentes) Element außer Phosphor und Stickstoff eingestellt ist.
  • Die vorgenannten sowie weitere Gegenstände, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die nachfolgende Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
  • Kurzbeschreibung der Zeichnungen
    • [1] 1 ist eine Draufsicht auf ein SiC-Halbleiterbauelement gemäß einer ersten bevorzugten Ausführungsform.
    • [2] 2 ist eine Schnittansicht entlang der Linie II-II in 1.
    • [3] 3 ist ein Diagramm der Verunreinigungskonzentration in einem in 2 dargestellten SiC-Chip.
    • [4A] 4A ist eine Schnittansicht eines Verfahrens zur Herstellung des in 1 dargestellten SiC-Halbleiterbauelements.
    • [4B] 4B ist eine Schnittansicht eines Schritts, der auf den von 4A folgt.
    • [4C] 4C ist eine Schnittansicht eines Schritts, der auf den von 4B folgt.
    • [4D] 4D ist eine Schnittansicht eines Schritts, der auf den von 4C folgt.
    • [5] 5 ist eine Schnittansicht, die speziell den Schritt von 4D beschreibt.
    • [6] 6 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführungsform.
    • [7] 7 ist ein Diagramm der Verunreinigungskonzentration in einem in 6 dargestellten SiC-Chip.
    • [8A] 8A ist eine Schnittansicht eines Verfahrens zur Herstellung des in 6 dargestellten SiC-Halbleiterbauelements.
    • [8B] 8B ist eine Schnittansicht eines Schritts, der auf den von 8A folgt.
    • [9] 9 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer dritten bevorzugten Ausführungsform.
    • [10] 10 ist ein Diagramm der Verunreinigungskonzentration in einem in 9 dargestellten SiC-Chip.
    • [11] 11 entspricht 9 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer vierten bevorzugten Ausführungsform.
    • [12] 12 ist ein Diagramm der Verunreinigungskonzentration in einem in 11 dargestellten SiC-Chip.
    • [13] 13 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer fünften bevorzugten Ausführungsform.
    • [14] 14 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer sechsten bevorzugten Ausführungsform.
    • [15] 15 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer siebten bevorzugten Ausführungsform.
    • [16] 16 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer achten bevorzugten Ausführungsform.
    • [17] 17 ist eine Draufsicht auf ein SiC-Halbleiterbauelement gemäß einer neunten bevorzugten Ausführungsform.
    • [18] 18 ist eine Schnittansicht entlang der in 17 dargestellten Linie XVIII-XVIII.
    • [19A] 19A ist eine Schnittansicht eines Verfahrens zur Herstellung des in 17 dargestellten SiC-Halbleiterbauelements.
    • [19B] 19B ist eine Schnittansicht eines Schritts, der auf den von 19A folgt.
    • [20] 20 entspricht 18 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer zehnten bevorzugten Ausführungsform.
    • [21A] 21A ist eine Schnittansicht eines Verfahrens zur Herstellung des in 20 dargestellten SiC-Halbleiterbauelements.
    • [21B] 21B ist eine Schnittansicht eines Schritts, der auf den von 21A folgt.
    • [22] 22 entspricht 18 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer elften bevorzugten Ausführungsform.
    • [23] 23 entspricht 18 und ist eine Schnittansicht eines SiC-Halbleiterbauelements gemäß einer zwölften bevorzugten Ausführungsform.
    • [24] 24 ist eine Draufsicht auf eine Struktur, mittels der ein funktionales Bauelement gemäß einem ersten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement der ersten bevorzugten Ausführungsform aufgebracht wird.
    • [25] 25 ist eine Schnittansicht entlang der in 24 dargestellten Linie XXV-XXV.
    • [26] 26 ist eine Draufsicht auf einen in 25 gezeigten SiC-Chip.
    • [27] 27 ist eine Draufsicht auf eine Struktur, mittels der ein funktionales Bauelement gemäß einem zweiten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement der zehnten bevorzugten Ausführungsform aufgebracht wird.
    • [28] 28 ist eine Schnittansicht entlang der in 27 dargestellten Linie XXVIII-XXVIII.
    • [29] 29 ist eine Draufsicht auf einen in 28 gezeigten SiC-Chip.
    • [30] 30 ist eine Draufsicht auf eine Struktur, mittels der ein funktionales Bauelement gemäß einem dritten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement der ersten bevorzugten Ausführungsform aufgebracht wird.
    • [31] 31 ist eine Schnittansicht entlang der in 30 gezeigten Linie XXXI-XXXI.
    • [32] 32 ist eine vergrößerte Ansicht der in 30 dargestellten Region XXXII.
    • [33] 33 ist eine Schnittansicht entlang der in 32 dargestellten Linie XXXII-XXXII.
    • [34] 34 ist eine vergrößerte Ansicht des in 31 dargestellten Bereichs XXXIV.
    • [35] 35 ist eine Draufsicht auf eine Struktur, mittels der ein funktionales Bauelement gemäß einem vierten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement der zehnten bevorzugten Ausführungsform aufgebracht wird.
    • [36] 36 ist eine vergrößerte Ansicht des in 35 dargestellten Bereichs XXXVI.
    • [37] 37 ist eine Schnittansicht entlang der in 36 gezeigten Linie XXXVII-XXXVII.
    • [38] 38 ist eine Draufsicht auf eine Struktur, mittels der ein funktionales Bauelement gemäß einem fünften Konfigurationsbeispiel auf das SiC-Halbleiterbauelement der zehnten bevorzugten Ausführungsform aufgebracht wird.
  • Beschreibung der Ausführungsformen
  • Die beigefügten Zeichnungen sind keine exakten Zeichnungen, sondern stellen schematische Ansichten dar, die nicht unbedingt maßstabsgetreu sind, usw. In den beigefügten Zeichnungen wird zur Verdeutlichung der Struktur der einzelnen Halbleiterbereiche zusätzlich zum Leitfähigkeitstyp (n-Typ oder p-Typ) jedes Halbleiterbereichs das Element (Elementsymbol), das den Leitfähigkeitstyp bildet, in Klammern angegeben. Die Formulierung „im Wesentlichen gleich“ und die Formulierung „im Wesentlichen konstant“ in dieser Beschreibung beinhaltet Fälle, in denen ein numerischer Wert eines gemessenen Objekts (Messortes) vollständig mit einem numerischen Wert eines verglichenen Objekts (Vergleichsortes) übereinstimmt, sowie Fälle, in denen ein numerischer Wert eines gemessenen Objekts (Messortes) in einen Bereich von nicht weniger als dem 0,9-fachen bis zu nicht mehr als dem 1,1-fachen eines numerischen Wertes eines Vergleichsobjekts (Vergleichsortes) fällt.
  • [1] 1 ist eine Draufsicht auf ein SiC-Halbleiterbauelement gemäß einer ersten bevorzugten Ausführungsform. [2] 2 ist eine Schnittansicht entlang der Linie II-II in 1. [3] 3 ist ein Diagramm der Verunreinigungskonzentration in einem in 2 dargestellten SiC-Chip. In 3 gibt die Ordinate die Verunreinigungskonzentration und die Abszisse die Tiefe an.
  • Wie in 1 und 2 dargestellt, weist das SiC-Halbleiterbauelement 1A den SiC-Chip 2 auf, der in einer rechteckigen Parallelepipedform ausgebildet ist. Der SiC-Chip 2 kann als „Chip“ oder als „Halbleiterchip“ bezeichnet werden. In der vorliegenden Ausführungsform ist der SiC-Chip 2 aus einem SiC-Einkristall (Siliziumkarbid) gebildet, der ein hexagonaler Kristall ist. Der SiC-Einkristall, der ein hexagonaler Kristall ist, hat eine Vielzahl von Polytypen, einschließlich eines 2H-(hexagonalen)-SiC-Einkristalls, eines 4H-SiC-Einkristalls, eines 6H-SiC-Einkristalls usw. Obwohl in dieser Ausführungsform ein Beispiel dargestellt ist, bei dem der SiC-Chip 2 aus einem 4H-SiC-Einkristall gebildet ist, schließt dies andere Polytypen nicht aus.
  • Der SiC-Chip 2 hat eine erste Hauptoberfläche 3 an einer Seite, eine zweite Hauptoberfläche 4 an einer anderen Seite und erste bis vierte Seitenflächen 5A bis 5D, die die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 verbinden. Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 sind in einer Draufsicht in der Normalenrichtung Z gesehen viereckig geformt (im Folgenden einfach als „Draufsicht“ bezeichnet). Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 können in der Draufsicht quadratisch oder rechteckig geformt sein.
  • Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 sind jeweils entlang der c-Ebenen ((0001)-Ebenen) des SiC-Einkristalls angeordnet. Vorzugsweise wird die erste Hauptoberfläche 3 durch eine Siliziumebene des SiC-Einkristalls und die zweite Hauptoberfläche 4 durch eine Kohlenstoffebene des SiC-Einkristalls gebildet. Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 haben einen Winkel θ, der um einen vorbestimmten Winkel in einer Abweichungsrichtung (Off-Richtung) D in Bezug auf die c-Ebenen geneigt ist. Die Off-Richtung D ist vorzugsweise eine Richtung der a-Achse ([11-20]-Richtung) des SiC-Einkristalls. Der Abweichungswinkel θ kann größer als 0° und nicht größer als 10° sein. Der Off-Winkel θ beträgt vorzugsweise nicht mehr als 5°. Der Winkel θ beträgt besonders bevorzugt nicht weniger als 2° und nicht mehr als 4,5°.
  • Die erste Seitenfläche 5A und die zweite Seitenfläche 5B erstrecken sich in einer ersten Richtung X entlang der ersten Hauptoberfläche 3 und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet (insbesondere orthogonal dazu). Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. In dieser Ausführungsform ist die erste Richtung X die Richtung der a-Achse ([11-20]-Richtung) des SiC-Einkristalls und die zweite Richtung Y ist eine Richtung der m-Achse ([1-100]-Richtung) des SiC-Einkristalls. Die erste Richtung X entspricht hier also der Off-Richtung D.
  • Das SiC-Halbleiterbauelement 1A weist einen n-Typ-Basisbereich 6 auf, der in einem Bereich innerhalb des SiC-Chips 2 auf der Seite der zweiten Hauptoberfläche 4 (Oberflächenschichtabschnitt der zweiten Hauptoberfläche 4) ausgebildet ist. Der Basisbereich 6 ist als eine Schicht ausgebildet, die sich entlang der zweiten Hauptoberfläche 4 erstreckt und an der zweiten Hauptoberfläche 4 und den ersten bis vierten Seitenflächen 5A bis 5D freiliegt. Der Basisbereich 6 weist eine Verunreinigungskonzentration auf, die durch eine erste Verunreinigung (=n-Typ-Verunreinigung), die aus einem fünfwertigen Element gebildet ist, eingestellt wird. Die erste Verunreinigung beruht vorzugsweise auf einem Typ eines fünfwertigen (pentavalenten) Elements. Die erste Verunreinigung kann ein beliebiges fünfwertiges Element aus der Gruppe von Phosphor (P), Stickstoff (N), Arsen (As) und Antimon (Sb) sein. Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. In der vorliegenden Ausführungsform ist die erste Verunreinigung Stickstoff.
  • Wie in 3 dargestellt, weist der Basisbereich 6 eine erste Konzentration C1 auf, die in Richtung der Dicke (Dickenrichtung) im Wesentlichen konstant ist. Die erste Konzentration C1 kann nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1021 cm-3 betragen. Der Basisbereich 6 kann eine Dicke von mindestens 5 um und höchstens 300 um haben. Die Dicke des Basisbereichs 6 beträgt vorzugsweise nicht weniger als 50 um und nicht mehr als 250 um. In der vorliegenden Ausführungsform ist der Basisbereich 6 in einem SiC-Substrat ausgebildet.
  • Das SiC-Halbleiterbauelement 1A weist einen n-Typ-Pufferbereich 7, der in einem Bereich innerhalb des SiC-Chips 2 an der ersten Hauptoberfläche 3 in Bezug auf den Basisbereich 6 ausgebildet ist, auf. Der Pufferbereich 7 wird in einem in Dickenrichtung mittleren Abschnitt (Zwischenabschnitt) des SiC-Chips 2 gebildet, der von der ersten Hauptoberfläche 3 zur zweiten Hauptoberfläche 4 hin beanstandet ist. Der Pufferbereich 7 ist als eine Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 erstreckt und an den ersten bis vierten Seitenflächen 5A bis 5D freiliegt. Der Pufferbereich 7 enthält ein fünfwertiges Element und weist eine Verunreinigungskonzentration auf, die in Richtung der ersten Hauptoberfläche 3 abnimmt (insbesondere allmählich abnimmt). Der Pufferbereich 7 enthält vorzugsweise ein beliebiges fünfwertiges Element aus der Gruppe von Phosphor, Stickstoff, Arsen und Antimon. Der Pufferbereich 7 enthält vorzugsweise ein anderes fünfwertiges Element als Phosphor.
  • Wie in 3 dargestellt, weist der Pufferbereich 7 in dieser Ausführungsform die Verunreinigungskonzentration auf, die durch die erste Verunreinigung (= Stickstoff) eingestellt ist, und hat einen Konzentrationsgradienten (Konzentrationsverteilung), der von der ersten Konzentration C1 zu einer zweiten Konzentration C2, die geringer ist als die erste Konzentration C1 (C2 < C1), vom Basisbereich 6 in Richtung der ersten Hauptoberfläche 3 abnimmt (genauer gesagt, allmählich abnimmt). Die zweite Konzentration C2 kann nicht weniger als 1×1014 cm-3 und nicht mehr als 1×1016 cm-3 betragen. Der Pufferbereich 7 kann eine Dicke von mindestens 0,1 um und höchstens 5 um haben. Die Dicke des Pufferbereichs 7 beträgt vorzugsweise nicht weniger als 1 um und nicht mehr als 3 µm In der vorliegenden Ausführungsform wird der Pufferbereich 7 in einer SiC-Epitaxieschicht gebildet.
  • Das SiC-Halbleiterbauelement 1A weist einen n-Typ-Driftbereich 8, der in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 ausgebildet ist, auf. Der Driftbereich 8 wird in einem Bereich innerhalb des SiC-Chips 2 zwischen der ersten Hauptoberfläche 3 und dem Pufferbereich 7 gebildet. Der Driftbereich 8 ist als eine Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 erstreckt und an der ersten Hauptoberfläche 3 und den ersten bis vierten Seitenflächen 5A bis 5D freiliegt. Der Driftbereich 8 wird durch mindestens zwei Typen von fünfwertigen (pentavalenten) Elementen in seiner Konzentration eingestellt.
  • Das heißt, der Driftbereich 8 weist einen Bereich, in dem mindestens zwei Typen von fünfwertigen Elementen in dem Bereich zwischen der ersten Hauptoberfläche 3 und dem Pufferbereich 7 gemischt sind, auf. Vorzugsweise enthält der Driftbereich 8 andere fünfwertige Elemente als Phosphor und hat eine Verunreinigungskonzentration, die durch andere fünfwertige Elemente als Phosphor eingestellt wird. Der Driftbereich 8 enthält besonders bevorzugt Stickstoff als fünfwertiges Element sowie ein anderes fünfwertiges Element als Stickstoff. Der Driftbereich 8 enthält vorzugsweise mindestens eines der Elemente aus der Gruppe von Arsen und Antimon als fünfwertiges Element, das kein Phosphor und Stickstoff ist.
  • Wie in 3 dargestellt, weist der Driftbereich 8 eine Verunreinigungskonzentration auf, die zur ersten Hauptoberfläche 3 hin zunimmt. Insbesondere weist der Driftbereich 8 einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der von der zweiten Konzentration C2 bis zu einer dritten Konzentration C3, die größer ist als die zweite Konzentration C2 (C2 < C3), vom Pufferbereich 7 zur ersten Hauptoberfläche 3 hin zunimmt (insbesondere allmählich zunimmt). Die dritte Konzentration C3 ist eine Spitzenkonzentration des Driftbereichs 8.
  • Es genügt, wenn die dritte Konzentration C3 in der Nähe (Oberflächenschichtabschnitt) der ersten Hauptoberfläche 3 vorgesehen ist, und muss nicht unbedingt mit der ersten Hauptoberfläche 3 übereinstimmen. Die dritte Konzentration C3 ist nicht höher als die erste Konzentration C1 (C2 < C3 ≤ C1) . Die dritte Konzentration C3 beträgt vorzugsweise nicht weniger als das 10-fache der zweiten Konzentration C2. Die dritte Konzentration C3 ist vorzugsweise geringer als die erste Konzentration C1 (C3 < C1) . Die dritte Konzentration C3 kann nicht weniger als 1×10-15 cm-3 und nicht mehr als 1×1017 cm-3 betragen.
  • Der Driftbereich 8 hat eine Basiskonzentration CA und eine Zusatzkonzentration (zusätzlich hinzugefügte Konzentration) CB. Die Zusatzkonzentration CB ergänzt die Basiskonzentration CA. Die Verunreinigungskonzentration des Driftbereichs 8 setzt sich aus einem Gesamtwert der Basiskonzentration CA und der Zusatzkonzentration CB zusammen. Die Basiskonzentration CA ist auf die erste Verunreinigung zurückzuführen, die einem fünfwertigen Element entspricht. Bei der ersten Verunreinigung handelt es sich um ein fünfwertiges Element, bei dem es sich nicht um Phosphor handelt (in der vorliegenden Ausführungsform Stickstoff). Die Zusatzkonzentration CB ist auf eine zweite Verunreinigung zurückzuführen, bei der es sich um ein anderes fünfwertiges Element als die erste Verunreinigung handelt. Die zweite Verunreinigung ist ein anderes fünfwertiges Element als Phosphor und Stickstoff. In der vorliegenden Ausführungsform ist die zweite Verunreinigung eine aus der Gruppe von Arsen und Antimon.
  • Bei dem Driftbereich 8 ist die Basiskonzentration CA (erste Verunreinigung) und die Zusatzkonzentration CB (zweite Verunreinigung) in einem Bereich auf der Seite der ersten Hauptoberfläche 3 und einem Bereich auf der Seite der zweiten Hauptoberfläche 4 (Seite des Pufferbereichs 7) in Bezug auf einen Zwischenabschnitt MID zwischen der ersten Hauptoberfläche 3 und dem Pufferbereich 7 angeordnet. In der vorliegenden Ausführungsform weist der Driftbereich 8 die Basiskonzentration CA (erste Verunreinigung) und die Zusatzkonzentration CB (zweite Verunreinigung) über seine gesamte Dicke auf.
  • Die Basiskonzentration CA hat eine Konzentrationsverteilung, die in Richtung der Dicke im Wesentlichen konstant ist. In der vorliegenden Ausführungsform ist die Basiskonzentration CA im Wesentlichen gleich der zweiten Konzentration C2, die einen unteren Konzentrationsgrenzwert des Pufferbereichs 7 darstellt (CA ≈ C2). Selbstverständlich kann die Basiskonzentration CA stattdessen einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der vom Pufferbereich 7 zur ersten Hauptoberfläche 3 hin zunimmt. Die Zusatzkonzentration CB weist eine Konzentrationsverteilung auf, die in Richtung der ersten Hauptoberfläche 3 zunimmt (insbesondere allmählich zunimmt). Die Zusatzkonzentration CB übersteigt die Basiskonzentration CA (CA < CB). Die Zusatzkonzentration CB beträgt vorzugsweise mindestens das Zehnfache der Basiskonzentration CA. Die Zusatzkonzentration CB ist vorzugsweise geringer als die erste Konzentration C1 (CA < CB < C1).
  • Der Driftbereich 8 hat vorzugsweise eine Dicke, die größer ist als die Dicke des Pufferbereichs 7. Der Driftbereich 8 kann eine Dicke von nicht weniger als 1 pm und nicht mehr als 25 µm. haben. Der Driftbereich 8 kann eine Dicke aufweisen, die zu einem beliebigen Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 um und nicht mehr als 20 um, und nicht weniger als 20 um und nicht mehr als 25 um gehört. Der Driftbereich 8 hat besonders bevorzugt eine Dicke von nicht weniger als 1 um und nicht mehr als 10 um. In der vorliegenden Ausführungsform wird der Driftbereich 8 in einer SiC-Epitaxieschicht gebildet.
  • Das SiC-Halbleiterbauelement 1A weist ein funktionales Bauelement 9 auf, das unter Verwendung des Driftbereichs 8 an der ersten Hauptoberflächenseite 3 gebildet wird. In 1 und 2 ist das funktionale Bauelement 9 vereinfacht durch abwechselnd lange und zwei kurze gestrichelte Linien dargestellt. Das funktionale Bauelement 9 verwendet zumindest einen Teil des Driftbereichs 8 als mobilen Bereich (= Strompfad) für Träger. Das funktionale Bauelement 9 ist in einem inneren Abschnitt der ersten Hauptoberfläche 3 in Abständen von peripheren Kanten (Umfangskanten; erste bis vierte Seitenflächen 5A bis 5D) des SiC-Chips 2 ausgebildet.
  • Das funktionale Bauelement 9 kann eine Halbleiterschaltvorrichtung, eine Halbleitergleichrichtungsvorrichtung oder eine passive Halbleitervorrichtung sein. Die Halbleiterschaltvorrichtung kann einen MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), einen BJT (Bipolarer Sperrschichttransistor), einen IGBT (Bipolarer Sperrschichttransistor mit isoliertem Gate) oder einen JFET (Sperrschicht-Feldeffekttransistor) aufweisen. Das Halbleitergleichrichterbauelement kann eine pnÜbergangsdiode, eine Pin-Übergangsdiode, eine Zener-Diode, eine SBD (Schottky-Barriere-Diode) oder eine FRD (Fast-Recovery-Diode) aufweisen. Das passive Halbleiterbauelement kann einen Widerstand oder einen Kondensator aufweisen.
  • Das funktionale Bauelement 9 kann ein Schaltungsnetzwerk (z. B. eine integrierte Schaltung wie eine LSI) aufweisen, in dem mindestens zwei Halbleiterschaltvorrichtungen, eine Halbleitergleichrichtervorrichtung und eine passive Halbleitervorrichtung miteinander kombiniert sind. Das funktionale Bauelement 9 kann typischerweise einen SiC-MISFET oder eine SiC-SBD sein.
  • Wie oben beschrieben, weist das SiC-Halbleiterbauelement 1A den SiC-Chip 2 und den Driftbereich 8 auf. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Der Driftbereich 8 wird im Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 gebildet und weist eine Verunreinigungskonzentration auf, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt ist. Die mindestens zwei Typen von fünfwertigen Elementen sind in einem vorgegebenen Dickenbereich des Oberflächenschichtabschnitts der ersten Hauptoberfläche 3 gemischt. Bei dieser Anordnung kann die Verunreinigungskonzentration aufgrund eines der fünfwertigen Elemente durch die Verunreinigungskonzentration aufgrund des anderen fünfwertigen Elements ergänzt werden. So kann der Driftbereich 8 eingerichtet werden, dass die Verunreinigungskonzentration im Vergleich zu einer Zielkonzentration weniger stark schwankt. Damit kann ein SiC-Halbleiterbauelement 1A bereitgestellt werden, dessen elektrische Eigenschaften verbessert sind.
  • Der Driftbereich 8 weist vorzugsweise eine Verunreinigungskonzentration auf, die so eingestellt ist, dass sie in Richtung der ersten Hauptoberfläche 3 zunimmt. Bei dieser Struktur kann der Driftbereich 8 mit dem Konzentrationsgradienten (Konzentrationsverteilung), der zur ersten Hauptoberfläche 3 hin zunimmt, in geeigneter Weise durch die mindestens zwei Typen von fünfwertigen Elementen gebildet werden.
  • Der Driftbereich 8 weist vorzugsweise eine Verunreinigungskonzentration auf, die durch andere fünfwertige Elemente als Phosphor eingestellt wird. Der Driftbereich 8 enthält vorzugsweise Stickstoff als fünfwertiges Element sowie ein anderes fünfwertiges Element als Stickstoff. Der Driftbereich 8 hat vorzugsweise die Basiskonzentration CA aufgrund der ersten Verunreinigung, die auf einem fünfwertigen Element beruht, und die Zusatzkonzentration CB aufgrund der zweiten Verunreinigung, die auf einem anderen fünfwertigen Element als die erste Verunreinigung beruht.
  • Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. Die erste Verunreinigung ist vorzugsweise Stickstoff. Die zweite Verunreinigung ist vorzugsweise ein fünfwertiges Element, das kein Phosphor ist. Bei der zweiten Verunreinigung handelt es sich vorzugsweise um eine aus der Gruppe von Arsen und Antimon. Die Basiskonzentration CA hat eine Konzentrationsverteilung, die in Dickenrichtung im Wesentlichen konstant ist. Die Zusatzkonzentration CB weist vorzugsweise eine Konzentrationsverteilung auf, die zur ersten Hauptoberfläche 3 hin zunimmt.
  • Der Driftbereich 8 kann eine Dicke von nicht weniger als 1 um und nicht mehr als 25 um haben. Mit dieser Struktur kann die Verunreinigungskonzentration des Driftbereichs 8 durch die mindestens zwei Typen von fünfwertigen Elementen angemessen eingestellt werden. Die Dicke des Driftbereichs 8 beträgt vorzugsweise nicht weniger als 1 um und nicht mehr als 10 µm.
  • Der SiC-Chip 2 ist vorzugsweise ein SiC-Einkristall, insbesondere ein hexagonaler Kristall. Die erste Hauptoberfläche 3 ist vorzugsweise entlang einer c-Ebene des SiC-Einkristalls angeordnet. Die erste Hauptoberfläche 3 hat vorzugsweise einen Off-Winkel θ von nicht mehr als 10° gegenüber der c-Ebene. Der Off-Winkel θ hat vorzugsweise die Off-Richtung D, die entlang der a-Achse des SiC-Einkristalls verläuft. Der Driftbereich 8 wird vorzugsweise in der SiC-Epitaxieschicht gebildet. Das SiC-Halbleiterbauelement 1A weist vorzugsweise das funktionale Bauelement 9, das unter Verwendung mindestens eines Teils des Driftbereichs 8 an der ersten Hauptoberfläche 3 gebildet wird, auf. Mit dieser Struktur können die elektrischen Eigenschaften des funktionalen Bauelements 9 verbessert werden.
  • 4A bis 4A sind Schnittansichten eines Verfahrens zur Herstellung des in 1 dargestellten SiC-Halbleiterbauelements. 5 ist eine Schnittansicht, die speziell den Schritt von 4D näher beschreibt.
  • Wie in 4A dargestellt, wird zunächst ein n-Typ-SiC-Wafer 10 bereitgestellt. Der SiC-Wafer 10 ist eine einkristalline Platte in Scheibenform. Der SiC-Wafer 10 hat eine Verunreinigungskonzentration, die durch die erste Verunreinigung eingestellt wird. Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. Die erste Verunreinigung ist vorzugsweise aus einem Typ eines fünfwertigen (pentavalenten) Elements gebildet. Die erste Verunreinigung ist eine aus der Gruppe von Stickstoff, Arsen und Antimon. In der vorliegenden Ausführungsform ist die erste Verunreinigung Stickstoff. Der SiC-Wafer 10 weist die erste Konzentration C1 auf, die in Richtung der Dicke im Wesentlichen konstant ist. Der SiC-Wafer 10 bildet eine Grundlage (Basis) des Basisbereichs 6.
  • Der SiC-Wafer 10 hat eine erste Wafer-Hauptoberfläche 11 auf einer Seite und eine zweite Wafer-Hauptoberfläche 12 auf einer anderen Seite. Die erste Wafer-Hauptoberfläche 11 und die zweite Wafer-Hauptoberfläche 12 sind entlang der c-Ebenen des SiC-Einkristalls angeordnet. Die c-Ebenen weist Siliziumebenen ((0001)-Ebenen) und Kohlenstoffebenen ((000-1)-Ebenen) des SiC-Einkristalls auf. Vorzugsweise ist die erste Wafer-Hauptoberfläche 11 entlang einer Siliziumebene und die zweite Wafer-Hauptoberfläche 12 entlang einer Kohlenstoffebene angeordnet. Die erste Wafer-Hauptoberfläche 11 und die zweite Wafer-Hauptoberfläche 12 sind jeweils entlang der c-Ebenen des SiC-Einkristalls angeordnet. Vorzugsweise wird die erste Wafer-Hauptoberfläche 11 durch eine Siliziumebene des SiC-Einkristalls und die zweite Wafer-Hauptoberfläche 12 durch eine Kohlenstoffebene des SiC-Einkristalls gebildet.
  • Die erste Wafer-Hauptoberfläche 11 und die zweite Wafer-Hauptoberfläche 12 weisen den Off-Winkel θ auf, der um den vorgegebenen Winkel in der Off-Richtung D in Bezug auf die c-Ebenen geneigt ist. Die Off-Richtung D ist vorzugsweise die Richtung der a-Achse ([11-20]-Richtung) des SiC-Einkristalls. Der Abweichungswinkel θ kann größer als 0° und nicht größer als 10° sein. Der Off-Winkel θ beträgt vorzugsweise nicht mehr als 5°. Der Winkel θ beträgt besonders bevorzugt nicht weniger als 2° und nicht mehr als 4,5°. Die Dicke des SiC-Wafers 10 kann nicht weniger als 50 um und nicht mehr als 500 um betragen. Die Dicke des SiC-Wafers 10 kann durch Schleifen der zweiten Wafer-Hauptoberfläche 12 eingestellt werden.
  • Wie in 4B dargestellt, wird eine erste n-Typ-SiC-Epitaxieschicht 13 auf der ersten Wafer-Hauptoberfläche 11 durch ein Epitaxiewachstumsverfahren gebildet. Die erste SiC-Epitaxieschicht 13 wird so gebildet, dass sie die Off-Richtung D und den Off-Winkel θ des SiC-Wafer 10 übernimmt. Die erste SiC-Epitaxieschicht 13 wird durch epitaktisches Wachstum von SiC auf der ersten Wafer-Hauptoberfläche 11 gebildet, wobei ein fünfwertiges Element (in dieser Ausführungsform die erste Verunreinigung) eingebracht wird. Die Verunreinigungskonzentration der ersten SiC-Epitaxieschicht 13 wird so eingestellt, dass sie von der ersten Konzentration C1 zur zweiten Konzentration C2 abnimmt (und zwar allmählich), wobei der SiC-Wafer 10 als Ausgangspunkt dient. Die erste SiC-Epitaxieschicht 13 bildet die Basis des Pufferbereichs 7.
  • Wie in 4C dargestellt, wird eine zweite n-Typ-SiC-Epitaxieschicht 14 auf der ersten SiC-Epitaxieschicht 13 durch ein Epitaxiewachstumsverfahren gebildet. Die zweite SiC-Epitaxieschicht 14 wird so gebildet, dass sie die Off-Richtung D und den Off-Winkel θ von der ersten SiC-Epitaxieschicht 13 übernimmt. Die zweite SiC-Epitaxieschicht 14 wird auf der ersten SiC-Epitaxieschicht 13 gebildet, wobei ein fünfwertiges Element (in dieser Ausführungsform die erste Verunreinigung) durch epitaktisches Wachstum von SiC eingebracht wird. Die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 wird so eingestellt, dass sie in einer Kristallwachstumsrichtung im Wesentlichen konstant ist.
  • Bei der vorliegenden Ausführungsform wird die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 so eingestellt, dass die zweite Konzentration C2 in der Kristallwachstumsrichtung der ersten SiC-Epitaxieschicht 13 im Wesentlichen konstant bleibt. Selbstverständlich kann die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 stattdessen so eingestellt werden, dass sie in der Kristallwachstumsrichtung von der ersten SiC-Epitaxieschicht 13 aus zunimmt (insbesondere allmählich zunimmt). Die zweite SiC-Epitaxieschicht 14 bildet die Basis des Driftbereichs 8. Das heißt, die zweite SiC-Epitaxieschicht 14 wird mit einer geringeren Konzentration als der Zielkonzentration des Driftbereichs 8 gebildet.
  • Wie in 4D dargestellt, wird ein fünfwertiges Element durch ein Ionenimplantationsverfahren in die zweite SiC-Epitaxieschicht 14 implantiert, um den n-Typ-Driftbereich 8 zu bilden, der die Zielkonzentration aufweist. In diesem Schritt wird das fünfwertige Element in die Gesamtheit der zweiten SiC-Epitaxieschicht 14 implantiert, so dass die Verunreinigungskonzentration in der Kristallwachstumsrichtung zunimmt (und zwar allmählich). Der n-Typ-Driftbereich 8 mit dem Konzentrationsgradienten (Zielkonzentration), der von der zweiten Konzentration C2 zur dritten Konzentration C3 in der Kristallwachstumsrichtung zunimmt, wird dadurch gebildet.
  • Wie in 5 dargestellt, handelt es sich bei dem Ionenimplantationsverfahren um ein Channeling-Implantationsverfahren. Bei dem Channeling-Implantationsverfahren wird das fünfwertige Element in die zweite SiC-Epitaxieschicht 14 entlang einer Richtung implantiert, in der die atomare Anordnung des SiC-Einkristalls spärlich ist (= Kristallachsenrichtung). Die Kristallachse des SiC-Einkristalls ist insbesondere eine c-Achse (<0001>-Achse) des SiC-Einkristalls. Mit dieser Methode wird die Wahrscheinlichkeit verringert, dass das fünfwertige Element mit einem Atom des SiC-Einkristalls kollidiert, und so kann das fünfwertige Element in einen tiefen Bereich der zweiten SiC-Epitaxieschicht 14 implantiert werden. In diesem Schritt wird das fünfwertige Element in einen Bereich auf der Seite der Hauptoberfläche (Kristallwachstumsoberfläche) und in einen Bereich auf der Seite des SiC-Wafers 10 der zweiten SiC-Epitaxieschicht 14 in Bezug auf einen Zwischenabschnitt der zweiten SiC-Epitaxieschicht 14 implantiert.
  • In diesem Schritt wird ferner die zweite Verunreinigung, die auf einem fünfwertigen Element beruht, das sich von der ersten Verunreinigung (= Stickstoff) in der zweiten SiC-Epitaxieschicht 14 unterscheidet, implantiert. In der vorliegenden Ausführungsform ist die zweite Verunreinigung eine aus der Gruppe von Arsen und Antimon. Dadurch wird der Driftbereich 8 mit der Basiskonzentration CA (= zweite Konzentration C2) aufgrund der ersten Verunreinigung und der Zusatzkonzentration CB aufgrund der zweiten Verunreinigung gebildet. Die Basiskonzentration CA ist eine Konzentrationsverteilung, die in Dickenrichtung im Wesentlichen konstant ist. Die Zusatzkonzentration CB weist eine Konzentrationsverteilung auf, die zur ersten Hauptoberfläche 3 hin zunimmt.
  • Die Implantationstiefe der zweiten Verunreinigung in Bezug auf die zweite SiC-Epitaxieschicht 14 wird durch Einstellen der Implantationsenergie der zweiten Verunreinigung, der Implantationstemperatur der zweiten Verunreinigung, des Implantationswinkels der zweiten Verunreinigung usw. genau eingestellt. Die Implantationsenergie der zweiten Verunreinigung kann in einem Bereich von nicht weniger als 10 keV und nicht mehr als 1000 keV (vorzugsweise nicht mehr als 100 keV) eingestellt werden. Die Implantationstemperatur der zweiten Verunreinigung kann in einem Bereich von mindestens 300 °C und höchstens 1000 °C eingestellt werden.
  • Der Implantationswinkel der zweiten Verunreinigung wird in einem Bereich von ±5° in Bezug auf die Kristallachse (= c-Achse) des SiC-Einkristalls als Basis (= 0°) eingestellt. Der Implantationswinkel der zweiten Verunreinigung ist vorzugsweise in einem Bereich von ±2° eingestellt. In der vorliegenden Ausführungsform weist die zweite SiC-Epitaxieschicht 14 (SiC-Wafer 10) den Off-Winkel θ auf, der in der vorgegebenen Off-Richtung D geneigt ist. Der Implantationswinkel der zweiten Verunreinigung in Bezug auf die zweite SiC-Epitaxieschicht 14 oder ein Neigungswinkel der zweiten SiC-Epitaxieschicht 14 in Bezug auf eine Implantationsrichtung der zweiten Verunreinigung ist daher entsprechend der Off-Richtung D und dem Off-Winkel θ eingestellt.
  • Bei der zweiten Verunreinigung kann es sich auch um Phosphor oder Stickstoff als fünfwertiges Element handeln. Phosphor oder Stickstoff haben jedoch die Eigenschaft, dass sie sich nur schwer in einen tiefen Bereich der zweiten SiC-Epitaxieschicht 14 durch das Channeling-Implantationsvefahren implantieren lassen. Bei der zweiten Verunreinigung handelt es sich daher vorzugsweise um eine aus der Gruppe von Arsen und Antimon.
  • Nach der Implantation der zweiten Verunreinigung wird die zweite Verunreinigung elektrisch aktiviert, und Gitterdefekte usw., die sich in der zweiten SiC-Epitaxieschicht 14 gebildet haben, werden gleichzeitig durch ein Glühverfahren repariert. Die Glühtemperatur der zweiten SiC-Epitaxieschicht 14 kann nicht weniger als 500 °C und nicht mehr als 2000 °C betragen. Auf diese Weise wird der Driftbereich 8 gebildet. Danach wird das funktionale Bauelement 9, das einen Teil des Driftbereichs 8 nutzt, auf der Seite der Hauptoberflächen (Kristallwachstumsoberfläche) der zweiten SiC-Epitaxieschicht 14 gebildet. Das SiC-Halbleiterbauelement 1A kann durch die oben genannten Schritte hergestellt werden.
  • Es ist auch möglich, die zweite SiC-Epitaxieschicht 14 mit der Zielkonzentration des Driftbereichs 8 von Anfang an durch ein Epitaxieverfahren zu bilden. Dabei ist jedoch schwierig, die eingebrachte Menge des fünfwertigen Elements genau zu steuern, und es bildet sich ein Driftbereich 8, der eine vergleichsweise große Konzentrationsschwankung in Bezug auf die Zielkonzentration aufweist. Dieses Problem wird umso größer, je dicker die zweite SiC-Epitaxieschicht 14 wird. Außerdem wird dieses Problem mit zunehmender Verunreinigungskonzentration in der zweiten SiC-Epitaxieschicht 14 größer.
  • Bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A werden ein erster Schritt zur Herstellung der n-Typ zweiten SiC-Epitaxieschicht 14 und ein zweiter Schritt zur Bildung des n-Typ-Driftbereichs 8 durchgeführt. Im ersten Schritt wird die n-Typ zweite SiC-Epitaxieschicht 14 mit geringer Konzentration hergestellt. Insbesondere kann die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 geringer sein als die Zielkonzentration des Driftbereichs 8. Im zweiten Schritt wird das fünfwertige Element (n-Typ-Verunreinigung) durch das Ionenimplantationsverfahren in die zweite SiC-Epitaxieschicht 14 implantiert, um den n-Typ-Driftbereich 8 mit der Zielkonzentration zu bilden.
  • Bei diesem Herstellungsverfahren wird die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 um die Verunreinigungskonzentration erhöht, die durch das Ionenimplantationsverfahren ergänzt wird. Im Vergleich zu einem epitaktischen Wachstumsverfahren, das mit der Einführung einer Verunreinigung einhergeht, kann die Menge der eingebrachten Verunreinigung durch das Ionenimplantationsverfahren gezielt eingestellt werden. Die Konzentrationsschwankungen des Driftbereichs 8 gegenüber der Zielkonzentration können dadurch verringert werden. Damit kann ein SiC-Halbleiterbauelement 1A bereitgestellt werden, dessen elektrische Eigenschaften verbessert sind.
  • Bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A kann die zweite SiC-Epitaxieschicht 14 mit der Verunreinigungskonzentration, die durch die erste Verunreinigung eingestellt wird, hergestellt werden. Der Driftbereich 8 kann durch Implantation der zweiten Verunreinigung, die sich von der ersten Verunreinigung unterscheidet, in die zweite SiC-Epitaxieschicht 14 gebildet werden. Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. Die erste Verunreinigung ist vorzugsweise Stickstoff. Die zweite Verunreinigung ist vorzugsweise ein fünfwertiges Element, das kein Phosphor ist. Bei der zweiten Verunreinigung handelt es sich vorzugsweise um eine aus der Gruppe von Arsen und Antimon.
  • Das Ionenimplantationsverfahren ist vorzugsweise das Channeling-Implantationsverfahren, bei dem die zweite Verunreinigung entlang der Kristallachse der zweiten SiC-Epitaxieschicht 14 implantiert wird. Die zweite Verunreinigung wird vorzugsweise in die zweite SiC-Epitaxieschicht 14 unter einem Implantationswinkel von höchstens ±5° in Bezug auf die Kristallachse des SiC-Einkristalls implantiert. Die Kristallachse des SiC-Einkristalls ist vorzugsweise die c-Achse. Die zweite SiC-Epitaxieschicht 14 hat vorzugsweise einen Off-Winkel θ von nicht mehr als 10° gegenüber der c-Ebene des SiC-Einkristalls. Der Off-Winkel θ hat vorzugsweise die Off-Richtung D, die in Richtung der a-Achse des SiC-Einkristalls verläuft.
  • 6 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1B gemäß einer zweiten bevorzugten Ausführungsform. 7 ist ein Diagramm der Verunreinigungskonzentration in einem in 6 dargestellten SiC-Chip 2. In 7 gibt die Ordinate die Verunreinigungskonzentration und die Abszisse die Tiefe an. Im Folgenden werden Strukturen, die den bei der ersten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 6 und 7 dargestellt, weist das SiC-Halbleiterbauelement 1B, wie das SiC-Halbleiterbauelement 1A, den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8 und das funktionale Bauelement 9 auf. In der vorliegenden Ausführungsform weist der Driftbereich 8 einen ersten Bereich 8a und einen zweiten Bereich 8b, die in dieser Reihenfolge von einem unteren Abschnitt in Richtung der ersten Hauptoberfläche 3 ausgebildet sind, auf.
  • Der erste Bereich 8a ist ein Bereich mit einer Verunreinigungskonzentration, die durch einen Typ eines fünfwertigen Elements eingestellt ist, und der erste Bereich 8a wird getrennt von der ersten Hauptoberfläche 3 in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 gebildet. Insbesondere ist der erste Bereich 8a auf dem Pufferbereich 7 als eine Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 erstreckt und an den ersten bis zur vierten Seitenflächen 5A bis 5D freiliegt. Der erste Bereich 8a wird in einem Bereich an der Seite der zweiten Hauptoberfläche 4 (Seite des Pufferbereichs 7) in Bezug auf einen Zwischenabschnitt MID gebildet. Der erste Bereich 8a ist vorzugsweise in einem Abstand zur Seite der zweiten Hauptoberfläche 4 von dem Zwischenabschnitt MID ausgebildet.
  • Der erste Bereich 8a enthält eine erste Verunreinigung und weist eine Basiskonzentration CA auf, die auf die erste Verunreinigung zurückzuführen ist. Die erste Verunreinigung ist die gleiche wie bei der ersten bevorzugten Ausführungsform. Das heißt, die erste Verunreinigung kann eine beliebige aus der Gruppe von Phosphor, Stickstoff, Arsen und Antimon sein. Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. In der vorliegenden Ausführungsform ist die erste Verunreinigung Stickstoff. Die Basiskonzentration CA ist im Wesentlichen gleich dem unteren Konzentrationsgrenzwert (= zweite Konzentration C2) des Pufferbereichs 7 (CA ≈ C2). Der erste Bereich 8a weist eine Konzentrationsverteilung auf, die in Dickenrichtung im Wesentlichen konstant ist. Der erste Bereich 8a kann aber auch einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der in Richtung der ersten Hauptoberfläche 3 ansteigt, wobei der Pufferbereich 7 (zweite Konzentration C2) als Ausgangspunkt dient.
  • Der zweite Bereich 8b ist ein Bereich mit einer Verunreinigungskonzentration, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt wird. Der zweite Bereich 8b ist als eine Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 in einem Bereich zwischen der ersten Hauptoberfläche 3 und dem ersten Bereich 8a erstreckt und an der ersten Hauptoberfläche 3 und den ersten bis vierten Seitenflächen 5A bis 5D freiliegt. Der zweite Bereich 8b ist in einem Bereich an der ersten Hauptoberfläche 3 in Bezug auf den Zwischenabschnitt MID gebildet. Der zweite Bereich 8b durchquert vorzugsweise den Zwischenabschnitt MID und ist auch in einem Bereich auf der Seite der zweiten Hauptoberfläche 4 ausgebildet.
  • Der zweite Bereich 8b weist einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der von der Basiskonzentration CA (≈ zweite Konzentration C2) bis zur dritten Konzentration C3 des ersten Bereichs 8a ansteigt (bzw. allmählich ansteigt). In der vorliegenden Ausführungsform weist der zweite Bereich 8b die Basiskonzentration CA aufgrund der ersten Verunreinigung und eine Zusatzkonzentration CB aufgrund einer zweiten Verunreinigung, die auf einem anderen fünfwertigen Element beruht als die erste Verunreinigung, auf. Die zweite Verunreinigung ist die gleiche wie bei der ersten bevorzugten Ausführungsform. Das heißt, die zweite Verunreinigung enthält vorzugsweise mindestens eine aus der Gruppe von Arsen und Antimon.
  • Wie bei der ersten bevorzugten Ausführungsform hat die Basiskonzentration CA des zweiten Bereichs 8b eine im Wesentlichen konstante Konzentrationsverteilung in Dickenrichtung. Die Basiskonzentration CA des zweiten Bereichs 8b kann aber auch einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der in Richtung der ersten Hauptoberfläche 3 zunimmt. Wie bei der ersten bevorzugten Ausführungsform weist die Zusatzkonzentration CB des zweiten Bereichs 8b einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der in Richtung der ersten Hauptoberfläche 3 zunimmt. Der zweite Bereich 8b hat einen geringeren Widerstandswert als der erste Bereich 8a. Das heißt, der erste Bereich 8a ist ein Bereich mit hohem Widerstand und der zweite Bereich 8b ist ein Bereich mit niedrigem Widerstand.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1B treten die gleichen Effekte auf, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden.
  • 8A und 8B sind Schnittansichten eines Verfahrens zur Herstellung des in 6 dargestellten SiC-Halbleiterbauelements 1B. Wie in 8A dargestellt, werden die erste SiC-Epitaxieschicht 13 und die zweite SiC-Epitaxieschicht 14 auf dem SiC-Wafer 10 durch die gleichen Schritte wie in 4A bis 4C gebildet.
  • Wie in 8B dargestellt, wird wie in 4D ein fünfwertiges Element (n-Typ-Verunreinigung) durch ein Ionenimplantationsverfahren (in der vorliegenden Ausführungsform ein Channeling-Implantationsverfahren) in eine Dicke des Zwischenabschnitts der zweiten SiC-Epitaxieschicht 14 implantiert, um den n-Typ-Driftbereich 8 mit der Zielkonzentration zu bilden. In der vorliegenden Ausführungsform weist der Driftbereich 8 den ersten Bereich 8a, der aus einem Teil der zweiten SiC-Epitaxieschicht 14 gebildet ist, und den zweiten Bereich 8b, in dem das fünfwertige Element weiter in die zweite SiC-Epitaxieschicht 14 implantiert ist, auf. Die Verunreinigungskonzentration des zweiten Bereichs 8b wird so eingestellt, dass sie in der Kristallwachstumsrichtung der zweiten SiC-Epitaxieschicht 14 zunimmt.
  • In diesem Schritt wird die zweite Verunreinigung (= mindestens eine aus der Gruppe von Arsen und Antimon), die auf einem fünfwertigen Element beruht, das sich von der ersten Verunreinigung (= Stickstoff) unterscheidet, die in der zweiten SiC-Epitaxieschicht 14 enthalten ist, in der Dicke des Zwischenabschnitts der zweiten SiC-Epitaxieschicht 14 implantiert. Dadurch bildet sich der erste Bereich 8a mit der Basiskonzentration CA (= zweite Konzentration C2) aufgrund der ersten Verunreinigung. Der zweite Bereich 8b mit der Basiskonzentration CA aufgrund der ersten Verunreinigung und der Zusatzkonzentration CB aufgrund der zweiten Verunreinigung wird ebenfalls gebildet.
  • Auch bei dem oben beschriebenen Verfahren zur Herstellung des SiC-Halbleiterbauelements 1B werden die gleichen Effekte erreicht, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A beschrieben wurden.
  • 9 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1C gemäß einer dritten bevorzugten Ausführungsform. 10 ist ein Diagramm der Verunreinigungskonzentration in einem in 9 dargestellten SiC-Chip 2. In 10 gibt die Ordinate die Verunreinigungskonzentration und die Abszisse die Tiefe an. Im Folgenden werden Strukturen, die den bei der ersten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 9 und 10 dargestellt, weist das SiC-Halbleiterbauelement 1C eine Struktur auf, in der die „n-Typ-Bereiche“ im SiC-Halbleiterbauelement 1A durch „p-Typ-Bereiche“ ersetzt worden sind. Insbesondere enthält das SiC-Halbleiterbauelement 1C einen p-Typ-Basisbereich 16, einen p-Typ-Pufferbereich 17 und einen p-Typ-Driftbereich 18 anstelle des n-Typ-Basisbereichs 6, des n-Typ-Pufferbereichs 7 und des n-Typ-Driftbereichs 8.
  • Der p-Typ-Basisbereich 16 weist eine Verunreinigungskonzentration auf, die durch eine erste Verunreinigung (= p-Typ-Verunreinigung) eingestellt wird, die auf einem dreiwertigen Element beruht. Die erste Verunreinigung ist vorzugsweise ein dreiwertiges Element. Bei der ersten Verunreinigung kann es sich um eine aus der Gruppe von Bor (B), Aluminium (Al), Gallium (G) und Indium (I) handeln. Bei der ersten Verunreinigung handelt es sich vorzugsweise um ein anderes dreiwertiges Element als Bor. In der vorliegenden Ausführungsform ist die erste Verunreinigung Aluminium.
  • Der Basisbereich 16 hat eine erste Konzentration C1, die in Richtung der Dicke im Wesentlichen konstant ist. Die erste Konzentration C1 kann nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1021 cm-3 betragen. Die Dicke des Basisbereichs 16 kann nicht weniger als 5 um und nicht mehr als 300 um betragen. Die Dicke des Basisbereichs 16 beträgt vorzugsweise nicht weniger als 50 um und nicht mehr als 250 um. In der vorliegenden Ausführungsform ist der Basisbereich 16 in einem SiC-Substrat ausgebildet.
  • Der p-Typ-Pufferbereich 17 enthält ein dreiwertiges Element und weist eine Verunreinigungskonzentration auf, die so eingestellt ist, dass sie in Richtung der ersten Hauptoberfläche 3 hin abnimmt (insbesondere allmählich abnimmt). Der Pufferbereich 17 enthält vorzugsweise ein Element aus der Gruppe von Bor, Aluminium, Gallium und Indium. Der Pufferbereich 17 enthält vorzugsweise ein anderes dreiwertiges Element als Bor. In der vorliegenden Ausführungsform wird die Konzentration des Pufferbereichs 17 durch die erste Verunreinigung (= Aluminium) eingestellt.
  • Der Pufferbereich 17 weist einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der von der ersten Konzentration C1 zu einer zweiten Konzentration C2, die geringer ist als die erste Konzentration C1 (C2 < C1), vom Basisbereich 16 zur ersten Hauptoberfläche 3 hin abnimmt (insbesondere allmählich abnimmt). Die zweite Konzentration C2 kann nicht weniger als 1×1014 cm-3 und nicht mehr als 1×1014 cm-3 betragen. Der Pufferbereich 17 kann eine Dicke von mindestens 0,1 um und höchstens 5 um haben. Die Dicke des Pufferbereichs 17 beträgt vorzugsweise nicht weniger als 1 um und nicht mehr als 3 um. In der vorliegenden Ausführungsform wird der Pufferbereich 17 in einer SiC-Epitaxieschicht gebildet.
  • Der p-Typ-Driftbereich 18 enthält ein anderes dreiwertiges Element als Bor und weist eine Verunreinigungskonzentration auf, die durch ein anderes dreiwertiges Element als Bor eingestellt wird. Der Driftbereich 18 enthält vorzugsweise mindestens eine Element aus der Gruppe von Aluminium, Gallium und Indium. Der Driftbereich 18 weist eine Verunreinigungskonzentration auf, die so eingestellt ist, dass sie in Richtung der ersten Hauptoberfläche 3 zunimmt. Insbesondere weist der Driftbereich 18 einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der von der zweiten Konzentration C2 bis zu einer dritten Konzentration C3, die größer ist als die zweite Konzentration C2 (C2 < C3), vom Pufferbereich 17 zur ersten Hauptoberfläche 3 hin zunimmt (insbesondere allmählich zunimmt).
  • Die dritte Konzentration C3 ist eine Spitzenkonzentration des Driftbereichs 18. Es genügt, wenn die dritte Konzentration C3 in der Nähe der ersten Hauptoberfläche 3 (Oberflächenschichtabschnitt) vorgesehen ist, und muss nicht unbedingt mit der ersten Hauptoberfläche 3 übereinstimmen. Die dritte Konzentration C3 ist nicht höher als die erste Konzentration C1 (C3 ≤ C1). Die dritte Konzentration C3 beträgt vorzugsweise nicht weniger als das 10-fache der zweiten Konzentration C2. Die dritte Konzentration C3 ist vorzugsweise geringer als die erste Konzentration C1 (C2 < C3 < C1). Die dritte Konzentration C3 kann nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1017 cm-3 betragen.
  • Der Driftbereich 18 hat eine Basiskonzentration CA und eine Zusatzkonzentration CB. Die Zusatzkonzentration CB ergänzt die Basiskonzentration CA. Die Verunreinigungskonzentration (dritte Konzentration C3) des Driftbereichs 18 setzt sich aus einem Gesamtwert der Basiskonzentration CA und der Zusatzkonzentration CB zusammen. Die Basiskonzentration CA ist auf die erste Verunreinigung zurückzuführen, die ein dreiwertiges Element ist. Die zusätzliche Konzentration CB ist auf eine zweite Verunreinigung zurückzuführen, bei der es sich um dieselbe Art von dreiwertigem Element wie bei der ersten Verunreinigung oder um ein dreiwertiges Element einer anderen Art als bei der ersten Verunreinigung handelt. Bei der zweiten Verunreinigung kann es sich um mindestens eine aus der Gruppe von Aluminium, Gallium und Indium handeln. In der vorliegenden Ausführungsform ist die zweite Verunreinigung Aluminium.
  • Der Driftbereich 18 hat die Basiskonzentration CA (erste Verunreinigung) und die Zusatzkonzentration CB (zweite Verunreinigung) in einem Bereich auf der Seite der ersten Hauptoberfläche 3 und einem Bereich auf der Seite der zweiten Hauptoberfläche 4 (Seite des Pufferbereichs 17) in Bezug auf einen Zwischenabschnitt MID. In der vorliegenden Ausführungsform weist der Driftbereich 18 die Basiskonzentration CA (erste Verunreinigung) und die Zusatzkonzentration CB (zweite Verunreinigung) über seine gesamte Dicke auf.
  • Die Basiskonzentration CA hat eine Konzentrationsverteilung, die in Richtung der Dicke im Wesentlichen konstant ist. In der vorliegenden Ausführungsform ist die Basiskonzentration CA im Wesentlichen gleich der zweiten Konzentration C2, die einen unteren Konzentrationsgrenzwert des Pufferbereichs 17 darstellt (CA ≈ C2). Die Basiskonzentration CA kann auch einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der vom Pufferbereich 17 zur ersten Hauptoberfläche 3 hin zunimmt (insbesondere allmählich zunimmt). Die Zusatzkonzentration CB weist eine Konzentrationsverteilung auf, die in Richtung der ersten Hauptoberfläche 3 zunimmt. Die Zusatzkonzentration CB übersteigt die Basiskonzentration CA (CA < CB). Die Zusatzkonzentration CB beträgt vorzugsweise mindestens das Zehnfache der Basiskonzentration CA. Die Zusatzkonzentration CB ist vorzugsweise geringer als die erste Konzentration C1 (CA < CB < C1) .
  • Der Driftbereich 18 hat vorzugsweise eine Dicke, die größer ist als die Dicke des Pufferbereichs 17. Der Driftbereich 18 kann eine Dicke von nicht weniger als 1 um und nicht mehr als 25 um haben. Der Driftbereich 18 kann eine Dicke aufweisen, die zu einem beliebigen Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 um und nicht mehr als 20 um, und nicht weniger als 20 um und nicht mehr als 25 um gehört. Der Driftbereich 18 hat besonders bevorzugt eine Dicke von nicht weniger als 1 um und nicht mehr als 10 um. In der vorliegenden Ausführungsform wird der Driftbereich 18 in einer SiC-Epitaxieschicht gebildet.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1B stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1C wird hergestellt, indem die fünfwertigen Elemente in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A (4A bis 4D) durch vorbestimmte dreiwertige Elemente ersetzt werden. Folglich treten auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1C die gleichen Effekte auf, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A beschrieben wurden.
  • 11 entspricht 9 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1D gemäß einer vierten bevorzugten Ausführungsform. 12 ist ein Diagramm der Verunreinigungskonzentration im Inneren des in 11 dargestellten SiC-Chips 2. In 12 gibt die Ordinate die Verunreinigungskonzentration und die Abszisse die Tiefe an. Im Folgenden werden Strukturen, die den bei der ersten bis dritten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 11 und 12 dargestellt, weisen das SiC-Halbleiterbauelement 1D, wie im Falle des SiC-Halbleiterbauelements 1C, den SiC-Chip 2, den p-Typ-Basisbereich 16, den p-Typ-Pufferbereich 17, den p-Typ-Driftbereich 18 und das funktionale Bauelement 9 auf. Wie bei der dritten bevorzugten Ausführungsform weist der Driftbereich 18 eine Verunreinigungskonzentration auf, die durch ein anderes dreiwertiges Element als Bor eingestellt wird. In der vorliegenden Ausführungsform weist der Driftbereich 18 einen ersten Bereich 18a und einen zweiten Bereich 18b, die in dieser Reihenfolge von einem unteren Abschnitt in Richtung der ersten Hauptoberfläche 3 ausgebildet sind, auf.
  • Der erste Bereich 18a ist ein Bereich mit einer Verunreinigungskonzentration, die durch einen Typ eines dreiwertigen Elements eingestellt ist, und der erste Bereich 18a wird getrennt von der ersten Hauptoberfläche 3 in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 gebildet. Insbesondere ist der erste Bereich 18a auf dem Pufferbereich 17 als eine Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 erstreckt und an den ersten bis zur vierten Seitenflächen 5A bis 5D freiliegt. Der erste Bereich 18a wird in einem Bereich an der Seite der zweiten Hauptoberfläche 4 (Seite des Pufferbereichs 17) in Bezug auf einen Zwischenabschnitt MID gebildet. Der erste Bereich 18a ist vorzugsweise in einem Abstand zur Seite der zweiten Hauptoberfläche 4 von dem Zwischenabschnitt MID ausgebildet.
  • In der vorliegenden Ausführungsform enthält der erste Bereich 18a eine erste Verunreinigung, die ein dreiwertiges Element ist, und der erste Bereich 18a weist eine Basiskonzentration CA aufgrund der ersten Verunreinigung auf. Bei der ersten Verunreinigung kann es sich um eine aus der Gruppe von Aluminium, Gallium und Indium handeln. In dieser Ausführungsform ist die erste Verunreinigung Aluminium. Die Basiskonzentration CA ist im Wesentlichen gleich der zweiten Konzentration C2, die den unteren Konzentrationsgrenzwert des Pufferbereichs 17 darstellt (CA ≈ C2). Der erste Bereich 18a weist eine Konzentrationsverteilung auf, die in Dickenrichtung im Wesentlichen konstant ist. Der erste Bereich 18a kann aber auch einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der in Richtung der ersten Hauptoberfläche 3 ansteigt, wobei der Pufferbereich 17 (zweite Konzentration C2) als Ausgangspunkt dient.
  • Der zweite Bereich 18b wird in einem Bereich zwischen der ersten Hauptoberfläche 3 und dem ersten Bereich 18a gebildet. Der zweite Bereich 18b ist als Schicht ausgebildet, die sich entlang der ersten Hauptoberfläche 3 erstreckt und an der ersten Hauptoberfläche 3 und den ersten bis vierten Seitenflächen 5A bis 5D freiliegt. Der zweite Bereich 18b ist in einem Bereich an der ersten Hauptoberfläche 3 in Bezug auf den Zwischenabschnitt MID gebildet. Der zweite Bereich 18b durchquert vorzugsweise den Zwischenabschnitt MID und ist auch in einem Bereich auf der Seite der zweiten Hauptoberfläche 4 ausgebildet.
  • Der zweite Bereich 18b ist ein Bereich mit einer Verunreinigungskonzentration, die durch die erste Verunreinigung und eine zweite Verunreinigung, bei der es sich um dieselbe Art von dreiwertigem Element wie bei der ersten Verunreinigung oder um ein dreiwertiges Element einer anderen Art als bei der ersten Verunreinigung handelt, eingestellt wird. Bei der zweiten Verunreinigung kann es sich um mindestens eine aus der Gruppe von Aluminium, Gallium und Indium handeln. In der vorliegenden Ausführungsform ist die zweite Verunreinigung Aluminium. Der zweite Bereich 18b weist einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der von der Basiskonzentration CA (= zweite Konzentration C2) bis zu einer dritten Konzentration C3 des ersten Bereichs 18a ansteigt (und zwar allmählich). In der vorliegenden Ausführungsform weist der zweite Bereich 18b die Basiskonzentration CA aufgrund der ersten Verunreinigung und eine Zusatzkonzentration CB aufgrund der zweiten Verunreinigung auf.
  • Wie bei der dritten bevorzugten Ausführungsform hat die Basiskonzentration CA des zweiten Bereichs 18b eine im Wesentlichen konstante Konzentrationsverteilung in Dickenrichtung. Die Basiskonzentration CA des zweiten Bereichs 18b kann aber auch einen Konzentrationsgradienten (Konzentrationsverteilung) aufweisen, der in Richtung der ersten Hauptoberfläche 3 zunimmt. Wie bei der dritten bevorzugten Ausführungsform weist die Zusatzkonzentration CB einen Konzentrationsgradienten (Konzentrationsverteilung) auf, der in Richtung der ersten Hauptoberfläche 3 zunimmt. Der zweite Bereich 18b hat einen geringeren Widerstandswert als der erste Bereich 18a. Das heißt, der erste Bereich 18a ist ein Bereich mit hohem Widerstand und der zweite Bereich 18b ist ein Bereich mit niedrigem Widerstand.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1D stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1D wird hergestellt, indem die fünfwertigen Elemente in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1B gemäß der zweiten bevorzugten Ausführungsform (8A und 8B) durch vorbestimmte dreiwertige Elemente ersetzt werden. Folglich treten auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1C die gleichen Effekte auf, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A beschrieben wurden.
  • 13 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1E gemäß einer fünften bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis vierten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 13 dargestellt, weist das SiC-Halbleiterbauelement 1E eine Struktur auf, bei der der n-Typ-Basisbereich 6 gemäß der ersten bevorzugten Ausführungsform in den p-Typ-Basisbereich 16 gemäß der dritten bevorzugten Ausführungsform geändert wird. In diesem Fall kann der n-Typ-Pufferbereich 7 an einem Grenzabschnitt mit dem p-Typ-Basisbereich 16 einen Offset-Bereich aufweisen, der eine p-Typ-Verunreinigungskonzentration aufgrund eines dreiwertigen Elements des Basisbereichs 16 durch eine n-Typ-Verunreinigungskonzentration aufgrund eines fünfwertigen Elements ausgleicht.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1E stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1E wird hergestellt, indem in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A (4A bis 4D) ein p-Typ-SiC-Wafer 10 mit einer Verunreinigungskonzentration hergestellt wird, die durch ein vorbestimmtes dreiwertiges Element eingestellt ist. Daher werden auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1E die gleichen Effekte erzielt, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A gemäß der ersten bevorzugten Ausführungsform beschrieben wurden.
  • 14 entspricht 6 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1F gemäß einer sechsten bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis fünften bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 14 dargestellt, weist das SiC-Halbleiterbauelement 1F eine Struktur auf, bei der der n-Typ-Basisbereich 6 gemäß der zweiten bevorzugten Ausführungsform in den p-Typ-Basisbereich 16 gemäß der dritten bevorzugten Ausführungsform geändert wird. In diesem Fall kann der n-Typ-Pufferbereich 7 an einem Grenzabschnitt mit dem p-Typ-Basisbereich 16 einen Offset-Bereich aufweisen, der eine p-Typ-Verunreinigungskonzentration aufgrund eines dreiwertigen Elements des Basisbereichs 16 durch eine n-TypVerunreinigungskonzentration aufgrund eines fünfwertigen Elements ausgleicht.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1F stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1F wird hergestellt, indem in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A (4A bis 4D und 8A und 8B) ein p-Typ-SiC-Wafer 10 mit einer durch ein vorbestimmtes dreiwertiges Element eingestellten Verunreinigungskonzentration hergestellt wird. Folglich treten auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1F die gleichen Effekte auf, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A beschrieben wurden.
  • 15 entspricht 2 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1G gemäß einer siebten bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis sechsten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 15 dargestellt, weist das SiC-Halbleiterbauelement 1G eine Struktur auf, bei der der p-Typ-Basisbereich 16 gemäß der dritten bevorzugten Ausführungsform durch den n-Typ-Basisbereich 6 gemäß der ersten bevorzugten Ausführungsform ersetzt wird. In diesem Fall kann der p-Typ-Pufferbereich 17 an einem Grenzabschnitt mit dem n-Typ-Basisbereich 6 einen Offset-Bereich aufweisen, der eine n-Typ-Verunreinigungskonzentration aufgrund eines fünfwertigen Elements des Basisbereichs 6 durch eine p-Typ-Verunreinigungskonzentration aufgrund eines dreiwertigen Elements ausgleicht.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1G stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1G wird hergestellt, indem in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1C gemäß der dritten bevorzugten Ausführungsform ein n-Typ-SiC-Wafer 10 mit einer durch ein vorbestimmtes fünfwertiges Element eingestellten Verunreinigungskonzentration hergestellt wird. Daher werden auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1G die gleichen Effekte erzielt, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A gemäß der ersten bevorzugten Ausführungsform beschrieben wurden.
  • 16 entspricht 6 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1H gemäß einer achten bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis siebten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 16 dargestellt, weist das SiC-Halbleiterbauelement 1H eine Struktur auf, bei der der p-Typ-Basisbereich 16 gemäß der vierten bevorzugten Ausführungsform durch den n-Typ-Basisbereich 6 gemäß der ersten bevorzugten Ausführungsform ersetzt wird. In diesem Fall kann der p-Typ-Pufferbereich 17 an einem Grenzabschnitt mit dem n-Typ-Basisbereich 6 einen Offset-Bereich aufweisen, der eine n-Typ-Verunreinigungskonzentration aufgrund eines fünfwertigen Elements des Basisbereichs 6 durch eine p-Typ-Verunreinigungskonzentration aufgrund eines dreiwertigen Elements ausgleicht.
  • Bei dem hier beschriebenen SiC-Halbleiterbauelement 1H stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Das SiC-Halbleiterbauelement 1H wird hergestellt, indem in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1D gemäß der vierten bevorzugten Ausführungsform ein n-Typ-SiC-Wafer 10 mit einer durch ein vorbestimmtes fünfwertiges Element eingestellten Verunreinigungskonzentration hergestellt wird. Daher werden auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1H die gleichen Effekte erzielt, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A gemäß der ersten bevorzugten Ausführungsform beschrieben wurden.
  • 17 ist eine Draufsicht auf ein SiC-Halbleiterbauelement 1I gemäß einer neunten bevorzugten Ausführungsform. 18 ist eine Schnittansicht entlang der Linie XVIII-XVIII in 17. Im Folgenden werden Strukturen, die den bei der ersten bis achten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 17 und 18 dargestellt, weist das SiC-Halbleiterbauelement 1I, wie das SiC-Halbleiterbauelement 1A gemäß der ersten bevorzugten Ausführungsform, den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8 und das funktionale Bauelement 9 auf. Wie bei der ersten bevorzugten Ausführungsform weist der SiC-Chip 2 den Off-Winkel θ und die Off-Richtung D auf. In dieser Ausführungsform weist das SiC-Halbleiterbauelement 1I eine Vielzahl von p-Typ-Säulenbereichen 19, die innerhalb des Driftbereichs 8 ausgebildet sind. Die Säulenbereiche 19 können auch als „Verunreinigungsbereiche“ bezeichnet werden
  • Die Säulenbereiche 19 werden aus Teilen des SiC-Chips 2 gebildet. In der Draufsicht sind die Säulenbereiche 19 innerhalb des Driftbereichs 8 in Abständen nach innen von den peripheren Kanten (Umfangskanten) des SiC-Chips 2 gebildet. In der vorliegenden Ausführungsform sind die Säulenbereiche 19 jeweils als Bänder ausgebildet, die sich in einer ersten Richtung X (Richtung der a-Achse) erstrecken und in einer zweiten Richtung Y (Richtung der m-Achse) in der Draufsicht in Abständen ausgerichtet sind. Das heißt, die Säulenbereiche 19 sind als Streifen ausgebildet, die sich in der Draufsicht in der Off-Richtung D (= erste Richtung X) erstrecken.
  • Sie Säulenbereiche 19 können auch jeweils als Bänder ausgebildet sein, die in der ersten Richtung X (a-Achsenrichtung) in Abständen ausgerichtet sind und sich stattdessen in der Draufsicht in der zweiten Richtung Y (m-Achsenrichtung) erstrecken. Das heißt, die Säulenbereiche 19 können stattdessen als Streifen ausgebildet sein, die sich in der Draufsicht in einer Richtung (= zweite Richtung Y) orthogonal zur Off-Richtung D erstrecken. Stattdessen können die Säulenbereiche 19 auch in einem Gitter gebildet werden, das sich in der ersten Richtung X und der zweiten Richtung Y schneidet. Die Säulenbereiche 19 können stattdessen auch als Punkte in Abständen in der ersten Richtung X und der zweiten Richtung Y ausgebildet sein.
  • Die Säulenbereiche 19 können in Abständen (Säulenabstand) von mindestens 0,5 µm und höchstens 10 um ausgerichtet sein. Die Säulenbereiche 19 sind vorzugsweise in im Wesentlichen gleichen Abständen ausgerichtet. Die Säulenbereiche 19 können jeweils eine Breite (Säulenbreite) von mindestens 0,5 um und höchstens 10 um aufweisen. Vorzugsweise haben die Säulenbereiche 19 jeweils eine im Wesentlichen gleiche Breite.
  • Die Säulenbereiche 19 bilden jeweils einen pn-Übergang mit dem Driftbereich 8. Insbesondere sind die Säulenbereiche 19 als Säulen ausgebildet, die sich in Schnittansicht in der Dickenrichtung des Driftbereichs 8 erstrecken und jeweils einen pn-Übergangsabschnitt entlang der Dickenrichtung mit dem Driftbereich 8 bilden. Vorzugsweise erstrecken sich die Säulenbereiche 19 jeweils von der ersten Hauptoberfläche 3 aus über einen Zwischenabschnitt MID. Die Säulenbereiche 19 sind jeweils in einem Abstand zur ersten Hauptoberfläche 3 von einem unteren Abschnitt des Driftbereichs 8 (d. h. des Pufferbereichs 7) gebildet. Die Säulenbereiche 19 stehen dem Pufferbereich 7 in einem Bereich an der Unterseite des Driftbereichs 8 gegenüber, der eine vergleichsweise geringe Konzentration aufweist.
  • Die Säulenbereiche 19 bilden jeweils eine Super-Junction-(JS)-Struktur (Superübergangsstruktur) mit dem Driftbereich 8. Das heißt, die Säulenbereiche 19 bilden jeweils den pn-Übergangsabschnitt, der sich in Dickenrichtung des Driftbereichs 8 erstreckt, um eine Verarmungsschicht in Richtung der Breite des Driftbereichs 8 auszubilden. Die Säulenbereiche 19 sind vorzugsweise in Abständen so ausgerichtet, dass die sich von einem Säulenbereich 19 ausbreitende Verarmungsschicht mit der sich von einem anderen benachbarten Säulenbereich 19 ausbreitenden Verarmungsschicht verbunden ist.
  • Die Säulenbereiche 19 werden in einer Weise gebildet, bei der die n-Typ-Verunreinigungskonzentration des Driftbereichs 8 durch eine p-Typ-Verunreinigungskonzentration durch ein dreiwertiges Element ersetzt wird. Das heißt, dass die Säulenbereiche 19 zusätzlich zu den fünfwertigen Elementen, die den Driftbereich 8 bilden (Basiskonzentration CA und Zusatzkonzentration CB), jeweils ein dreiwertiges Element enthalten, das mit einer p-Typ-Verunreinigungskonzentration eingeführt wird, die die n-Typ-Verunreinigungskonzentration des Driftbereichs 8 übersteigt.
  • Die Säulenbereiche 19 enthalten ein anderes dreiwertiges Element als Bor und weisen eine Verunreinigungskonzentration auf, die durch das andere dreiwertige Element als Bor eingestellt wird. Die Säulenbereiche 19 enthalten vorzugsweise mindestens ein Element aus der Gruppe von Aluminium, Gallium und Indium. Die Säulenbereiche 19 weisen eine Verunreinigungskonzentration auf, die so eingestellt ist, dass sie in Richtung der ersten Hauptoberfläche 3 zunimmt (insbesondere allmählich zunimmt).
  • Die Säulenbereiche 19 weisen vorzugsweise einen Konzentrationsgradienten der p-Typ-Verunreinigung auf, der proportional zum Konzentrationsgradienten des Driftbereichs 8 ist. Die Säulenbereiche 19 haben vorzugsweise eine Verunreinigungskonzentration, die so eingestellt ist, dass ein Ladungsgleichgewicht mit dem Driftbereich 8 aufrechterhalten wird. Ein „Ladungsgleichgewicht aufrechtzuerhalten“ bedeutet, dass die Verarmungsschichten, die sich von den Säulenbereichen 19 ausbreiten, jeweils in den Bereichen zwischen der Vielzahl von Paaren benachbarter Säulenbereiche 19 verbunden sind.
  • Wenn beispielsweise die Säulenbreite das x-fache (0 < x) des Säulenabstands (Säulen-Pitch) beträgt, halten die Säulenbereiche 19 ein Ladungsgleichgewicht aufrecht, wenn die Verunreinigungskonzentration der Säulen das 1/x-fache der Verunreinigungskonzentration des Driftbereichs 8 beträgt. Wenn die Säulenbreite gleich dem Säulenabstand ist, weisen die Säulenbereiche 19 vorzugsweise einen Konzentrationsgradienten der p-Typ-Verunreinigung auf, der von der zweiten Konzentration C2 auf die dritte Konzentration C3 ansteigt, entsprechend dem Driftbereich 8 mit dem Konzentrationsgradienten, der von der zweiten Konzentration C2 auf die dritte Konzentration C3 ansteigt.
  • In der vorliegenden Ausführungsform wird das funktionale Bauelement 9 aus dem Driftbereich 8 und den Säulenbereichen 19 gebildet. Das heißt, das SiC-Halbleiterbauelement 1I hat ein funktionales Bauelement 9 vom Super-Junction-(SJ)-Typ.
  • Wie oben beschrieben, weist das SiC-Halbleiterbauelement 1I den SiC-Chip 2, den n-Typ-Driftbereich 8 und die p-Typ-Säulenbereiche (Verunreinigungsbereiche) 19 auf. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Der Driftbereich 8 wird im Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 gebildet und weist eine Verunreinigungskonzentration auf, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt wird. Die Säulenbereiche 19 sind innerhalb des Driftbereichs 8 so ausgebildet, dass sie mit dem Driftbereich 8 die pn-Übergangsabschnitte bilden. Bei dieser Struktur treten die gleichen Effekte auf, wie sie für das SiC-Halbleiterbauelement 1A beschrieben wurden. Außerdem können bei dieser Struktur die pn-Übergangsabschnitte in geeigneter Weise zwischen dem Driftbereich 8 und den Säulenbereichen 19 gebildet werden. Auf diese Weise kann das SiC-Halbleiterbauelement 1I mit verbesserten elektrischen Eigenschaften (z. B. einer Stehspannung aufgrund der Säulenbereiche 19) bereitgestellt werden.
  • Aus einer anderen Perspektive betrachtet, weist das SiC-Halbleiterbauelement 1I den SiC-Chip 2, den n-Typ-Driftbereich 8 und die p-Typ-Säulenbereiche (Verunreinigungsbereiche) 19 auf. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Der Driftbereich 8 ist in dem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 ausgebildet. Die Säulenbereiche 19 sind innerhalb des Driftbereichs 8 so ausgebildet, dass sie die pn-Übergangsabschnitte mit dem Driftbereich 8 bilden und die Verunreinigungskonzentration aufweisen, die durch das dreiwertige Element außer Bor eingestellt wird.
  • Bor hat die Eigenschaft, dass es sich nur schwer in einen tiefen Bereich des SiC-Chips 2 einbringen lässt. Daher können durch Einstellen der Verunreinigungskonzentration der Säulenbereiche 19 durch das dreiwertige Element außer Bor die Säulenbereiche 19 mit einer Verunreinigungskonzentration gebildet werden, die nur wenig von einer Zielkonzentration abweichen. Die pn-Übergangsabschnitte können dadurch in geeigneter Weise zwischen dem Driftbereich 8 und den Säulenbereichen 19 gebildet werden. Auf diese Weise kann das SiC-Halbleiterbauelement 1I mit verbesserten elektrischen Eigenschaften (z. B. der Stehspannung aufgrund der Säulenbereiche 19) bereitgestellt werden.
  • Der Driftbereich 8 weist vorzugsweise eine Konzentrationsverteilung auf, die in Richtung der ersten Hauptoberfläche 3 zunimmt. Die Säulenbereiche 19 weisen vorzugsweise eine Konzentrationsverteilung auf, die zur ersten Hauptoberfläche 3 hin zunimmt. Der Driftbereich 8 enthält vorzugsweise mindestens eine Art von dreiwertigem Element aus der Gruppe von Stickstoff, Arsen und Antimon. Die Säulenbereiche 19 enthalten vorzugsweise mindestens eine Art von dreiwertigem Element aus der Gruppe von Aluminium, Gallium und Indium.
  • Die Säulenbereiche 19 erstrecken sich vorzugsweise in Dickenrichtung innerhalb des Driftbereichs 8, so dass die pn-Übergangsabschnitt mit dem Driftbereich 8 die Super-Junction-(SJ)-Struktur (Superübergangsstruktur) bilden. Die Säulenbereiche 19 durchqueren vorzugsweise den Zwischenabschnitt MID. Die Säulenbereiche 19 sind vorzugsweise in Abständen zur Seite der ersten Hauptoberfläche 3 von dem unteren Abschnitt des Driftbereichs 8 ausgebildet.
  • 19A und 19B sind Schnittansichten eines Verfahrens zur Herstellung des in 17 dargestellten SiC-Halbleiterbauelements 1I. Wie in 19A dargestellt, wird der Driftbereich 8 in der zweiten SiC-Epitaxieschicht 14 durch die gleichen Schritte wie in 4A bis 4D gebildet.
  • Wie in 19B dargestellt, wird eine Resistmaske RM mit einem vorbestimmten Muster auf der zweiten SiC-Epitaxieschicht 14 gebildet. Die Resistmaske RM legt Bereiche des Driftbereichs 8 frei, in denen die Säulenbereiche 19 gebildet werden sollen, und deckt andere Bereiche ab. Anschließend wird das dreiwertige Element (p-Typ-Verunreinigung) durch ein Ionenimplantationsverfahren über die Resistmaske RM in den Driftbereich 8 implantiert, um die p-Typ-Säulenbereiche 19 mit der Zielkonzentration zu bilden.
  • In diesem Schritt wird das dreiwertige Element in den Driftbereich 8 implantiert, so dass die Verunreinigungskonzentration in der Kristallwachstumsrichtung ansteigt (genauer gesagt, allmählich zunimmt). Die Ionenimplantationsmethode in diesem Schritt kann ein Channeling-Implantationsverfahren sein. Bei dem Channeling-Implantationsverfahren wird das dreiwertige Element in Bereiche auf der Seite der Hauptoberfläche (Kristallwachstumsoberfläche) und in Bereiche auf der Seite des SiC-Wafers 10 der zweiten SiC-Epitaxieschicht 14 in Bezug auf einen Zwischenabschnitt der zweiten SiC-Epitaxieschicht 14 implantiert.
  • Die Implantationstiefe des dreiwertigen Elements in Bezug auf den Driftbereich 8 wird durch Einstellen der Implantationsenergie des dreiwertigen Elements, der Implantationstemperatur der zweiten Verunreinigung, des Implantationswinkels der zweiten Verunreinigung usw. genau eingestellt. Die Implantationsenergie des dreiwertigen Elements kann in einem Bereich von nicht weniger als 10 keV und nicht mehr als 1000 keV (vorzugsweise nicht mehr als 100 keV) eingestellt werden. Die Implantationstemperatur des dreiwertigen Elements kann in einem Bereich von mindestens 300 °C und höchstens 1000 °C eingestellt werden.
  • Der Implantationswinkel des dreiwertigen Elements wird in einem Bereich von ±5° in Bezug auf die Kristallachse (= c-Achse) des SiC-Einkristalls als Basis (= 0°) eingestellt. Der Implantationswinkel des dreiwertigen Elements wird vorzugsweise in einem Bereich von ±2° eingestellt. In der vorliegenden Ausführungsform hat die zweite SiC-Epitaxieschicht 14 (SiC-Wafer 10) den Off-Winkel θ, der in der vorbestimmten Off-Richtung D geneigt ist. Daher wird bei dem Channeling-Implantationsverfahren der Implantationswinkel des dreiwertigen Elements in Bezug auf die zweite SiC-Epitaxieschicht 14 oder ein Neigungswinkel der zweiten SiC-Epitaxieschicht 14 in Bezug auf eine Implantationsrichtung des dreiwertigen Elements in Übereinstimmung mit der Off-Richtung D und dem Off-Winkel θ eingestellt.
  • In der vorliegenden Ausführungsform werden die Säulenbereiche 19 gebildet, die sich in der Off-Richtung D (= erste Richtung X) erstrecken. Bei dieser Struktur ist der Implantationswinkel des dreiwertigen Elements ein Neigungswinkel in Bezug auf die Off-Richtung D, und daher ist eine Vektorkomponente des dreiwertigen Elements, das in die zweite SiC-Epitaxieschicht 14 implantiert wird, entlang der Off-Richtung D orientiert. Das dreiwertige Element wird also entlang einer Linie implantiert, die sich in Draufsicht in der Off-Richtung D erstreckt, und ist in einer Schnittansicht, die in einer Richtung orthogonal zur Off-Richtung D ist, im Wesentlichen vertikal in Bezug auf die c-Ebene des SiC-Einkristalls implantiert.
  • Das dreiwertige Element, das bei dem Channeling-Implantationsverfahren verwendet wird, kann mindestens eines aus der Gruppe von Bor, Aluminium, Gallium und Indium sein. Bor hat jedoch die Eigenschaft, dass es sich nur schwer in einen tiefen Bereich der zweiten SiC-Epitaxieschicht 14 durch das Channeling-Implantationsverfahren implantieren lässt. Das bei dem Channeling-Implantationsverfahren verwendete dreiwertige Element ist daher vorzugsweise ein anderes dreiwertiges Element als Bor.
  • Nach der Implantation des dreiwertigen Elements wird das dreiwertige Element elektrisch aktiviert und gleichzeitig werden Gitterdefekte usw., die sich in der zweiten SiC-Epitaxieschicht 14 gebildet haben, durch ein Glühverfahren repariert. Die Glühtemperatur der zweiten SiC-Epitaxieschicht 14 kann nicht weniger als 500 °C und nicht mehr als 2000 °C betragen. Die Aktivierung des dreiwertigen Elements kann zur gleichen Zeit wie die Aktivierung der fünfwertigen Elemente des Driftbereichs 8 erfolgen. Dadurch entsteht das dreiwertige Element. Danach wird das funktionale Bauelement 9, das den Driftbereich 8 und die Säulenbereiche 19 verwendet, auf der Seite der Hauptoberfläche (Kristallwachstumsoberfläche) der zweiten SiC-Epitaxieschicht 14 gebildet. Das SiC-Halbleiterbauelement 1I wird unter anderem in den oben genannten Schritten hergestellt.
  • Das oben beschriebene Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I weist einen ersten Schritt zur Herstellung der zweiten SiC-Epitaxieschicht 14, einen zweiten Schritt zur Bildung des n-Typ-Driftbereichs 8 und einen dritten Schritt zur Bildung der p-Typ-Säulenbereiche 19 auf. Im ersten Schritt wird die n-Typ zweite SiC-Epitaxieschicht 14 mit geringer Konzentration hergestellt. Insbesondere kann die Verunreinigungskonzentration der zweiten SiC-Epitaxieschicht 14 geringer sein als die Zielkonzentration des Driftbereichs 8. Im zweiten Schritt werden die fünfwertigen Elemente (n-Typ-Verunreinigungen) durch das Ionenimplantationsverfahren in die zweite SiC-Epitaxieschicht 14 implantiert, um den n-Typ-Driftbereich 8 mit der Zielkonzentration zu bilden. Im dritten Schritt wird das dreiwertige Element (p-Typ-Verunreinigung) in die zweite SiC-Epitaxieschicht 14 durch das Ionenimplantationsverfahren implantiert, um die p-Typ-Säulenbereiche 19 zu bilden, die die pn-Übergangsabschnitte mit dem Driftbereich 8 bilden.
  • Bei diesem Herstellungsverfahren stellen sich die gleichen Effekte ein, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1A beschrieben wurden. Durch das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I können auch die pn-Übergangsabschnitte in geeigneter Weise zwischen dem Driftbereich 8 und den Säulenbereichen 19 gebildet werden. Auf diese Weise kann das SiC-Halbleiterbauelement 1I mit verbesserten elektrischen Eigenschaften (z. B. verbesserte Stehspannung aufgrund der Säulenbereiche 19) her- und bereitgestellt werden.
  • Aus einem anderen Blickwinkel betrachtet, umfasst das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I einen ersten Schritt zur Herstellung der zweiten SiC-Epitaxieschicht 14, in der der n-Typ-Driftbereich 8 gebildet wird, und einen zweiten Schritt zur Bildung der p-Typ-Säulenbereiche 19. Im zweiten Schritt wird das dreiwertige Element (p-Typ-Verunreinigung), das nicht Bor ist, in die zweite SiC-Epitaxieschicht 14 durch das Ionenimplantationsverfahren implantiert, um die p-Typ-Säulenbereiche 19 zu bilden, die die pn-Übergangsabschnitte mit dem Driftbereich 8 bilden.
  • Bor hat die Eigenschaft, dass es sich nur schwer in einen tiefen Bereich der zweiten SiC-Epitaxieschicht 14 einbringen lässt. Daher können durch die Einstellung der Verunreinigungskonzentration der Säulenbereiche 19 durch das dreiwertige Element außer Bor Schwankungen der Verunreinigungskonzentration der Säulenbereiche 19 in Bezug auf die Zielkonzentration unterdrückt werden. Die pn-Übergangsabschnitte können dadurch in geeigneter Weise zwischen dem Driftbereich 8 und den Säulenbereichen 19 gebildet werden. Auf diese Weise kann das SiC-Halbleiterbauelement 1I mit verbesserten elektrischen Eigenschaften (z. B. verbesserte Stehspannung aufgrund der Säulenbereiche 19) her- und bereitgestellt werden.
  • Bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I kann die zweite SiC-Epitaxieschicht 14 mit der durch eine erste Verunreinigung eingestellten Verunreinigungskonzentration hergestellt werden. In diesem Fall kann der Driftbereich 8 durch Implantation einer zweiten Verunreinigung, die sich von der ersten Verunreinigung unterscheidet, in die zweite SiC-Epitaxieschicht 14 gebildet werden. Die erste Verunreinigung ist vorzugsweise ein fünfwertiges Element mit Ausnahme von Phosphor. Die erste Verunreinigung ist vorzugsweise Stickstoff. Die zweite Verunreinigung ist vorzugsweise ein fünfwertiges Element, das kein Phosphor ist. Bei der zweiten Verunreinigung handelt es sich vorzugsweise um eine aus der Gruppe von Arsen und Antimon.
  • Im Schritt der Bildung der Säulenbereiche 19 kann das Channeling-Implantationsverfahren zur Implantation des dreiwertigen Elements entlang der Kristallachse der zweiten SiC-Epitaxieschicht 14 durchgeführt werden. Das bei dem Channeling-Implantationsverfahren verwendete dreiwertige Element ist vorzugsweise ein anderes dreiwertiges Element als Bor. Das dreiwertige Element, das bei dem Channeling-Implantationsverfahren verwendet wird, kann mindestens eines aus der Gruppe von Bor, Aluminium, Gallium und Indium sein.
  • Das dreiwertige Element wird vorzugsweise in die zweite SiC-Epitaxieschicht 14 unter einem Implantationswinkel von höchstens ±5° in Bezug auf die Kristallachse des SiC-Einkristalls implantiert. Die Kristallachse des SiC-Einkristalls ist vorzugsweise die c-Achse. Die zweite SiC-Epitaxieschicht 14 hat vorzugsweise einen Off-Winkel θ von nicht mehr als 10° gegenüber der c-Ebene des SiC-Einkristalls. Der Off-Winkel θ hat vorzugsweise die Off-Richtung D, die in Richtung der a-Achse des SiC-Einkristalls verläuft.
  • Vorzugsweise werden bei dem Channeling-Implantationsverfahren die Säulenbereiche 19 gebildet, die sich entlang der Off-Richtung D erstrecken. Durch diesen Schritt wird eine Vektorkomponente des implantierten dreiwertigen Elements entlang der Off-Richtung D ausgerichtet. Das dreiwertige Element wird dadurch auf einer Linie implantiert, die sich in der Off-Richtung D und im Wesentlichen vertikal in Bezug auf die c-Ebene des SiC-Einkristalls erstreckt, und daher können die Säulenbereiche 19 in geeigneter Weise gebildet werden.
  • 20 entspricht 18 und ist eine Draufsicht auf ein SiC-Halbleiterbauelement 1J gemäß einer zehnten bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis neunten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 20, dargestellt, weist das SiC-Halbleiterbauelement 1J, wie das SiC-Halbleiterbauelement 1B gemäß der zweiten bevorzugten Ausführungsform, den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8 und das funktionale Bauelement 9 auf. Der Driftbereich 8 weist den ersten Bereich 8a und den zweiten Bereich 8b auf. In der vorliegenden Ausführungsform weist das SiC-Halbleiterbauelement 1J eine Vielzahl von p-Typ-Säulenbereichen 19, die innerhalb des Driftbereichs 8 ausgebildet sind, auf.
  • Die Säulenbereiche 19 sind in der Draufsicht in der gleichen Weise ausgebildet wie die Säulenbereiche 19 gemäß der neunten bevorzugten Ausführungsform. In der vorliegenden Ausführungsform sind die Säulenbereiche 19 jeweils innerhalb des zweiten Bereichs 8b des Driftbereichs 8 so ausgebildet, dass sie einen pn-Übergang mit dem zweiten Bereich 8b bilden. Insbesondere sind die Säulenbereiche 19 als Säulen ausgebildet, die sich in der Schnittansicht in der Dickenrichtung des zweiten Bereichs 8b erstrecken und jeweils mit dem zweiten Bereich 8b einen pn-Übergangsabschnitt bilden, der sich entlang der Dickenrichtung erstreckt.
  • Vorzugsweise erstrecken sich die Säulenbereiche 19 jeweils von der ersten Hauptoberfläche 3 aus über einen Zwischenabschnitt MID. Vorzugsweise sind die Säulenbereiche 19 jeweils in einem Abstand zur Seite der ersten Hauptoberfläche 3 des ersten Bereichs 8a ausgebildet und liegen dem Pufferbereich 7 über den ersten Bereich 8a und einen Abschnitt des zweiten Bereichs 8b gegenüber. Vorzugsweise befinden sich die unteren Endabschnitte der Säulenbereiche 19 in einem Bereich zwischen dem Zwischenabschnitt MID und dem ersten Bereich 8a.
  • Die Säulenbereiche 19 bilden jeweils eine Super-Junction-(JS)-Struktur mit dem zweiten Bereich 8b. Das heißt, die Säulenbereiche 19 bilden jeweils den pn-Übergangsabschnitt, der sich in Dickenrichtung des zweiten Bereichs 8b erstreckt, um eine Verarmungsschicht in Richtung der Breite des zweiten Bereichs 8b auszubilden. Die Säulenbereiche 19 sind vorzugsweise in Abständen so ausgerichtet, dass die sich von einem Säulenbereich 19 ausbreitende Verarmungsschicht mit der sich von einem anderen benachbarten Säulenbereich 19 ausbreitenden Verarmungsschicht verbunden ist.
  • In der vorliegenden Ausführungsform werden die Säulenbereiche 19 so gebildet, dass die n-Typ-Verunreinigungskonzentration des zweiten Bereichs 8b durch eine p-Typ-Verunreinigungskonzentration durch ein dreiwertiges Element ersetzt (ausgeglichen) wird. Das heißt, dass die Säulenbereiche 19 zusätzlich zu den fünfwertigen Elementen, die den zweiten Bereich 8b bilden (Basiskonzentration CA und Zusatzkonzentration CB), jeweils ein dreiwertiges Element enthalten, das mit einer p-Typ-Verunreinigungskonzentration eingeführt wird, die die n-Typ-Verunreinigungskonzentration des zweiten Bereichs 8b übersteigt. Die Säulenbereiche 19 weisen vorzugsweise einen Konzentrationsgradienten der p-Typ-Verunreinigung auf, der proportional zum Konzentrationsgradienten des zweiten Bereichs 8b ist. Die Säulenbereiche 19 haben vorzugsweise eine Verunreinigungskonzentration, die so eingestellt ist, dass ein Ladungsausgleich mit dem zweiten Bereich 8b aufrechterhalten wird.
  • In der vorliegenden Ausführungsform wird das funktionale Bauelement 9 aus dem Driftbereich 8 und den Säulenbereichen 19 gebildet. Das heißt, das SiC-Halbleiterbauelement 1J hat ein funktionales Bauelement 9 vom Super-Junction-(SJ)-Typ.
  • Auch bei dem oben beschriebenen SiC-Halbleiterbauelement 1J stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1I gemäß der neunten bevorzugten Ausführungsform beschrieben sind.
  • 21A und 21B sind Schnittansichten eines Verfahrens zur Herstellung des in 20 dargestellten SiC-Halbleiterbauelements 1J. Wie in 21A dargestellt, wird der Driftbereich 8 in der zweiten SiC-Epitaxieschicht 14 durch die gleichen Schritte wie in 4A bis 4C und 8A und 8B gebildet. Der Driftbereich 8 weist den ersten Bereich 8a und den zweiten Bereich 8b auf.
  • Wie in 21B dargestellt, wird eine Resistmaske RM mit einem vorbestimmten Muster auf der zweiten SiC-Epitaxieschicht 14 gebildet. Die Resistmaske RM legt Bereiche des Driftbereichs 8 frei, in denen die Säulenbereiche 19 gebildet werden sollen, und deckt andere Bereiche ab. Anschließend wird das dreiwertige Element (p-Typ-Verunreinigung) durch ein Ionenimplantationsverfahren (in dieser Ausführungsform ein Channeling-Implantationsverfahren) über die Resistmaske RM in den Driftbereich 8 implantiert, um die p-Typ-Säulenbereiche 19 mit der Zielkonzentration zu bilden.
  • In diesem Schritt wird das dreiwertige Element, bei dem es sich nicht um Bor handelt, in einem Zwischenabschnitt des zweiten Bereichs 8b in Dickenrichtung implantiert. Insbesondere wird das dreiwertige Element in den zweiten Bereich 8b in einem Abstand zur Seite der ersten Hauptoberfläche 3 des ersten Bereichs 8a implantiert. In dieser Ausführungsform ist das dreiwertige Element außer Bor mindestens eines aus der Gruppe von Aluminium, Gallium und Indium.
  • Auch bei dem oben beschriebenen Verfahren zur Herstellung des SiC-Halbleiterbauelements 1J werden die gleichen Effekte erzielt wie bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I gemäß der neunten bevorzugten Ausführungsform.
  • 22 entspricht 18 und ist eine Schnittansicht eines SiC-Halbleiterbauelements 1K gemäß einer elften bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis zehnten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 22 dargestellt, weist das SiC-Halbleiterbauelement 1K, wie das SiC-Halbleiterbauelement 1C gemäß der dritten bevorzugten Ausführungsform, den SiC-Chip 2, den p-Typ-Basisbereich 16, den p-Typ-Pufferbereich 17, den p-Typ-Driftbereich 18 und das funktionale Bauelement 9 auf. In der vorliegenden Ausführungsform weist das SiC-Halbleiterbauelement 1K eine Vielzahl von n-Typ-Säulenbereichen 20, die innerhalb des Driftbereichs 18 ausgebildet sind, auf. Die Säulenbereiche 20 können auch als „Verunreinigungsbereiche“ bezeichnet werden.
  • Die Säulenbereiche 20 werden aus Teilen des SiC-Chips 2 gebildet. Mit Ausnahme der Aufnahme eines fünfwertigen Elements anstelle eines dreiwertigen Elements werden die Säulenbereiche 20 auf die gleiche Weise gebildet wie die Säulenbereiche 19 gemäß der neunten bevorzugten Ausführungsform. In der vorliegenden Ausführungsform werden die Säulenbereiche 20 in einer Weise gebildet, dass die p-Typ-Verunreinigungskonzentration des Driftbereichs 18 durch eine n-Typ-Verunreinigungskonzentration durch ein fünfwertiges Element ersetzt wird. Das heißt, die Säulenbereiche 20 enthalten zusätzlich zu den dreiwertigen Elementen, die den Driftbereich 18 bilden (Basiskonzentration CA und Zusatzkonzentration CB), jeweils ein fünfwertiges Element, das mit einer n-Typ-Verunreinigungskonzentration eingeführt wird, die die p-Typ-Verunreinigungskonzentration des Driftbereichs 18 übersteigt.
  • Die Säulenbereiche 20 enthalten ein anderes fünfwertiges Element als Phosphor und Stickstoff und weisen eine Verunreinigungskonzentration auf, die durch das andere fünfwertige Element als Phosphor und Stickstoff eingestellt wird. Die Säulenbereiche 20 enthalten vorzugsweise mindestens ein Element aus der Gruppe von Arsen und Antimon. Die Säulenbereiche 20 weisen eine Verunreinigungskonzentration auf, die so eingestellt ist, dass sie in Richtung der ersten Hauptoberfläche 3 zunimmt (insbesondere allmählich zunimmt). Die Säulenbereiche 20 weisen vorzugsweise einen Konzentrationsgradienten der n-Typ-Verunreinigung auf, der proportional zum Konzentrationsgradienten des Driftbereichs 18 ist. Die Säulenbereiche 20 haben vorzugsweise eine Verunreinigungskonzentration, die so eingestellt ist, dass ein Ladungsgleichgewicht mit dem Driftbereich 18 aufrechterhalten wird.
  • In der vorliegenden Ausführungsform wird das funktionale Bauelement 9 aus dem Driftbereich 18 und den Säulenbereichen 20 gebildet. Das heißt, das SiC-Halbleiterbauelement 1K hat ein Super-Junction-(SJ)-Typ funktionales Bauelement 9.
  • Auch bei dem oben beschriebenen SiC-Halbleiterbauelement 1K stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1I gemäß der neunten bevorzugten Ausführungsform beschrieben sind. Das SiC-Halbleiterbauelement 1K wird hergestellt, indem die fünfwertigen Elemente in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I gemäß der neunten bevorzugten Ausführungsform (4A bis 4D und 19A und 19B) durch vorbestimmte dreiwertige Elemente ersetzt werden. Daher werden auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1K die gleichen Effekte erzielt, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1I gemäß der neunten bevorzugten Ausführungsform beschrieben sind.
  • 23 entspricht 18 und ist eine Draufsicht auf ein SiC-Halbleiterbauelement 1L gemäß einer zwölften bevorzugten Ausführungsform. Im Folgenden werden Strukturen, die den bei der ersten bis elften bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 20 dargestellt, weist das SiC-Halbleiterbauelement 1L, wie das SiC-Halbleiterbauelement 1D gemäß der vierten bevorzugten Ausführungsform, den SiC-Chip 2, den p-Typ-Basisbereich 16, den p-Typ-Pufferbereich 17, den p-Typ-Driftbereich 18 und das funktionale Bauelement 9 auf. Der Driftbereich 18 weist den ersten Bereich 18a und den zweiten Bereich 18b auf. In der vorliegenden Ausführungsform weist das SiC-Halbleiterbauelement 1L eine Vielzahl von n-Typ-Säulenbereichen 20, die innerhalb des Driftbereichs 18 ausgebildet sind, auf.
  • Mit Ausnahme der Aufnahme eines fünfwertigen Elements anstelle eines dreiwertigen Elements werden die Säulenbereiche 20 auf die gleiche Weise gebildet wie die Säulenbereiche 19 gemäß der zehnten bevorzugten Ausführungsform (neunte bevorzugte Ausführungsform). Auch die Säulenbereiche 20 werden in der gleichen Weise wie bei der elften bevorzugten Ausführungsform gebildet. In der vorliegenden Ausführungsform sind die Säulenbereiche 20 jeweils innerhalb des zweiten Bereichs 18b so ausgebildet, dass sie einen pn-Übergang mit dem zweiten Bereich 18b bilden. Insbesondere sind die Säulenbereiche 20 als Säulen ausgebildet, die sich in der Schnittansicht in der Dickenrichtung des zweiten Bereichs 18b erstrecken und jeweils einen pn-Übergangsabschnitt bilden, der sich entlang der Dickenrichtung des zweiten Bereichs 18b erstreckt.
  • Vorzugsweise erstrecken sich die Säulenbereiche 20 jeweils von der ersten Hauptoberfläche 3 aus über einen Zwischenabschnitt MID. Vorzugsweise sind die Säulenbereiche 20 jeweils in einem Abstand zur Seite der ersten Hauptoberfläche 3 des ersten Bereichs 18a ausgebildet und liegen dem Pufferbereich 17 über den ersten Bereich 18a und einen Abschnitt des zweiten Bereichs 18b gegenüber. Vorzugsweise befinden sich die unteren Endabschnitte der Säulenbereiche 20 in einem Bereich zwischen dem Zwischenabschnitt MID und dem ersten Bereich 18a.
  • In der vorliegenden Ausführungsform werden die Säulenbereiche 20 in einer Weise gebildet, dass die p-Typ-Verunreinigungskonzentration des zweiten Bereichs 18b durch eine n-Typ-Verunreinigungskonzentration eines fünfwertigen Elements ersetzt wird. Das heißt, dass die Säulenbereiche 20 zusätzlich zu den dreiwertigen Elementen, die den zweiten Bereich 18b bilden (Basiskonzentration CA und Zusatzkonzentration CB), jeweils ein fünfwertiges Element enthalten, das mit einer n-Typ-Verunreinigungskonzentration eingeführt wird, die die p-Typ-Verunreinigungskonzentration des zweiten Bereichs 18b übersteigt.
  • Die Säulenbereiche 20 bilden jeweils eine Super-Junction-(JS)-Struktur mit dem zweiten Bereich 18b. Das heißt, die Säulenbereiche 20 bilden jeweils den pn-Übergangsabschnitt, der sich in Dickenrichtung des zweiten Bereichs 18b erstreckt, um eine Verarmungsschicht in Richtung der Breite des zweiten Bereichs 18b auszubilden. Die Säulenbereiche 20 sind vorzugsweise in Abständen so ausgerichtet, dass die sich von einem Säulenbereich 20 ausbreitende Verarmungsschicht mit der sich von einem anderen benachbarten Säulenbereich 20 ausbreitenden Verarmungsschicht verbunden ist. Die Säulenbereiche 20 weisen vorzugsweise einen Konzentrationsgradienten der n-Typ-Verunreinigung auf, der mindestens proportional zum Konzentrationsgradienten des zweiten Bereichs 18b ist. Die Säulenbereiche 20 haben vorzugsweise eine Verunreinigungskonzentration, die so eingestellt ist, dass ein Ladungsausgleich mit dem zweiten Bereich 18b aufrechterhalten wird.
  • In der vorliegenden Ausführungsform wird das funktionale Bauelement 9 aus dem Driftbereich 18 und den Säulenbereichen 20 gebildet. Das heißt, das SiC-Halbleiterbauelement 1L hat ein Super-Junction-(SJ)-Typ funktionales Bauelement 9.
  • Auch bei dem oben beschriebenen SiC-Halbleiterbauelement 1L stellen sich die gleichen Effekte ein, wie sie für das SiC-Halbleiterbauelement 1J gemäß der zehnten bevorzugten Ausführungsform beschrieben sind. Das SiC-Halbleiterbauelement 1L wird hergestellt, indem die fünfwertigen Elemente in dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1J gemäß der zehnten bevorzugten Ausführungsform (4A bis 4D und 21A und 21B) durch vorbestimmte dreiwertige Elemente ersetzt werden. Daher werden auch bei dem Verfahren zur Herstellung des SiC-Halbleiterbauelements 1L die gleichen Effekte erzielt, wie sie für das Verfahren zur Herstellung des SiC-Halbleiterbauelements 1J gemäß der zehnten bevorzugten Ausführungsform beschrieben sind.
  • Im Folgenden werden Konfigurationsbeispiele des funktionalen Bauelements 9 beschrieben, die auf die erste bis zwölfte bevorzugte Ausführungsform anwendbar sind. Im Folgenden werden spezifische Konfigurationsbeispiele des funktionalen Bauelements 9 unter Verwendung einer der SiC-Halbleiterbauelemente 1A bis 1L gemäß der ersten bis zwölften bevorzugten Ausführungsform beschrieben.
  • 24 ist eine Draufsicht auf eine Struktur, mit der das funktionale Bauelement 9 gemäß einem ersten Konfigurationsbeispiel auf dem SiC-Halbleiterbauelement1A gemäß der ersten bevorzugten Ausführungsform aufgebracht wird. 25 ist eine Schnittansicht entlang der Linie XXV-XXV in 24. 26 ist eine Draufsicht auf den in 25 dargestellten SiC-Chip 2. Im Folgenden werden Strukturen, die den bei der ersten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 24 bis 26 dargestellt, weist das SiC-Halbleiterbauelement 1A den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8 und das funktionale Bauelement 9 auf. In dieser Ausführungsform ist das funktionale Bauelement 9 eine SiC-SBD. In der vorliegenden Ausführungsform ist der Basisbereich 6 als Kathodenbereich des SiC-SBD ausgebildet. Das SiC-Halbleiterbauelement 1A weist einen p-Typ-Schutzbereich 21, einen Isolierfilm 22, eine erste Hauptoberflächenelektrode 23 und eine zweite Hauptoberflächenelektrode 24 auf.
  • Der Schutzbereich 21 ist in einem Oberflächenschichtabschnitt des Driftbereichs 8 in Abständen einwärts von den Umfangskanten der ersten Hauptoberfläche 3 (erste bis vierte Seitenflächen 5A bis 5D) ausgebildet. Der Schutzbereich 21 erstreckt sich in der Draufsicht als Band entlang der Umfangskanten der ersten Hauptoberfläche 3. In der vorliegenden Ausführungsform ist der Schutzbereich 21 ringförmig ausgebildet und umgibt in der Draufsicht einen inneren Abschnitt der ersten Hauptoberfläche 3. Der Schutzbereich 21 ist folglich als Schutzring ausgebildet. Der Schutzbereich 21 hat einen inneren Kantenabschnitt an der Innenseite der ersten Hauptoberfläche 3 sowie einen äußeren Kantenabschnitt an der Seite der Umfangskante der ersten Hauptoberfläche 3. Eine p-Typ-Verunreinigung des Schutzbereichs 21 kann aktiv oder nicht aktiv sein.
  • Der Isolierfilm 22 bedeckt die erste Hauptoberfläche 3. Insbesondere bedeckt der Isolierfilm 22 einen Bereich zwischen den Umfangskanten der ersten Hauptoberfläche 3 und dem Schutzbereich 21, so dass der äußere Kantenabschnitt des Schutzbereichs 21 abgedeckt wird. Der Isolierfilm 22 hat eine Öffnung 25, die den inneren Abschnitt der ersten Hauptoberfläche 3 und den inneren Kantenabschnitt des Schutzbereichs 21 freilegt.
  • Die erste Hauptoberflächenelektrode 23 bedeckt die erste Hauptoberfläche 3. Die erste Hauptoberflächenelektrode 23 tritt von oberhalb des Isolierfilms 22 in die Öffnung 25 ein und bedeckt die erste Hauptoberfläche 3 innerhalb der Öffnung 25. Die erste Hauptoberflächenelektrode 23 ist elektrisch mit dem Driftbereich 8 und dem Schutzbereich 21 innerhalb der Öffnung 25 verbunden. In der vorliegenden Ausführungsform bildet die erste Hauptoberflächenelektrode 23 einen Schottky-Übergang mit dem Driftbereich 8. Die zweite Hauptoberflächenelektrode 24 bedeckt die zweite Hauptoberfläche 4. Insbesondere bedeckt die zweite Hauptoberflächenelektrode 24 im Wesentlichen die gesamte zweite Hauptoberfläche 4. Die zweite Hauptelektrode 24 bildet einen ohmschen Kontakt mit dem Basisbereich 6.
  • Mit der oben beschriebenen Struktur kann das SiC-Halbleiterbauelement 1A mit der SiC-SBD bereitgestellt werden, dessen elektrische Eigenschaften durch den Driftbereich 8 verbessert sind. Die Struktur des funktionalen Bauelements 9 (SiC-SBD) kann gemäß dem ersten Konfigurationsbeispiel auch auf jede andere der ersten bis zwölften bevorzugten Ausführungsformen angewandt werden, die nicht die erste bevorzugte Ausführungsform ist.
  • 27 ist eine Draufsicht auf eine Struktur, mit der das funktionale Bauelement 9 gemäß einem zweiten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement 1J gemäß der zehnten bevorzugten Ausführungsform aufgebracht wird. 28 ist eine Schnittansicht entlang der in 27 dargestellten Linie XXVIII-XXVIII. 29 ist eine Draufsicht auf den in 28 dargestellten SiC-Chip 2. Im Folgenden werden Strukturen, die den bei der zehnten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 27 bis 29 dargestellt, weist das SiC-Halbleiterbauelement 1J den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8, die p-Typ-Säulenbereiche 19 und das funktionale Bauelement 9 auf. Der Driftbereich 8 weist den ersten Bereich 8a und den zweiten Bereich 8b auf. In der vorliegenden Ausführungsform ist das funktionale Bauelement 9 eine Super-Junction-SiC-SBD. In der vorliegenden Ausführungsform ist der Basisbereich 6 als Kathodenbereich der SiC-SBD ausgebildet.
  • Wie bei dem funktionalen Bauelement 9 gemäß dem ersten Konfigurationsbeispiel (siehe 24 bis 26), weist das SiC-Halbleiterbauelement 1J den p-Typ-Schutzbereich 21, den Isolierfilm 22, die erste Hauptoberflächenelektrode 23 und die zweite Hauptoberflächenelektrode 24 auf. Nachfolgend werden die Unterschiede zu dem funktionalen Bauelement 9 gemäß dem ersten Konfigurationsbeispiel (siehe 24 bis 26) beschrieben.
  • In der vorliegenden Ausführungsform ist der Schutzbereich 21 flacher als die Säulenbereiche 19 und befindet sich in einer Tiefenposition an der Seite der ersten Hauptoberflächen 3 in Bezug auf die unteren Abschnitte der Säulen. Der Schutzbereich 21 ist vorzugsweise in einem Bereich ausgebildet, der weiter von der ersten Hauptoberfläche 3 entfernt ist als Zwischenabschnitte der Säulenbereiche 19. Der Schutzbereich 21 kann mit beiden Endabschnitten in Längsrichtung der Säulenbereiche 19 verbunden sein. In der vorliegenden Ausführungsform weist der Isolierfilm 22 eine Öffnung 25 auf, die die Säulenbereiche 19 und den inneren Kantenabschnitt des Schutzbereichs 21 im inneren Abschnitt der ersten Hauptoberfläche 3 freilegt. Die erste Hauptoberflächenelektrode 23 ist elektrisch mit dem Driftbereich 8, den Säulenbereichen 19 und dem Schutzbereich 21 innerhalb der Öffnung 25 verbunden.
  • Mit der oben beschriebenen Struktur kann das SiC-Halbleiterbauelement 1J mit der Super-Junction-SiC-SBD bereitgestellt werden, dessen elektrische Eigenschaften durch den Driftbereich 8 und die Säulenbereiche 19 verbessert sind. Die Struktur des funktionalen Bauelements 9 (Super-Junction-SiC-SBD) gemäß dem zweiten Konfigurationsbeispiel kann auch auf jede der neunten bis zwölften bevorzugten Ausführungsformen mit Ausnahme der zehnten bevorzugten Ausführungsform angewendet werden.
  • 30 ist eine Draufsicht auf eine Struktur, mit der das funktionale Bauelement 9 gemäß einem dritten Konfigurationsbeispiel auf das SiC-Halbleiterbauelement 1A gemäß der ersten bevorzugten Ausführungsform aufgebracht wird. 31 ist eine Schnittansicht entlang der Linie XXXI-XXXI in 30. 32 ist eine vergrößerte Ansicht des in 30 dargestellten Bereichs XXXII. 33 ist eine Schnittansicht entlang der Linie XXXII-XXXII in 32. 34 ist eine vergrößerte Ansicht des in 31 dargestellten Bereichs XXXIV. Im Folgenden werden Strukturen, die den bei der ersten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 30 bis 34 dargestellt, weist das SiC-Halbleiterbauelement 1A den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8 und das funktionale Bauelement 9 auf. In der vorliegenden Ausführungsform ist das funktionale Bauelement 9 ein SiC-MISFET mit Trench-Gate (Gate-Graben-Struktur). In dieser Ausführungsform ist der Basisbereich 6 als Drain-Bereich des SiC-MISFETs ausgebildet.
  • Das SiC-Halbleiterbauelement 1A hat eine aktive Fläche 31, eine Außenfläche 32 und erste bis vierte Verbindungsflächen 33A bis 33D, die an der ersten Hauptoberfläche 3 ausgebildet sind. Die aktive Fläche 31, die Außenfläche 32 und die erste bis vierte Verbindungsfläche 33A bis 33D begrenzen eine aktive Mesa 34 auf der ersten Hauptoberfläche 3. Die aktive Fläche 31 kann auch als „erste Fläche“ bezeichnet werden, die Außenfläche 32 als „zweite Fläche“ oder „Umfangsfläche“ und die aktive Mesa 34 als „Mesa“
  • Die aktive Fläche 31 ist mit Abstand nach innen von den Umfangskanten der ersten Hauptoberfläche 3 (erste bis vierte Seitenfläche 5A bis 5D) ausgebildet. Die aktive Fläche 31 hat eine ebene Oberfläche, die sich in der ersten Richtung X und der zweiten Richtung Y erstreckt. Die aktive Fläche 31 hat den oben beschriebenen Off-Winkel θ und die Off-Richtung D. In der vorliegenden Ausführungsform ist die aktive Fläche 31 viereckig mit vier Seiten, die in der Draufsicht parallel zu den ersten bis vierten Seitenflächen 5A bis 5D verlaufen.
  • Die Außenfläche 32 befindet sich außerhalb der aktiven Fläche 31 und ist in Dickenrichtung des SiC-Chips 2 (in Richtung der zweiten Hauptoberfläche 4) gegenüber der aktiven Fläche 31 zurückgesetzt. Insbesondere ist die Außenfläche 32 auf eine Tiefe abgesenkt, die geringer ist als die Dicke des Driftbereichs 8, so dass der Driftbereich 8 freiliegt. Die Außenfläche 32 ist als ein Band ausgebildet, das sich in der Draufsicht entlang der aktiven Fläche 31 erstreckt. In der vorliegenden Ausführungsform ist die Außenfläche 32 ringförmig (insbesondere viereckig) und umgibt die aktive Fläche 31 in der Draufsicht. Die Außenfläche 32 hat eine ebene Oberfläche, die sich in der ersten Richtung X und der zweiten Richtung Y erstreckt und im Wesentlichen parallel zur aktiven Fläche 31 verläuft. Wie die aktive Fläche 31 hat auch die Außenfläche 32 den Off-Winkel θ und die Off-Richtung D. Die Außenfläche 32 steht mit den ersten bis vierten Seitenflächen 5A bis 5D in Verbindung.
  • Die ersten bis vierten Verbindungsflächen 33A bis 33D erstrecken sich in der Normalenrichtung Z und verbinden die aktive Fläche 31 und die Außenfläche 32. Die erste Verbindungsfläche 33A befindet sich auf der Seite der ersten Seitenfläche 5A, die zweite Verbindungsfläche 33B befindet sich auf der Seite der zweiten Seitenfläche 5B, die dritte Verbindungsfläche 33C befindet sich auf der Seite der dritten Seitenfläche 5C und die vierte Verbindungsfläche 33D befindet sich auf der Seite der vierten Seitenfläche 5D. Die erste Verbindungsfläche 33A und die zweite Verbindungsfläche 33B erstrecken sich in der ersten Richtung X und liegen einander in der zweiten Richtung Y gegenüber. Die dritte Verbindungsfläche 33C und die vierte Verbindungsfläche 33D erstrecken sich in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Die ersten bis vierten Verbindungsflächen 33A bis 33D legen den Driftbereich 8 frei.
  • Die erste bis vierte Verbindungsfläche 33A bis 33D können sich im Wesentlichen senkrecht zwischen der aktiven Fläche 31 und der Außenfläche 32 erstrecken, so dass die aktive Mesa 34 in Form eines vierseitigen Prismas abgegrenzt ist. Die erste bis vierte Verbindungsfläche 33A bis 33D können von der aktiven Fläche 31 schräg nach unten zur Außenfläche 32 geneigt sein, so dass die aktive Mesa 34 in Form eines Pyramidenstumpfes abgegrenzt ist. Das SiC-Halbleiterbauelement 1A weist somit eine aktive Mesa 34, die im Driftbereich 8 an der ersten Hauptoberfläche 3 ausgebildet ist, auf. Die aktive Mesa 34 wird nur in dem Driftbereich 8 gebildet und nicht in dem Basisbereich 6 und dem Pufferbereich 7.
  • Das SiC-Halbleiterbauelement 1A weist den SiC-MISFET, der an der aktiven Fläche 31 ausgebildet ist, auf. Die Struktur des SiC-MISFET wird nun im Einzelnen beschrieben. Das SiC-Halbleiterbauelement 1A weist einen p-Typ-Körperbereich 35 auf, der in einem Oberflächenschichtabschnitt der aktiven Fläche 31 ausgebildet ist. Der Körperbereich 35 bildet einen Abschnitt einer Körperdiode des SiC-MISFET. Der Körperbereich 35 kann über den gesamten Oberflächenschichtabschnitt der aktiven Fläche 31 gebildet werden.
  • Das SiC-Halbleiterbauelement 1A weist einen n-Typ-Source-Bereich 36, der in einem Oberflächenschichtabschnitt des Körperbereichs 35 ausgebildet ist, auf. Der Source-Bereich 36 bildet Source des SiC-MISFET. Der Source-Bereich 36 kann über den gesamten Oberflächenschichtabschnitt des Körperbereichs 35 gebildet werden. Der Source-Bereich 36 hat eine n-Typ-Verunreinigungskonzentration, die die n-Typ-Verunreinigungskonzentration des Driftbereichs 8 übersteigt. Der Source-Bereich 36 bildet SiC-MISFET-Kanäle CH mit dem Driftbereich 8 innerhalb des Körperbereichs 35.
  • Das SiC-Halbleiterbauelement 1A weist eine Vielzahl von Trench-Gate-Strukturen (Gate-Graben-Strukturen) 37, die in der aktiven Fläche 31 ausgebildet sind, auf. Die Trench-Gate-Strukturen 37 bilden ein Gate des SiC-MISFET und steuern die Inversion (Ein) und Nichtinversion (Aus) der Kanäle CH. Die Trench-Gate-Strukturen 37 sind so ausgebildet, dass sie den Körperbereich 35 und den Source-Bereich 36 durchqueren und den Driftbereich 8 erreichen.
  • Die Trench-Gate-Strukturen 37 sind jeweils als Bänder ausgebildet, die in Draufsicht in Abständen in der ersten Richtung X ausgebildet sind und sich in der zweiten Richtung Y erstrecken. Jede Trench-Gate-Struktur 37 ist in einem Abstand zur Seite der aktiven Fläche 31 von dem unteren Abschnitt des Driftbereichs 8 ausgebildet und liegt dem Pufferbereich 7 über einen Teil des Driftbereichs 8 gegenüber.
  • Jede Trench-Gate-Struktur 37 weist einen Gate-Graben 38, einen Gate-Isolierfilm 39 und eine Gate-Elektrode 40 auf. Der Gate-Graben 38 ist in der aktiven Fläche 31 ausgebildet. Der Gate-Isolierfilm 39 ist als Film auf einer Innenwand des Gate-Grabens 38 ausgebildet. Die Gate-Elektrode 40 ist in den Gate-Graben 38 auf dem Gate-Isolierfilm 39 eingebettet. Die Gate-Elektrode 40 liegt dem Driftbereich 8, dem Körperbereich 35 und dem Source-Bereich 36 über den Gate-Isolierfilm 39 gegenüber. An der Gate-Elektrode 40 wird ein Gate-Potential angelegt.
  • Das SiC-Halbleiterbauelement 1A weist eine Vielzahl von Trench-Source-Strukturen (Source-Graben-Strukturen) 41, die in der aktiven Fläche 31 ausgebildet sind, auf. Die Trench-Source-Strukturen 41 werden jeweils in einem Bereich der aktiven Fläche 31 zwischen zwei benachbarten Trench-Gate-Strukturen 37 gebildet. Die Trench-Source-Strukturen 41 sind jeweils als Band ausgebildet, das sich in der Draufsicht in die zweite Richtung Y erstreckt. Die Trench-Source-Struktur 41 sind so ausgebildet, dass sie den Körperbereich 35 und den Source-Bereich 36 durchqueren und den Driftbereich 8 erreichen. Die Trench-Source-Strukturen 41 sind in einem Abstand zur Seite der aktiven Fläche 31 vom unteren Abschnitt des Driftbereichs 8 ausgebildet und liegen dem Pufferbereich 7 über einen Teil des Driftbereichs 8 gegenüber.
  • Jede Trench-Source-Struktur 41 hat eine Tiefe, die größer ist als die Tiefe der Trench-Gate-Strukturen 37. D.h., eine untere Wand jeder Trench-Source-Struktur 41 befindet sich an einem unteren Abschnitt des Driftbereichs 8 in Bezug auf eine untere Wand jeder Trench-Gate-Struktur 37. In der vorliegenden Ausführungsform liegt die untere Wand jeder Trench-Source-Struktur 41 im Wesentlichen in derselben Ebene wie die Außenfläche 32. Jede Trench-Source-Struktur 41 kann auch eine Tiefe aufweisen, die der Tiefe der Trench-Gate-Strukturen 37 entspricht.
  • Jede Trench-Source-Struktur 41 weist einen Source-Graben 42, einen Source-Isolierfilm 43 und eine Source-Elektrode 44 auf. Der Source-Graben 42 ist in der aktiven Fläche 31 ausgebildet. Der Source-Isolierfilm 43 ist als Film auf einer Innenwand des Source-Grabens 42 ausgebildet. Die Source-Elektrode 44 ist in den Source-Graben 42 auf dem Source-Isolierfilm 43 eingebettet. An die Source-Elektrode 44 wird ein Source-Potential angelegt.
  • Das SiC-Halbleiterbauelement 1A weist eine Vielzahl von p-Typ-Kontaktbereichen 45 auf, die jeweils in Bereichen des Driftbereichs 8 ausgebildet sind, die entlang der Trench-Source-Struktur 41 ausgerichtet sind. Die p-Typ-Verunreinigungskonzentration der Kontaktbereiche 45 übersteigt die p-Typ-Verunreinigungskonzentration des Körperbereichs 35. Die Kontaktbereiche 45 überdecken jeweils eine entsprechende Trench-Source-Struktur 41 in einer Mehrfach-zu-Eins-Entsprechung in Abständen in der zweiten Richtung Y. Die Kontaktbereiche 45 können stattdessen auch jeweils eine entsprechende Trench-Source-Struktur 41 in einer Eins-zu-Eins-Entsprechung überdecken. Jeder Kontaktbereich 45 bedeckt eine Seitenwand und eine untere Wand jeder Trench-Source-Struktur 41 und ist elektrisch mit dem Körperbereich 35 verbunden.
  • Das SiC-Halbleiterbauelement 1A weist eine Vielzahl von p-Typ-Wannenbereichen (Well) 46, die jeweils in Bereichen des Oberflächenschichtabschnitts der aktiven Fläche 31 ausgebildet sind, die entlang der Trench-Source-Struktur 41 ausgerichtet sind. Vorzugsweise übersteigt die p-Typ-Verunreinigungskonzentration in den Wannenbereichen 46 die p-Typ-Verunreinigungskonzentration im Körperbereich 35, ist aber geringer als die p-Typ-Verunreinigungskonzentration in den Kontaktbereichen 45. Die Wannenbereiche 46 überspannen jeweils eine entsprechende Trench-Source-Struktur 41 einschließlich des Kontaktbereichs 45. Jeder Wannenbereich 46 kann als ein Band ausgebildet sein, das sich entlang der entsprechenden Trench-Source-Struktur 41 erstreckt. Jeder Wannenbereich 46 bedeckt die Seitenwand und die untere Wand jeder Trench-Source-Struktur 41 und ist elektrisch mit dem Körperbereich 35 verbunden.
  • Wie in 34 dargestellt, weist das SiC-Halbleiterbauelement 1A einen äußeren p-Typ-Kontaktbereich 48, der in einem Oberflächenschichtabschnitt des Driftbereichs 8 in der Außenfläche 32 ausgebildet ist, auf. Der äußere Kontaktbereich 48 hat vorzugsweise eine p-Typ-Verunreinigungskonzentration, die die p-Typ-Verunreinigungskonzentration des Körperbereichs 35 übersteigt. Der äußere Kontaktbereich 48 wird in der Draufsicht in Abständen von den Umfangskanten der aktiven Fläche 31 und den Umfangskanten der Außenfläche 32 gebildet. Der äußere Kontaktbereich 48 ist als ein Band ausgebildet, das sich in der Draufsicht entlang der aktiven Fläche 31 erstreckt. In der vorliegenden Ausführungsform ist der äußere Kontaktbereich 48 ringförmig (insbesondere viereckig) und umgibt die aktive Fläche 31 in der Draufsicht.
  • Der äußere Kontaktbereich 48 wird in einem Abstand zur Außenfläche 32 vom unteren Abschnitt des Driftbereichs 8 gebildet. Der gesamte äußere Kontaktbereich 48 befindet sich an der Seite des unteren Abschnitts des Driftbereichs 8 in Bezug auf die unteren Wände der Trench-Gate-Strukturen 37. Der äußere Kontaktbereich 48 bildet einen pn-Übergangsabschnitt mit dem Driftbereich 8. Dadurch wird eine pn-Übergangsdiode mit dem äußeren Kontaktbereich 48 als Anode und dem Driftbereich 8 als Kathode gebildet.
  • Das SiC-Halbleiterbauelement 1A weist einen äußeren p-Typ-Wannenbereich 49, der in einem Oberflächenschichtabschnitt der Außenfläche 32 ausgebildet ist, auf. Der äußere Wannenbereich 49 hat eine geringere p-Typ-Verunreinigungskonzentration als der äußere Kontaktbereich 48. Die p-Typ-Verunreinigungskonzentration des äußeren Wannenbereichs 49 ist vorzugsweise im Wesentlichen gleich der p-Typ-Verunreinigungskonzentration der Wannenbereiche 46. Der äußere Wannenbereich 49 wird in der Draufsicht in einem Bereich zwischen den Umfangskanten der aktiven Fläche 31 und dem äußeren Kontaktbereich 48 gebildet.
  • Der äußere Kontaktbereich 49 ist als ein Band ausgebildet, das sich in der Draufsicht entlang der aktiven Fläche 31 erstreckt. In der vorliegenden Ausführungsform ist der äußere Wannenbereich 49 ringförmig (insbesondere viereckig) und umgibt die aktive Fläche 31 in der Draufsicht. Der äußere Wannenbereich 49 ist elektrisch mit dem äußeren Kontaktbereich 48 verbunden. In dieser Ausführungsform erstreckt sich der äußere Wannenbereich 49 von der Außenfläche 32 zu den ersten bis vierten Verbindungsflächen 33A bis 33D und bedeckt die ersten bis vierten Verbindungsflächen 33A bis 33D im Inneren des SiC-Chips 2. Der äußere Wannenbereich 49 ist elektrisch mit dem Körperbereich 35 in einem Oberflächenschichtabschnitt der aktiven Fläche 31 verbunden.
  • Der äußere Wannenbereich 49 ist tiefer als der äußere Kontaktbereich 48. Der äußere Wannenbereich 49 wird in einem Abstand zur Außenfläche 32 vom unteren Abschnitt des Driftbereichs 8 gebildet. Der äußere Wannenbereich 49 befindet sich an der Unterseite des Driftbereichs 8 in Bezug auf die unteren Wände der Trench-Gate-Strukturen 37. Der äußere Wannenbereich 49 bildet einen pn-Übergangsabschnitt mit dem Driftbereich 8.
  • Das SiC-Halbleiterbauelement 1A weist mindestens einen (vorzugsweise nicht weniger als 2 und nicht mehr als 20) p-Typ-Feldbereich 50 auf, der in einem Bereich des Oberflächenschichtabschnitts der Außenfläche 32 zwischen dem äußeren Kontaktbereich 48 und den Umfangskanten der Außenfläche 32 ausgebildet ist. Eine Vielzahl der Feldbereiche 50 kann ein elektrisches Feld im Inneren des SiC-Chips 2 an der Außenfläche 32 entspannen. Die Anzahl, Breite, Tiefe, p-Typ-Verunreinigungskonzentration usw. der Feldbereiche 50 sind willkürlich und können je nach dem zu entspannenden elektrischen Feld verschiedene Werte annehmen. In der vorliegenden Ausführungsform weist das SiC-Halbleiterbauelement 1A fünf Feldbereiche 50 auf.
  • Die Feldbereiche 50 sind in Abständen zu den Umfangskanten der Außenfläche 32 vom äußeren Kontaktbereich 48 gebildet. Die Feldbereiche 50 sind als Bänder ausgebildet, die sich in der Draufsicht entlang der aktiven Fläche 31 erstrecken. In der vorliegenden Ausführungsform sind die Feldbereiche 50 ringförmig (insbesondere viereckig) und umgeben die aktive Fläche 31 in der Draufsicht. Die Feldbereiche 50 sind folglich jeweils als FLR (engl.: field limiting ring) ausgebildet.
  • Die Feldbereiche 50 werden in Abständen zur Außenfläche 32 vom unteren Abschnitt des Driftbereichs 8 gebildet. Die Feldbereiche 50 befinden sich an der Seite des unteren Abschnitts des Driftbereichs 8 in Bezug auf die unteren Wände der Trench-Gate-Strukturen 37. Die Feldbereiche 50 sind tiefer als der äußere Kontaktbereich 48. Der innerste Feldbereich 50 kann mit dem äußeren Kontaktbereich 48 verbunden sein. Die Feldbereiche 50 mit Ausnahme des innersten Feldbereichs 50 können in einem elektrisch schwebenden Zustand ausgebildet sein.
  • Das SiC-Halbleiterbauelement 1A weist einen Hauptoberflächenisolierfilm 51 auf, der die erste Hauptoberfläche 3 (aktive Fläche 31, Außenfläche 32 und erste bis vierte Verbindungsflächen 33A bis 33D) bedeckt. Der Hauptoberflächenisolierfilm 51 schließt an den Gate-Isolierfilm 39 und den Source-Isolierfilm 43 an und legt die Gate-Elektrode 40 und die Source-Elektrode 44 frei.
  • Das SiC-Halbleiterbauelement 1A weist eine Seitenwandstruktur 52 auf, die oberhalb der Außenfläche 32 so ausgebildet ist, dass sie mindestens eine der ersten bis vierten Verbindungsflächen 33A bis 33D abdeckt. Insbesondere ist die Seitenwandstruktur 52 auf dem Hauptoberflächenisolierfilm 51 ausgebildet. Die Seitenwandstruktur 52 kann einen anorganischen Isolator oder Polysilizium enthalten.
  • Das SiC-Halbleiterbauelement 1A weist einen Zwischenschichtisolierfilm 53 auf, der auf dem Hauptoberflächenisolierfilm 51 ausgebildet ist. Der Zwischenschichtisolierfilm 53 bedeckt die aktive Fläche 31, die Außenfläche 32 und die erste bis vierte Verbindungsfläche 33A bis 33D. Der Zwischenschichtisolierfilm 53 bedeckt den Hauptoberflächenisolierfilm 51 entlang der Seitenwandstruktur 52.
  • Das SiC-Halbleiterbauelement 1A weist eine Gate-Hauptoberflächenelektrode 54 (erste Hauptoberflächenelektrode) auf, die auf der ersten Hauptoberfläche 3 (auf dem Zwischenschichtisolierfilm 53) ausgebildet ist. Die Gate-Hauptoberflächenelektrode 54 überträgt das von außen zugeführte Gate-Potential auf die Trench-Gate-Strukturen 37 (Gate-Elektroden 40). In der vorliegenden Ausführungsform ist die Gate-Hauptoberflächenelektrode 54 auf der aktiven Fläche 31, aber nicht auf der Außenfläche 32 angeordnet. Die Gate-Hauptoberflächenelektrode 54 weist eine Gate-Pad-Elektrode 55 und eine Gate-Verdrahtungselektrode 56 auf. In der vorliegenden Ausführungsform ist die Gate-Pad-Elektrode 55 in einem Bereich eines Umfangskantenabschnitts der aktiven Fläche 31 angeordnet, der an einen zentralen Abschnitt der ersten Verbindungsfläche 33A angrenzt.
  • Die Gate-Verdrahtungselektrode 56 wird von der Gate-Hauptoberflächenelektrode 54 auf den Zwischenschichtisolierfilm 53 herausgeführt. Die Gate-Verdrahtungselektrode 56 ist als Band ausgebildet, das sich entlang der Umfangskanten der aktiven Fläche 31 erstreckt, so dass es in der Draufsicht die Endabschnitte der Trench-Gate-Strukturen 37 schneidet (genauer gesagt: orthogonal dazu steht). Die Gate-Verdrahtungselektrode 56 durchdringt den Zwischenschichtisolierfilm 53 und ist elektrisch mit den Trench-Gate-Strukturen 37 (Gate-Elektroden 40) verbunden. Die Gate-Verdrahtungselektrode 56 überträgt das an der Gate-Hauptoberflächenelektrode 54 angelegte Gate-Potential auf die Trench-Gate-Strukturen 37.
  • Das SiC-Halbleiterbauelement 1A weist eine Source-Hauptoberflächenelektrode 57 (zweite Hauptoberflächenelektrode) auf, die auf der ersten Hauptoberfläche 3 (auf dem Zwischenschichtisolierfilm 53) ausgebildet ist. Die Source-Hauptoberflächenelektrode 57 überträgt das von außen zugeführte Source-Potential auf die Trench-Source-Strukturen 41 (Source-Elektroden 44). In der vorliegenden Ausführungsform ist die Source-Hauptoberflächenelektrode 57 auf der aktiven Fläche 31 und der Außenfläche 32 angeordnet. Die Source-Hauptoberflächenelektrode 57 weist eine Source-Pad-Elektrode 58 und eine Source-Verdrahtungselektrode 59 auf. Die Source-Pad-Elektrode 58 ist auf der aktiven Fläche 31 in einem Abstand von der Gate-Hauptoberflächenelektrode 54 angeordnet.
  • In der vorliegenden Ausführungsform hat die Source-Pad-Elektrode 58 eine polygonale Form mit einem Aussparungsabschnitt, der in Richtung der Innenseite der aktiven Fläche 31 zurückgesetzt ist, so dass sie in der Draufsicht an den Seiten entlang der Gate-Hauptoberflächenelektrode 54 anliegt. Die Source-Pad-Elektrode 58 durchdringt den Zwischenschichtisolierfilm 53 und ist elektrisch mit den Trench-Source-Strukturen 41, dem Source-Bereich 36 und den Wannenbereichen 46 verbunden. Die Source-Pad-Elektrode 58 überträgt das von außen zugeführte Source-Potential auf die Trench-Source-Strukturen 41, den Source-Bereich 36 und die Wannenbereiche 46.
  • Die Source-Verdrahtungselektrode 59 ist als Band ausgebildet, das von der Source-Pad-Elektrode 58 auf den Zwischenschichtisolierfilm 53 hinausgeführt wird und sich entlang der Umfangskanten der aktiven Fläche 31 (erste bis vierte Verbindungsflächen 33A bis 33D) erstreckt. In der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 59 ringförmig ausgebildet (insbesondere viereckig), die die Gate-Hauptoberflächenelektrode 54, die Source-Pad-Elektrode 58 und die Gate-Verdrahtungselektrode 56 insgesamt in der Draufsicht umgibt.
  • Die Source-Verdrahtungselektrode 59 bedeckt die Seitenwandstruktur 52 über dem Zwischenschichtisolierfilm 53 und wird von der Seite der aktiven Fläche 31 zur Seite der Außenfläche 32 herausgeführt. Auf der Seite der Außenfläche 32 durchdringt die Source-Verdrahtungselektrode 59 den Zwischenschichtisolierfilm 53 und ist elektrisch mit dem äußeren Kontaktbereich 48 verbunden. Vorzugsweise bedeckt die Source-Verdrahtungselektrode 59 entlang ihres gesamten Umfangs die gesamte Seitenwandstruktur 52 und den gesamten äußeren Kontaktbereich 48. Die Source-Verdrahtungselektrode 59 überträgt das an der Source-Pad-Elektrode 58 anliegende Source-Potential auf die äußeren Kontaktbereiche 48.
  • Das SiC-Halbleiterbauelement 1A weist eine Drain-Elektrode 60 (dritte Hauptoberflächenelektrode) auf, die auf der zweiten Hauptoberfläche 4 ausgebildet ist. Die Drain-Elektrode 60 bedeckt die gesamte zweite Hauptoberfläche 4 und erstreckt sich bis zu den Umfangskanten der zweiten Hauptoberfläche 4 (erste bis vierte Seitenfläche 5A bis 5D). Die Drain-Elektrode 60 bildet einen ohmschen Kontakt mit dem Basisbereich 6 (zweite Hauptoberfläche 4). Die Drain-Elektrode 60 überträgt ein Drain-Potential auf den Basisbereich 6.
  • Mit der oben beschriebenen Struktur kann das SiC-Halbleiterbauelement 1A mit dem Trench-Gate-Typ-SiC-MISFET bereitgestellt werden, dessen elektrische Eigenschaften durch den Driftbereich 8 verbessert sind. Selbstverständlich kann die Struktur des funktionalen Bauelements 9 (SiC-MISFET) gemäß dem dritten Konfigurationsbeispiel auch auf jede andere der ersten bis zwölften bevorzugten Ausführungsformen angewandt werden, die nicht der ersten bevorzugten Ausführungsform entspricht.
  • Wenn zum Beispiel die Struktur des funktionalen Bauelements 9 gemäß dem dritten Konfigurationsbeispiel auf den Driftbereich 8, der den ersten Bereich 8a und den zweiten Bereich 8b aufweist, angewendet werden soll, wird die aktive Mesa 34 nur im zweiten Bereich 8b des Driftbereichs 8 gebildet und das funktionale Bauelement 9 somit nur im zweiten Bereich 8b gebildet. Wenn die Struktur des funktionalen Bauelements 9 gemäß dem dritten Konfigurationsbeispiel im p-Typ-Driftbereich 18 gebildet werden soll, würde die Struktur auch eine sein, bei der die „n-Typ-Bereiche“ durch „p-Typ-Bereiche“ und die „p-Typ-Bereiche“ durch „n-Typ-Bereiche“ ersetzt werden können.
  • 35 ist eine Draufsicht auf eine Struktur, mit der das funktionale Bauelement 9 gemäß einem vierten Konfigurationsbeispiel auf die SiC-Halbleiteranordnung 1J gemäß der zehnten bevorzugten Ausführungsform aufgebracht wird. 36 ist eine vergrößerte Ansicht des in 35 dargestellten Bereichs XXXVI. 37 ist eine Schnittansicht entlang der in 36 dargestellten Linie XXXVII-XXXVII. Im Folgenden werden Strukturen, die den bei der zehnten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 35 bis 37 dargestellt, weist das SiC-Halbleiterbauelement 1J den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8, die p-Typ-Säulenbereiche 19 und das funktionale Bauelement 9 auf. Wie im Fall der zehnten bevorzugten Ausführungsform weist der Driftbereich 8 den ersten Bereich 8a und den zweiten Bereich 8b auf. Wie bei der zehnten bevorzugten Ausführungsform werden die Säulenbereiche 19 in dem zweiten Bereich 8b gebildet. In 35 bis 37 ist ein Beispiel dargestellt, bei dem die Säulenbereiche 19 in der Draufsicht als Bänder ausgebildet sind, die in Abständen in der ersten Richtung X (a-Achsenrichtung) angeordnet sind und sich in der zweiten Richtung Y (m-Achsenrichtung) erstrecken. In der vorliegenden Ausführungsform ist das funktionale Bauelement 9 ein Trench-Gate/Super-Junction-SiC-MISFET. Der Aufbau des SIC-MISFET wird im Folgenden näher beschrieben.
  • Das SiC-Halbleiterbauelement 1J weist einen p-Typ-Körperbereich 61 auf, der in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 ausgebildet ist. Der Körperbereich 61 bildet einen Abschnitt einer Körperdiode des SiC-MISFET. Insbesondere ist der Körperbereich 61 in einem Abstand zur Seite der ersten Hauptoberfläche 3 von den unteren Endabschnitten der Säulenbereiche 19 so ausgebildet, dass er mit den Säulenbereichen 19 verbunden ist. Der Körperbereich 61 ist vorzugsweise in einem Abstand zur Seite der ersten Hauptoberfläche 3 von den Zwischenabschnitten der Säulenbereiche 19 ausgebildet.
  • Das SiC-Halbleiterbauelement 1J weist einen n-Typ-Source-Bereich 62 auf, der in einem Oberflächenschichtabschnitt des Körperbereichs 61 ausgebildet ist. Der Source-Bereich 62 bildet Source des SiC-MISFET. Der Source-Bereich 62 hat eine n-Typ-Verunreinigungskonzentration, die die n-Typ-Verunreinigungskonzentration des Driftbereichs 8 übersteigt. Der Source-Bereich 62 bildet SiC-MISFET-Kanäle CH mit dem Driftbereich 8 innerhalb des Körperbereichs 61.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von Trench-Gate-Strukturen 63 auf, die in der ersten Hauptoberfläche 3 ausgebildet sind. Die Trench-Gate-Strukturen 63 bilden ein Gate des SiC-MISFET und steuern die Inversion (Ein) und Nichtinversion (Aus) der Kanäle CH. Die Trench-Gate-Strukturen 63 sind so ausgebildet, dass sie den Körperbereich 61 und den Source-Bereich 62 durchqueren und den Driftbereich 8 erreichen.
  • Die Trench-Gate-Strukturen 63 sind in der Draufsicht jeweils in einem Bereich zwischen zwei benachbarten Säulenbereichen 19 ausgebildet. Die Trench-Gate-Strukturen 63 sind jeweils als ein Band ausgebildet, das sich in der Richtung erstreckt, in der sich die Säulenbereiche 19 in der Draufsicht erstrecken. Das heißt, die Trench-Gate-Strukturen 63 sind als Streifen ausgerichtet, die sich parallel zu den Säulenbereichen 19 erstrecken. Die Trench-Gate-Strukturen 63 können jeweils auch als ein Band ausgebildet sein, das sich in Draufsicht in einer Richtung erstreckt, die die Säulenbereiche 19 schneidet (insbesondere orthogonal dazu).
  • Jede Trench-Gate-Struktur 63 ist in einem Abstand zur Seite der ersten Hauptoberfläche 3 vom unteren Abschnitt des Driftbereichs 8 ausgebildet und liegt dem Pufferbereich 7 über einen Abschnitt des Driftbereichs 8 gegenüber. Insbesondere ist jede Trench-Gate-Struktur 63 innerhalb des zweiten Bereichs 8b in einem Abstand zur ersten Hauptoberfläche 3 auf der Seite des ersten Bereichs 8a ausgebildet und liegt dem Pufferbereich 7 über einen Teil des zweiten Bereichs 8b und des ersten Bereichs 8a gegenüber.
  • Jede Trench-Gate-Struktur 63 weist einen Gate-Graben 64, einen Gate-Isolierfilm 65 und eine Gate-Elektrode 66 auf. Der Gate-Graben 64 ist in der ersten Hauptoberfläche 3 ausgebildet. Der Gate-Isolierfilm 65 ist als Film auf einer Innenwand des Gate-Grabens 64 ausgebildet. Die Gate-Elektrode 66 ist in den Gate-Graben 64 auf dem Gate-Isolierfilm 65 eingebettet. Die Gate-Elektrode 66 liegt dem Driftbereich 8 (zweiter Bereich 8b), dem Körperbereich 61 und dem Source-Bereich 62 über den Gate-Isolierfilm 65 hinweg gegenüber. An der Gate-Elektrode 66 wird ein Gate-Potential angelegt.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von p-Typ-Kontaktbereichen 67 auf, die in einem Oberflächenschichtabschnitt des Körperbereichs 61 ausgebildet sind. Die p-Typ-Verunreinigungskonzentration der Kontaktbereiche 67 übersteigt die p-Typ-Verunreinigungskonzentration des Körperbereichs 61. Die Kontaktbereiche 67 sind in der Draufsicht jeweils in einem Bereich zwischen zwei benachbarten Gate-Gräben 64 ausgebildet. Die Kontaktbereiche 67 stehen den Säulenbereichen 19 in der Draufsicht jeweils eins-zu-eins gegenüber. Die Kontaktbereiche 67 sind jeweils als ein Band ausgebildet, das sich in der Draufsicht in die zweite Richtung Y erstreckt. Die Kontaktbereiche 67 werden jeweils in Abständen in der ersten Richtung X von zwei benachbarten Gate-Gräben 64 gebildet.
  • Das SiC-Halbleiterbauelement 1J weist einen Hauptoberflächenisolierfilm 68 auf, der die erste Hauptoberfläche 3 bedeckt. Der Hauptoberflächenisolierfilm 68 schließt an den Gate-Isolierfilm 65 an und legt die Gate-Elektrode 66 frei. Das SiC-Halbleiterbauelement 1A weist einen Zwischenschichtisolierfilm 69 auf, der auf dem Hauptoberflächenisolierfilm 68 ausgebildet ist. Der Zwischenschichtisolierfilm 69 bedeckt die erste Hauptoberfläche 3 über dem Hauptoberflächenisolierfilm 68.
  • Das SiC-Halbleiterbauelement 1J weist eine Gate-Hauptoberflächenelektrode 70 (erste Hauptoberflächenelektrode 3) auf, die auf der ersten Hauptoberfläche 3 (auf dem Zwischenschichtisolierfilm 69) ausgebildet ist. Die Gate-Hauptoberflächenelektrode 70 überträgt das von außen zugeführte Gate-Potential auf die Trench-Gate-Strukturen 63 (Gate-Elektroden 66). Die Gate-Hauptoberflächenelektrode 70 weist eine Gate-Pad-Elektrode 71 und eine Gate-Verdrahtungselektrode 72 auf. In der vorliegenden Ausführungsform ist die Gate-Pad-Elektrode 71 in einem Bereich eines Umfangskantenabschnitts der ersten Hauptoberfläche 3 angeordnet, der an einen zentralen Abschnitt der ersten Seitenoberfläche 5A angrenzt.
  • Die Gate-Verdrahtungselektrode 72 wird von der Gate-Hauptoberflächenelektrode 70 auf den Zwischenschichtisolierfilm 69 herausgeführt. Die Gate-Verdrahtungselektrode 72 ist als Band ausgebildet, das sich entlang der Umfangskanten der Hauptoberfläche 3 erstreckt, so dass es in der Draufsicht die Endabschnitte der Trench-Gate-Strukturen 63 schneidet (genauer gesagt: orthogonal dazu steht). Die Gate-Verdrahtungselektrode 72 durchdringt den Zwischenschichtisolierfilm 69 und ist elektrisch mit den Trench-Gate-Strukturen 63 (Gate-Elektroden 66) verbunden. Die Gate-Verdrahtungselektrode 72 überträgt das an der Gate-Hauptoberflächenelektrode 70 angelegte Gate-Potential auf die Trench-Gate-Strukturen 63.
  • Das SiC-Halbleiterbauelement 1J weist eine Source-Hauptoberflächenelektrode 73 (zweite Hauptoberflächenelektrode) auf, die auf der ersten Hauptoberfläche 3 (auf dem Zwischenschichtisolierfilm 69) ausgebildet ist. Die Source-Hauptoberflächenelektrode 73 überträgt das von außen zugeführte Source-Potential auf den Source-Bereich 62 und die Kontaktbereiche 67. Die Source-Hauptoberflächenelektrode 73 weist eine Source-Pad-Elektrode 74 auf. Die Source-Pad-Elektrode 74 ist auf der ersten Hauptoberfläche 3 in einem Abstand von der Gate-Hauptoberflächenelektrode 70 angeordnet.
  • In der vorliegenden Ausführungsform hat die Source-Pad-Elektrode 74 eine polygonale Form mit einem Aussparungsabschnitt, der in Richtung der Innenseite der Hauptoberfläche 3 zurückgesetzt ist, so dass sie in der Draufsicht an den Seiten entlang der Gate-Hauptoberflächenelektrode 70 anliegt. Die Source-Pad-Elektrode 74 durchdringt den Zwischenschichtisolierfilm 69 und ist elektrisch mit dem Source-Bereich 62 und den Kontaktbereichen 45 verbunden. Die Source-Pad-Elektrode 74 überträgt das von außen zugeführte Source-Potential auf den Source-Bereich 62 und die Kontaktbereiche 45.
  • Das SiC-Halbleiterbauelement 1J enthält eine Drain-Elektrode 75 (dritte Hauptoberflächenelektrode), die auf der zweiten Hauptoberfläche 4 ausgebildet ist. Die Drain-Elektrode 75 bedeckt die gesamte zweite Hauptoberfläche 4 und erstreckt sich bis zu den Umfangskanten der zweiten Hauptoberfläche 4 (erste bis vierte Seitenfläche 5A bis 5D). Die Drain-Elektrode 75 bildet einen ohmschen Kontakt mit dem Basisbereich 6 (zweite Hauptoberfläche 4).
  • Mit der oben beschriebenen Struktur kann das SiC-Halbleiterbauelement 1J mit dem Trench-Gate/Super-Junction-Typ-SiC-MISFET bereitgestellt werden, dessen elektrische Eigenschaften durch den Driftbereich 8 und die Säulenbereiche 19 verbessert sind. Die Struktur des funktionalen Bauelements 9 (SiC-MISFET) gemäß dem vierten Konfigurationsbeispiel kann auch auf jede der neunten bis zwölften bevorzugten Ausführungsformen mit Ausnahme der zehnten bevorzugten Ausführungsform angewendet werden. Wenn beispielsweise die Struktur des funktionalen Bauelements 9 gemäß dem vierten Konfigurationsbeispiel im p-Typ-Driftbereich 18 gebildet werden soll, wäre die Struktur eine, in der die „n-Typ-Bereiche“ durch „p-Typ-Bereiche“ und die „p-Typ-Bereiche“ durch „n-Typ-Bereiche“ ersetzt sind.
  • 38 ist eine Schnittansicht einer Struktur, mit der das funktionale Bauelement 9 gemäß einem fünften Konfigurationsbeispiel auf das SiC-Halbleiterbauelement 1J gemäß der zehnten bevorzugten Ausführungsform aufgebracht wird. Im Folgenden werden Strukturen, die den bei der zehnten bevorzugten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen, und eine erneute Beschreibung wird weggelassen.
  • Wie in 38 dargestellt, weist das SiC-Halbleiterbauelement 1J den SiC-Chip 2, den n-Typ-Basisbereich 6, den n-Typ-Pufferbereich 7, den n-Typ-Driftbereich 8, die p-Typ-Säulenbereiche 19 und das funktionale Bauelement 9 auf. Wie im Fall der zehnten bevorzugten Ausführungsform weist der Driftbereich 8 den ersten Bereich 8a und den zweiten Bereich 8b auf. Wie bei der zehnten bevorzugten Ausführungsform werden die Säulenbereiche 19 in dem zweiten Bereich 8b gebildet. In 38 ist ein Beispiel dargestellt, bei dem die Säulenbereiche 19 in Draufsicht als Bänder ausgebildet sind, die in Abständen in der ersten Richtung X (a-Achsenrichtung) ausgerichtet sind und sich in der zweiten Richtung Y (m-Achsenrichtung) erstrecken. In vorliegenden Ausführungsform ist das funktionale Bauelement 9 ein Planar-Gate/Super-Junction-Typ-SiC-MISFET. Der Aufbau des SIC-MISFET wird im Folgenden näher beschrieben.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von p-Typ-Körperbereichen 81 auf, die in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 ausgebildet sind. Die Körperbereiche 81 bildet einen Abschnitt einer Körperdiode des SiC-MISFET. Insbesondere sind die Körperbereiche 81 in Abständen zur Seite der ersten Hauptoberfläche 3 von den unteren Endabschnitten der Säulenbereiche 19 so ausgebildet, dass sie mit den Säulenbereichen 19 in einer Eins-zu-eins-Entsprechung verbunden sind. In Bezug auf die Dickenrichtung sind die Körperbereiche 81 vorzugsweise in Abständen zur Seite der ersten Hauptoberfläche 3 von den Zwischenabschnitten der Säulenbereiche 19 ausgebildet. Die Körperbereiche 81 können jeweils als Bänder ausgebildet sein, die sich in der Draufsicht entlang der Säulenbereiche 19 erstrecken.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von n-Typ-Source-Bereichen 82, die jeweils in Oberflächenschichtabschnitten der Körperbereiche 81 ausgebildet sind. Sie bilden Source des SiC-MISFET. Die Source-Bereiche 82 weisen eine n-Typ-Verunreinigungskonzentration auf, die die n-Typ-Verunreinigungskonzentration des Driftbereichs 8 übersteigt. Die Source-Bereiche 82 sind jeweils in einem inneren Abschnitt des entsprechenden Körperbereichs 81 in Abständen von den Umfangskanten des entsprechenden Körperbereichs 81 in der Draufsicht ausgebildet. Die Source-Bereiche 82 können jeweils als Bänder ausgebildet sein, die sich in der Draufsicht entlang der Säulenbereiche 19 erstrecken. Die Source-Bereiche 82 bilden SiC-MISFET-Kanäle CH mit dem Driftbereich 8 innerhalb der Körperbereiche 81.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von p-Typ-Kontaktbereichen 83 auf, die jeweils in Oberflächenschichtabschnitten der Körperbereiche 81 ausgebildet sind. Die p-Typ-Verunreinigungskonzentration der Kontaktbereiche 83 übersteigt die p-Typ-Verunreinigungskonzentration der Körperbereiche 81. Die Kontaktbereiche 83 sind jeweils im Oberflächenschichtabschnitt des entsprechenden Körperbereichs 81 so ausgebildet, dass sie den entsprechenden Source-Bereich 82 durchdringen. Die Kontaktbereiche 83 können jeweils als Bänder ausgebildet sein, die sich in der Draufsicht entlang des Säulenbereichs 19 erstrecken.
  • Das SiC-Halbleiterbauelement 1J weist eine Vielzahl von planaren Gate-Strukturen 84, die auf der ersten Hauptoberfläche 3 ausgebildet sind. Die planaren Gate-Strukturen 84 bilden ein Gate des SiC-MISFET und steuern die Inversion (Ein) und Nichtinversion (Aus) der Kanäle CH. Die planaren Gate-Strukturen 84 bedecken jeweils den Driftbereich 8, die Körperbereiche 81 und die Source-Bereiche 82.
  • Die planaren Gate-Strukturen 84 sind in der Draufsicht jeweils in einem Bereich zwischen zwei benachbarten Körperbereichen 81 ausgebildet. Die planaren Gate-Strukturen 84 sind jeweils als ein Band ausgebildet, das sich in der Richtung erstreckt, in der sich die Säulenbereich 19 in der Draufsicht erstrecken. Das heißt, die planaren Gate-Strukturen 84 sind als Streifen ausgerichtet, die sich parallel zu den Säulenbereichen 19 erstrecken. Die planaren Gate-Strukturen 84 können jeweils auch als Band ausgebildet sein, das sich in einer Richtung erstreckt, die die Säulenbereiche 19 in der Draufsicht schneidet (insbesondere orthogonal dazu).
  • Jede planare Gate-Struktur 84 weist einen Gate-Isolierfilm 85 und eine Gate-Elektrode 86 auf. Auf der ersten Hauptoberfläche 3 bedecken die Gate-Isolierfilme 85 den Kanal CH. Insbesondere bedecken die Gate-Isolierfilme 85 den Driftbereich 8 (zweiter Bereich 8b), den Körperbereich 81 und die Source-Bereiche 82. Die Gate-Elektroden 86 stehen den Kanälen CH über den Gate-Isolierfilmen 85 gegenüber. Insbesondere liegen die Gate-Elektroden 86 dem Driftbereich 8 (zweiter Bereich 8b), den Körperbereich 81 und den Source-Bereichen 82 über die Gate-Isolierfilme 85 hinweg gegenüber. An den Gate-Elektroden 86 wird ein Gate-Potential angelegt.
  • Das SiC-Halbleiterbauelement 1J weist einen Zwischenschichtisolierfilm 87 auf, der auf der ersten Hauptoberfläche 3 ausgebildet ist. Der Zwischenschichtisolierfilm 87 bedeckt die planaren Gate-Strukturen 84. Wie bei dem funktionalen Bauelement 9 gemäß dem dritten Konfigurationsbeispiel weist das SiC-Halbleiterbauelement 1J die Gate-Hauptoberflächenelektrode 70 (erste Hauptoberflächenelektrode), die Source-Hauptoberflächenelektrode 73 (zweite Hauptoberflächenelektrode) und die Drain-Elektrode 75 (dritte Hauptoberflächenelektrode) auf. Die Gate-Hauptoberflächenelektrode 70 weist die Gate-Pad-Elektrode 71 und die Gate-Verdrahtungselektrode 72 auf. Die Gate-Verdrahtungselektrode 72 durchdringt den Zwischenschichtisolierfilm 87 und ist elektrisch mit den planaren Gate-Strukturen 84 (Gate-Elektroden 86) verbunden. Die Source-Hauptoberflächenelektrode 73 weist die Source-Pad-Elektrode 74 auf. Die Source-Pad-Elektrode 74 durchdringt den Zwischenschichtisolierfilm 87 und ist elektrisch mit den Source-Bereichen 82 und den Kontaktbereichen 45 verbunden.
  • Mit der oben beschriebenen Struktur kann das SiC-Halbleiterbauelement 1J mit dem planaren Gate/Super-Junction-Typ-SiC-MISFET bereitgestellt werden, dessen elektrische Eigenschaften durch den Driftbereich 8 und die Säulenbereiche 19 verbessert sind. Die Struktur des funktionalen Bauelements 9 (SiC-MISFET) gemäß dem fünften Konfigurationsbeispiel kann auch auf jede der neunten bis zwölften bevorzugten Ausführungsformen mit Ausnahme der zehnten bevorzugten Ausführungsform angewendet werden. Wenn beispielsweise die Struktur des funktionalen Bauelements 9 gemäß dem fünften Konfigurationsbeispiel im p-Typ-Driftbereich 18 gebildet werden soll, wäre die Struktur eine, in der die „n-Typ-Bereiche“ durch „p-Typ-Bereiche“ und die „p-Typ-Bereiche“ durch „n-Typ-Bereiche“ ersetzt sind.
  • Die oben beschriebenen bevorzugten Ausführungsformen der vorliegenden Erfindung können in noch anderen Ausführungsformen realisiert werden. Bei jeder der oben beschriebenen bevorzugten Ausführungsformen wurde die Struktur beschrieben, bei der die erste Richtung X die Richtung der a-Achse ([11-20] Richtung) des SiC-Einkristalls und die zweite Richtung Y die Richtung der m-Achse ([1-100] Richtung) des SiC-Einkristalls ist. Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann jedoch stattdessen eine Struktur gewählt werden, bei der die erste Richtung X die Richtung der m-Achse ([1-100]-Richtung) des SiC-Einkristalls ist und die zweite Richtung Y die Richtung der a-Achse ([11-20]-Richtung) des SiC-Einkristalls ist. Eine spezifische Struktur in einem solchen Fall wird durch Vertauschen der „a-Achsen-Richtung“ und der „m-Achsen-Richtung“ in jeder der oben beschriebenen bevorzugten Ausführungsformen erreicht.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem der SiC-Chip 2 verwendet wird. Anstelle des SiC-Chips 2 kann jedoch auch ein WBG-Halbleiterchip (Halbleiterchip mit breiter Bandlücke; engl. Wide Band Gap) verwendet werden, der aus einem anderen WBG-Halbleiter als SiC gebildet ist. Ein WBG-Halbleiter ist ein Halbleiter mit einer Bandlücke, die die Bandlücke von Si (Silizium) übersteigt. Eine spezifische Struktur ergibt sich in diesem Fall, wenn man in der Beschreibung jeder der oben beschriebenen bevorzugten Ausführungsformen „SiC“ durch „WBG-Halbleiter“ ersetzt. Ein WBG-Halbleiterchip kann z. B. aus einem Diamantchip bestehen, der aus einem C-Einkristall (Diamant) gebildet wird. Das heißt, der WBG-Halbleiterchip kann aus einem WBG-Halbleitereinkristall gebildet sein, der C (Kohlenstoff) enthält.
  • Bei jeder der oben beschriebenen neunten und zehnten bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem der Driftbereich 8 eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Arten von fünfwertigen Elementen eingestellt wird, und die Säulenbereiche 19 eine Verunreinigungskonzentration aufweisen, die durch ein anderes dreiwertiges Element als Bor eingestellt wird. In jeder der oben beschriebenen neunten und zehnten bevorzugten Ausführungsformen ist es jedoch auch möglich, dass der Driftbereich 8 eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Arten von fünfwertigen Elementen eingestellt wird, und dass die Säulenbereiche 19 stattdessen eine Verunreinigungskonzentration aufweisen, die durch ein beliebiges dreiwertiges Element eingestellt wird. Auch ist es in jeder der oben beschriebenen neunten und zehnten bevorzugten Ausführungsformen möglich, dass der Driftbereich 8 eine Verunreinigungskonzentration aufweist, die durch ein beliebiges fünfwertiges Element eingestellt wird, und dass die Säulenbereiche 19 stattdessen eine Verunreinigungskonzentration aufweisen, die durch ein dreiwertiges Element außer Bor eingestellt wird.
  • Bei jeder der oben beschriebenen elften und zwölften bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem der Driftbereich 18 eine Verunreinigungskonzentration aufweist, die durch ein anderes dreiwertiges Element als Bor eingestellt wird, und die Säulenbereiche 20 eine Verunreinigungskonzentration aufweisen, die durch ein anderes fünfwertiges Element als Phosphor und Stickstoff eingestellt wird. In jeder der oben beschriebenen elften und zwölften bevorzugten Ausführungsformen ist es jedoch auch möglich, dass der Driftbereich 18 eine Verunreinigungskonzentration aufweist, die durch ein anderes dreiwertiges Element als Bor eingestellt wird, und dass die Säulenbereiche 20 stattdessen eine Verunreinigungskonzentration aufweisen, die durch ein beliebiges fünfwertiges Element eingestellt wird. Auch ist es in jeder der oben beschriebenen elften und zwölften bevorzugten Ausführungsformen möglich, dass der Driftbereich 18 eine Verunreinigungskonzentration aufweist, die durch ein beliebiges fünfwertiges Element eingestellt wird, und dass die Säulenbereiche 20 stattdessen eine Verunreinigungskonzentration aufweisen, die durch ein anderes fünfwertiges Element als Phosphor und Stickstoff eingestellt wird.
  • Im Folgenden werden Beispiele für Merkmale aus der vorliegenden Beschreibung und den Zeichnungen aufgeführt. Jedes der unten angegebenen [A1] bis [A29], [B1] bis [B22], [C1] bis [C33] und [D1] bis [D24] stellt ein Halbleiterbauelement bereit, dessen elektrische Eigenschaften verbessert sind. Jede der unten angegebenen [E1] bis [E22] stellt ein Verfahren zur Herstellung eines Halbleiterbauelements bereit, dessen elektrische Eigenschaften verbessert sind. Obwohl die alphanumerischen Zeichen in Klammern im Folgenden die entsprechenden Bestandteile usw. in den oben beschriebenen bevorzugten Ausführungsformen ausdrücken, sollen sie den Geltungsbereich der jeweiligen Elemente nicht auf die bevorzugten Ausführungsformen beschränken.
  • [A1] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2) mit breiter Bandlücke, der eine Hauptoberfläche (3) aufweist; und einen n-Typ-Driftbereich (8, 18), der in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen (Arten) von fünfwertigen Elementen eingestellt ist.
  • [A2] Halbleiterbauelement (1A bis 1L) gemäß A1, wobei der Driftbereich (8, 18) eine Verunreinigungskonzentration aufweist, die so eingestellt ist, dass sie in Richtung der Hauptoberfläche (3) zunimmt.
  • [A3] Halbleiterbauelement (1A bis 1L) gemäß A1 oder A2, wobei der Driftbereich (8, 18) eine Verunreinigungskonzentration aufweist, die durch andere fünfwertige Elemente als Phosphor eingestellt ist.
  • [A4] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A3, wobei der Driftbereich (8, 18) Stickstoff als fünfwertiges Element und ein anderes fünfwertiges Element als Stickstoff aufweist.
  • [A5] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A4, wobei der Driftbereich (8, 18) eine Basiskonzentration (CA) aufgrund einer ersten Verunreinigung, die auf einem fünfwertigen Element beruht, und eine Zusatzkonzentration (CB) aufgrund einer zweiten Verunreinigung, die auf einem fünfwertigen Element beruht, das nicht der ersten Verunreinigung entspricht, aufweist.
  • [A6] Halbleiterbauelement (1A bis 1L) gemäß A5, wobei die erste Verunreinigung ein fünfwertiges Element ist, das nicht Phosphor ist, und die zweite Verunreinigung ein fünfwertiges Element ist, das nicht Phosphor ist.
  • [A7] Halbleiterbauelement (1A bis 1L) gemäß A6, wobei die erste Verunreinigung Stickstoff ist und die zweite Verunreinigung eine aus der Gruppe von Arsen und Antimon ist.
  • [A8] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A5 bis A7, wobei die Zusatzkonzentration (CB) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt.
  • [A9] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A5 bis A8, wobei die Basiskonzentration (CA) eine Konzentrationsverteilung aufweist, die in einer Dickenrichtung im Wesentlichen konstant ist.
  • [A10] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2) mit breiter Bandlücke, der eine Hauptoberfläche (3) aufweist; und einen p-Typ-Driftbereich (8, 18), der in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges Element außer Bor eingestellt ist.
  • [A11] Halbleiterbauelement (1A bis 1L) gemäß A10, wobei der Driftbereich (8, 18) eine Verunreinigungskonzentration aufweist, die so eingestellt ist, dass sie in Richtung der Hauptoberfläche (3) zunimmt.
  • [A12] Halbleiterbauelement (1A bis 1L) gemäß A10 oder A11, wobei der Driftbereich (8, 18) mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium aufweist.
  • [A13] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A10 bis A12, wobei der Driftbereich (8, 18) eine Basiskonzentration (CA) aufgrund einer ersten Verunreinigung, die auf einem dreiwertigen Element beruht, und eine Zusatzkonzentration (CB) aufgrund einer zweiten Verunreinigung, die auf einem dreiwertigen Element beruht, die gleich oder verschieden von der ersten Verunreinigung ist, aufweist.
  • [A14] Halbleiterbauelement (1A bis 1L) gemäß A13, wobei die erste Verunreinigung Aluminium ist und die zweite Verunreinigung mindestens eine der Gruppe von Aluminium, Gallium und Indium ist.
  • [A15] Halbleiterbauelement (1A bis 1L) gemäß A13 oder A14, wobei die Zusatzkonzentration (CB) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt.
  • [A16] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A13 bis A15, wobei die Basiskonzentration (CA) eine Konzentrationsverteilung aufweist, die in Dickenrichtung im Wesentlichen konstant ist.
  • [A17] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A16, wobei der Driftbereich (8, 18) eine Dicke aufweist, die zu einem Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 um und nicht mehr als 20 um und nicht weniger als 20 um und nicht mehr als 25 um gehört.
  • [A18] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A17, wobei der WBG-Halbleiterchip (2) C (Kohlenstoff) enthält.
  • [A19] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A18, wobei der WBG-Halbleiterchip (2) aus einem SiC-Chip (2) gebildet ist.
  • [A20] Halbleiterbauelement (1A bis 1L) gemäß A19, wobei der SiC-Chip (2) aus einem SiC-Einkristall gebildet ist, der ein hexagonaler Kristall ist, und wobei die Hauptoberfläche (3) entlang einer c-Ebene des SiC-Einkristalls angeordnet ist und einen Off-Winkel (Θ) von nicht mehr als 10° in Bezug auf die c-Ebene aufweist.
  • [A21] Halbleiterbauelement (1A bis 1L) gemäß A20, wobei der Off-Winkel (Θ) eine Off-Richtung (D) hat, die entlang einer a-Achsenrichtung des SiC-Einkristalls orientiert ist.
  • [A22] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A21, wobei der Driftbereich (8, 18) in einer WBG-Halbleiter-Epitaxieschicht ausgebildet ist.
  • [A23] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte A1 bis A22, ferner aufweisend: ein funktionales Bauelement (9), das in der Hauptoberfläche (3) ausgebildet ist.
  • [A24] Halbleiterbauelement (1A bis 1L) gemäß A23, wobei das funktionale Bauelement (9) eine Diode aufweist.
  • [A25] Halbleiterbauelement (1A bis 1L) gemäß A24, ferner aufweisend: einen Isolierfilm (22), der die Hauptoberfläche (3) so bedeckt, dass die Hauptoberfläche (3) teilweise freiliegt; eine erste Hauptoberflächenelektrode (23), die mit der Hauptoberfläche (3) elektrisch verbunden ist; und eine zweite Hauptoberflächenelektrode (24), die auf einer Oberfläche (4) auf einer der Hauptoberfläche (3) gegenüberliegenden Seite ausgebildet ist.
  • [A26] Halbleiterbauelement (1A bis 1L) gemäß A25, wobei der Isolierfilm (22) den Driftbereich (8, 18) freilegt und die erste Hauptoberflächenelektrode (23) einen Schottky-Übergang mit dem Driftbereich (8, 18) bildet.
  • [A27] Halbleiterbauelement (1A bis 1L) gemäß A23, wobei das funktionale Bauelement (9) ferner einen Transistor aufweist.
  • [A28] Halbleiterbauelement (1A bis 1L) gemäß A27, ferner aufweisend: einen Kanal (CH), der in einem Oberflächenschichtabschnitt des Driftbereichs (8, 18) ausgebildet ist; und eine Gate-Struktur (37, 63, 84), die in der Hauptoberfläche (3) ausgebildet ist und dazu eingerichtet ist, das Ein-/Ausschalten des Kanals (CH) zu steuern.
  • [A29] Halbleiterbauelement (1A bis 1L) gemäß A28, ferner aufweisend: eine erste Hauptoberflächenelektrode (54, 70), die auf der Hauptoberfläche (3) angeordnet und elektrisch mit der Gate-Struktur (37, 63, 84) verbunden ist; eine zweite Hauptoberflächenelektrode (57, 73), die auf der Hauptoberfläche (3) angeordnet und elektrisch mit dem Kanal (CH) verbunden ist; und eine dritte Hauptoberflächenelektrode (60, 75), die auf einer Oberfläche (4) auf einer der Hauptoberfläche (3) gegenüberliegenden Seite ausgebildet ist.
  • [B1] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2) mit breiter Bandlücke, der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen Basisbereich (6, 16) eines ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist, eine erste Verunreinigung des ersten Leitfähigkeitstyps enthält und eine erste Konzentration (C1) hat; einen Pufferbereich (7, 17) des ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) an der Seite der ersten Hauptoberfläche (3) in Bezug auf den Basisbereich (6, 16) ausgebildet ist, die erste Verunreinigung enthält und eine Konzentrationsverteilung aufweist, die von der ersten Konzentration (C1) zu einer zweiten Konzentration (C2) abnimmt, wobei der Basisbereich (6, 16) als Ausgangspunkt dient; und ein Driftbereich (8, 18) des ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) zwischen der ersten Hauptoberfläche (3) und dem Pufferbereich (7, 17) ausgebildet ist, die erste Verunreinigung und eine zweite Verunreinigung des ersten Leitfähigkeitstyps, die sich von der ersten Verunreinigung unterscheidet, enthält und eine Konzentrationsverteilung aufweist, die von der zweiten Konzentration (C2) auf eine dritte Konzentration (C3) mit dem Pufferbereich (7, 17) als Ausgangspunkt zunimmt.
  • [B2] Halbleiterbauelement (1A bis 1L) gemäß B1, wobei der Driftbereich (8, 18) die erste Verunreinigung und die zweite Verunreinigung in einem Bereich auf der Seite eines Oberflächenschichtabschnitts und einem Bereich auf der Seite eines unteren Abschnitts in Bezug auf einen Zwischenabschnitt (MID) zwischen der ersten Hauptoberfläche (3) und dem Pufferbereich (7, 17) aufweist.
  • [B3] Halbleiterbauelement (1A bis 1L) gemäß B1 oder B2, wobei die dritte Konzentration (C3) geringer ist als die erste Konzentration (C1).
  • [B4] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B3, wobei die dritte Konzentration (C3) nicht weniger als das Zehnfache der zweiten Konzentration (C2) beträgt.
  • [B5] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B4, wobei der Driftbereich (8, 18) eine Basiskonzentration (CA) aufgrund der ersten Verunreinigung und eine Zusatzkonzentration (CB) aufgrund der zweiten Verunreinigung aufweist.
  • [B6] Halbleiterbauelement (1A bis 1L) gemäß B5, wobei die Zusatzkonzentration (CB) eine Konzentrationsverteilung aufweist, die in Richtung der ersten Hauptoberfläche (3) zunimmt.
  • [B7] Halbleiterbauelement (1A bis 1L) gemäß B5 oder B6, wobei die Basiskonzentration (CA) eine Konzentrationsverteilung aufweist, die in einer Dickenrichtung im Wesentlichen konstant ist.
  • [B8] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B7, wobei der erste Leitfähigkeitstyp ein n-Typ ist.
  • [B9] Halbleiterbauelement (1A bis 1L) gemäß B8, wobei die erste Verunreinigung ein fünfwertiges Element außer Phosphor ist.
  • [B10] Halbleiterbauelement (1A bis 1L) gemäß B8 oder B9, wobei die erste Verunreinigung Stickstoff ist.
  • [B11] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B8 bis B10, wobei die zweite Verunreinigung ein fünfwertiges Element ist, das kein Phosphor ist.
  • [B12] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B8 bis B11, wobei die zweite Verunreinigung mindestens eine aus der Gruppe von Arsen und Antimon ist.
  • [B13] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B12, wobei der Basisbereich (6, 16) eine erste Dicke hat, der Pufferbereich (7, 17) eine zweite Dicke hat, die geringer ist als die erste Dicke, und der Driftbereich (8, 18) eine dritte Dicke hat, die nicht geringer ist als die zweite Dicke.
  • [B14] Das Halbleiterbauelement (1A bis 1L) gemäß B13, wobei die dritte Dicke geringer ist als die erste Dicke.
  • [B15] Halbleiterbauelement (1A bis 1L) gemäß B13 oder B14, wobei die dritte Dicke zu einem beliebigen Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 um und nicht mehr als 20 um und nicht weniger als 20 um und nicht mehr als 25 um gehört.
  • [B16] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B15, wobei der WBG-Halbleiterchip (2) Kohlenstoff (C) enthält.
  • [B17] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B16, wobei der WBG-Halbleiterchip (2) aus einem SiC-Chip (2) gebildet ist.
  • [B18] Halbleiterbauelement (1A bis 1L) gemäß B17, wobei der SiC-Chip (2) aus einem SiC-Einkristall gebildet ist, der ein hexagonaler Kristall ist, und die erste Hauptoberfläche (3) entlang einer c-Ebene des SiC-Einkristalls angeordnet ist und einen Off-Winkel (Θ) von nicht mehr als 10° in Bezug auf die c-Ebene aufweist.
  • [B19] Halbleiterbauelement (1A bis 1L) gemäß B18, wobei der Off-Winkel (Θ) eine Off-Richtung (D) hat, die entlang einer a-Achsenrichtung des SiC-Einkristalls orientiert ist.
  • [B20] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B19, wobei der Basisbereich (6, 16) in einem Halbleitersubstrat ausgebildet ist, der Pufferbereich (7, 17) in einer Epitaxieschicht ausgebildet ist und der Driftbereich (8, 18) in einer Epitaxieschicht ausgebildet ist.
  • [B21] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte B1 bis B20, ferner aufweisend: ein funktionales Bauelement (9), das in der ersten Hauptoberfläche (3) ausgebildet ist.
  • [B22] Halbleiterbauelement (1A bis 1L) gemäß B21, wobei das funktionale Bauelement (9) mindestens eine Diode oder einen Transistor aufweist.
  • [C1] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2) mit breiter Bandlücke, der eine Hauptoberfläche (3) aufweist; einen n-Typ-Driftbereich (8, 18), der in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Arten von fünfwertigen Elementen eingestellt ist; und einen p-Typ-Verunreinigungsbereich (19, 20), der innerhalb des Driftbereichs (8, 18) so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet.
  • [C2] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2), der eine Hauptoberfläche (3) aufweist; einem n-Typ-Driftbereich (8, 18), der in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist; und einen p-Typ-Verunreinigungsbereich (19, 20), der innerhalb des Driftbereichs (8, 18) so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet, und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges Element außer Bor eingestellt ist.
  • [C3] Die Halbleitervorrichtung (1A bis 1L) gemäß C2, wobei der Driftbereich (8, 18) eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Arten von fünfwertigen Elementen eingestellt ist.
  • [C4] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C3, wobei der Driftbereich (8, 18) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt, und der Verunreinigungsbereich (19, 20) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt.
  • [C5] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C4, wobei der Driftbereich (8, 18) ein fünfwertiges Element, das kein Phosphor ist, aufweist.
  • [C6] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C5, wobei der Verunreinigungsbereich (19, 20) mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium enthält.
  • [C7] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C6, wobei sich der Verunreinigungsbereich (19, 20) in einer Dickenrichtung innerhalb des Driftbereichs (8, 18) erstreckt, so dass durch den pn-Übergangsabschnitt mit dem Driftbereich (8, 18) eine Super-Junction-Struktur gebildet wird.
  • [C8] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C7, wobei der Verunreinigungsbereich (19, 20) einen Zwischenabschnitt (MID) des Driftbereichs (8, 18) in Bezug auf eine Dickenrichtung des Driftbereichs (8, 18) durchquert.
  • [C9] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C8, wobei der Verunreinigungsbereich (19, 20) in einem Abstand zur Seite der Hauptoberfläche (3) von einem unteren Abschnitt des Driftbereichs (8, 18) ausgebildet ist.
  • [C10] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C9, wobei der Driftbereich (8, 18) eine Basiskonzentration (CA) aufgrund einer ersten Verunreinigung, die ein fünfwertiges Element ist, und eine Zusatzkonzentration (CB) aufgrund einer zweiten Verunreinigung, die ein anderes fünfwertiges Element als die erste Verunreinigung ist, aufweist.
  • [C11] Halbleiterbauelement (1A bis 1L) gemäß C10, wobei der Driftbereich (8, 18) einen ersten Bereich (8a, 18a), der getrennt von der Hauptoberfläche (3) in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist und aus der Basiskonzentration (CA) gebildet ist, und einen zweiten Bereich (8b, 18b), der in einem Bereich zwischen der Hauptoberfläche (3) und dem ersten Bereich (8a, 18a) ausgebildet ist und aus der Basiskonzentration (CA) und der Zusatzkonzentration (CB) gebildet ist, und wobei der Verunreinigungsbereich (19, 20) innerhalb des zweiten Bereichs (8b, 18b) so ausgebildet ist, dass er den pn-Übergangsabschnitt mit dem zweiten Bereich (8b, 18b) bildet.
  • [C12] Halbleiterbauelement (1A bis 1L) gemäß C11, wobei der Verunreinigungsbereich (19, 20) innerhalb des zweiten Bereichs (8b, 18b) in einem Abstand zur Seite der Hauptoberfläche (3) vom ersten Bereich (8a, 18a) ausgebildet ist.
  • [C13] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C10 bis C12, wobei die Zusatzkonzentration (CB) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt.
  • [C14] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C10 bis C13, wobei die Basiskonzentration (CA) eine Konzentrationsverteilung aufweist, die in Dickenrichtung im Wesentlichen konstant ist.
  • [C15] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C10 bis C14, wobei die erste Verunreinigung ein fünfwertiges Element ist, das kein Phosphor ist.
  • [C16] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C10 bis C15, wobei die erste Verunreinigung Stickstoff ist und die zweite Verunreinigung mindestens eines aus der Gruppe von Arsen und Antimon ist.
  • [C17] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2), der eine Hauptoberfläche (3) aufweist; einen p-Typ-Driftbereich (8, 18), der in einem Oberflächenschichtabschnitt der Hauptoberfläche (3) ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch ein anderes dreiwertiges Element als Bor eingestellt ist; und einen n-Typ-Verunreinigungsbereich (19, 20), der innerhalb des Driftbereichs (8, 18) so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet, und eine Verunreinigungskonzentration aufweist, die durch ein fünfwertiges Element außer Phosphor und Stickstoff eingestellt ist.
  • [C18] Halbleiterbauelement (1A bis 1L) gemäß C17, wobei der Driftbereich (8, 18) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt, und der Verunreinigungsbereich (19, 20) eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche (3) zunimmt.
  • [C19] Halbleiterbauelement (1A bis 1L) gemäß C17 oder C18, wobei sich der Verunreinigungsbereich (19, 20) in einer Dickenrichtung innerhalb des Driftbereichs (8, 18) erstreckt, so dass durch den pn-Übergangsabschnitt mit dem Driftbereich (8, 18) eine Super-Junction-Struktur gebildet wird.
  • [C20] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C17 bis C19, wobei der Driftbereich (8, 18) mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium enthält und der Verunreinigungsbereich (19, 20) mindestens eines aus der Gruppe von Arsen und Antimon enthält.
  • [C21] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C20, wobei der Driftbereich (8, 18) eine Dicke aufweist, die zu einem Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 um und nicht mehr als 20 um und nicht weniger als 20 um und nicht mehr als 25 um gehört.
  • [C22] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C21, wobei der WBG-Halbleiterchip (2) Kohlenstoff (C) enthält.
  • [C23] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C22, wobei der WBG-Halbleiterchip (2) aus einem SiC-Chip (2) gebildet ist.
  • [C24] Halbleiterbauelement (1A bis 1L) gemäß C23, wobei der SiC-Chip (2) aus einem SiC-Einkristall gebildet ist, der ein hexagonaler Kristall ist, und die Hauptoberfläche (3) entlang einer c-Ebene des SiC-Einkristalls angeordnet ist und einen Off-Winkel (Θ) von nicht mehr als 10° in Bezug auf die c-Ebene aufweist.
  • [C25] Halbleiterbauelement (1A bis 1L) gemäß C24, wobei der Off-Winkel (Θ) eine Off-Richtung (D) hat, die entlang einer a-Achsenrichtung des SiC-Einkristalls orientiert ist, und der Verunreinigungsbereich (19, 20) als ein Band ausgebildet ist, das sich in Draufsicht entlang der a-Achsenrichtung erstreckt.
  • [C26] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C25, wobei der Driftbereich (8, 18) in einer Epitaxieschicht ausgebildet ist.
  • [C27] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte C1 bis C26, ferner aufweisend: ein funktionales Bauelement (9), das in der Hauptoberfläche (3) ausgebildet ist.
  • [C28] Halbleiterbauelement (1A bis 1L) gemäß C27, wobei das funktionale Bauelement (9) eine Diode aufweist.
  • [C29] Halbleiterbauelement (1A bis 1L) gemäß C28, ferner aufweisend: einen Isolierfilm (22), der die Hauptoberfläche (3) so bedeckt, dass die Hauptoberfläche (3) teilweise freiliegt; eine erste Hauptoberflächenelektrode (23), die mit der Hauptoberfläche (3) elektrisch verbunden ist; und eine zweite Hauptoberflächenelektrode (24), die auf einer Oberfläche (4) auf einer der Hauptoberfläche (3) gegenüberliegenden Seite ausgebildet ist.
  • [C30] Halbleiterbauelement (1A bis 1L) gemäß C29, wobei der Isolierfilm (22) den Driftbereich (8, 18) freilegt und die erste Hauptoberflächenelektrode (23) einen Schottky-Übergang mit dem Driftbereich (8, 18) bildet.
  • [C31] Halbleiterbauelement (1A bis 1L) gemäß C27, wobei das funktionale Bauelement (9) ferner einen Transistor aufweist.
  • [C32] Halbleiterbauelement (1A bis 1L) gemäß C31, ferner aufweisend: einen Kanal (CH), der in einem Oberflächenschichtabschnitt des Driftbereichs (8, 18) ausgebildet ist; und eine Gate-Struktur (37, 63, 84), die auf der Hauptoberfläche (3) ausgebildet ist und dazu eingerichtet ist, das Ein-/Ausschalten des Kanals (CH) zu steuern.
  • [C33] Halbleiterbauelement (1A bis 1L) gemäß C32, ferner aufweisend: eine erste Hauptoberflächenelektrode (54, 70), die auf der Hauptoberfläche (3) angeordnet und elektrisch mit der Gate-Struktur (37, 63, 84) verbunden ist; eine zweite Hauptoberflächenelektrode (57, 73), die auf der Hauptoberfläche (3) angeordnet und elektrisch mit dem Kanal (CH) verbunden ist; und eine dritte Hauptoberflächenelektrode (60, 75), die auf einer Oberfläche (4) auf einer der Hauptoberfläche (3) gegenüberliegenden Seite ausgebildet ist.
  • [D1] Halbleiterbauelement (1A bis 1L), aufweisend: einen WBG-Halbleiterchip (2) mit breiter Bandlücke, der eine erste Hauptoberfläche (3) an einer Seite und eine zweite Hauptoberfläche (4) an einer anderen Seite aufweist; einen Basisbereich (6, 16) eines ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) an der Seite der zweiten Hauptoberfläche (4) ausgebildet ist, eine erste Verunreinigung des ersten Leitfähigkeitstyps enthält und eine erste Konzentration (C1) aufweist; einen Pufferbereich (7, 17) des ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) an der Seite der ersten Hauptoberfläche (3) in Bezug auf den Basisbereich (6, 16) ausgebildet ist, die erste Verunreinigung enthält und eine Konzentrationsverteilung aufweist, die von der ersten Konzentration (C1) zu einer zweiten Konzentration (C2) abnimmt, wobei der Basisbereich (6, 16) als Ausgangspunkt dient; einen Driftbereich (8, 18) des ersten Leitfähigkeitstyps, der in einem Bereich innerhalb des WBG-Halbleiterchips (2) zwischen der ersten Hauptoberfläche (3) und dem Pufferbereich (7, 17) ausgebildet ist, die erste Verunreinigung und eine zweite Verunreinigung des ersten Leitfähigkeitstyps enthält, die sich von der ersten Verunreinigung unterscheidet, und eine Konzentrationsverteilung aufweist, die von der zweiten Konzentration (C2) auf eine dritte Konzentration (C3) mit dem Pufferbereich (7, 17) als Ausgangspunkt zunimmt; und eine Vielzahl von Säulenbereichen (19, 20) eines zweiten Leitfähigkeitstyps, die innerhalb des Driftbereichs (8, 18) so ausgebildet sind, dass sie eine Super-Junction-Struktur mit dem Driftbereich (8, 18) bilden.
  • [D2] Halbleiterbauelement (1A bis 1L) gemäß D1, wobei sich die Säulenbereiche (19, 20) in einer solchen Dickenrichtung erstrecken, dass sie einen Zwischenabschnitt (MID) des Driftbereichs (8, 18) durchqueren.
  • [D3] Halbleiterbauelement (1A bis 1L) gemäß D1 oder D2, wobei die Säulenbereiche (19, 20) in Abständen zur Seite der ersten Hauptoberfläche (3) von einem unteren Abschnitt des Driftbereichs (8, 18) gebildet werden.
  • [D4] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D3, wobei die Säulenbereiche (19, 20) eine Konzentrationsverteilung aufweisen, die zur Seite der ersten Hauptoberfläche (3) hin zunimmt.
  • [D5] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D4, wobei der Driftbereich (8, 18) eine Basiskonzentration (CA) aufgrund der ersten Verunreinigung und eine Zusatzkonzentration (CB) aufgrund der zweiten Verunreinigung aufweist.
  • [D6] Halbleiterbauelement (1A bis 1L) gemäß D5, wobei der Driftbereich (8, 18) einen ersten Bereich (8a, 18a), der getrennt von der ersten Hauptoberfläche (3) in einem Oberflächenschichtabschnitt der ersten Hauptoberfläche (3) ausgebildet ist und aus der Basiskonzentration (CA) gebildet ist, und einen zweiten Bereich (8b, 18b), der in einem Bereich zwischen der ersten Hauptoberfläche (3) und dem ersten Bereich (8a, 18a) ausgebildet ist und aus der Basiskonzentration (CA) und der Zusatzkonzentration (CB) gebildet ist, und wobei die Säulenbereiche (19, 20) innerhalb des zweiten Bereichs (8b, 18b) so ausgebildet sind, dass sie die Super-Junction-Struktur mit dem zweiten Bereich (8b, 18b) bilden.
  • [D7] Halbleiterbauelement (1A bis 1L) gemäß D6, wobei die Säulenbereiche (19, 20) innerhalb des zweiten Bereichs (8b, 18b) in einem Abstand zur Seite der ersten Hauptoberfläche (3) vom ersten Bereich (8a, 18a) ausgebildet sind.
  • [D8] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D5 bis D7, wobei die Zusatzkonzentration (CB) eine Konzentrationsverteilung aufweist, die in Richtung der ersten Hauptoberfläche (3) zunimmt.
  • [D9] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D5 bis D8, wobei die Basiskonzentration (CA) eine Konzentrationsverteilung aufweist, die in einer Dickenrichtung im Wesentlichen konstant ist.
  • [D10] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D9, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  • [D11] Halbleiterbauelement (1A bis 1L) gemäß D10, wobei die Säulenbereiche (19, 20) ein anderes dreiwertiges Element als Bor aufweisen.
  • [D12] Halbleiterbauelement (1A bis 1L) gemäß D10 oder D11, wobei die Säulenbereiche (19, 20) mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium aufweisen.
  • [D13] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D10 bis D12, wobei die erste Verunreinigung ein fünfwertiges Element ist, das nicht Phosphor ist, und die zweite Verunreinigung ein fünfwertiges Element ist, das nicht Phosphor ist.
  • [D14] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D10 bis D13, wobei die erste Verunreinigung Stickstoff ist und die zweite Verunreinigung mindestens eine aus der Gruppe von Arsen und Antimon ist.
  • [D15] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D14, wobei der Basisbereich (6, 16) eine erste Dicke aufweist, der Pufferbereich (7, 17) eine zweite Dicke aufweist, die geringer ist als die erste Dicke, und der Driftbereich (8, 18) eine dritte Dicke aufweist, die nicht geringer ist als die zweite Dicke.
  • [D16] Halbleiterbauelement (1A bis 1L) gemäß D15, wobei die dritte Dicke geringer ist als die erste Dicke.
  • [D17] Halbleiterbauelement (1A bis 1L) gemäß D15 oder D16, wobei die dritte Dicke zu einem beliebigen Bereich zwischen nicht weniger als 1 um und nicht mehr als 5 um, nicht weniger als 5 um und nicht mehr als 10 um, nicht weniger als 10 um und nicht mehr als 15 um, nicht weniger als 15 µm und nicht mehr als 20 µm und nicht weniger als 20 µm und nicht mehr als 25 µm gehört.
  • [D18] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D17, wobei der WBG-Halbleiterchip (2) Kohlenstoff (C) enthält.
  • [D19] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D18, wobei der WBG-Halbleiterchip (2) aus einem SiC-Chip (2) gebildet ist.
  • [D20] Halbleiterbauelement (1A bis 1L) gemäß D19, wobei der SiC-Chip (2) aus einem SiC-Einkristall gebildet ist, der ein hexagonaler Kristall ist, und die erste Hauptoberfläche (3) entlang einer c-Ebene des SiC-Einkristalls angeordnet ist und einen Off-Winkel (Θ) von nicht mehr als 10° in Bezug auf die c-Ebene aufweist.
  • [D21] Halbleiterbauelement (1A bis 1L) gemäß D20, wobei der Off-Winkel (θ) eine Off-Richtung (D) hat, die entlang einer a-Achsenrichtung des SiC-Einkristalls orientiert ist, und der Verunreinigungsbereich (19, 20) als ein Band ausgebildet ist, das sich in Draufsicht entlang der a-Achsenrichtung erstreckt.
  • [D22] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D21, wobei der Basisbereich (6, 16) in einem Halbleitersubstrat ausgebildet ist, der Pufferbereich (7, 17) in einer Epitaxieschicht ausgebildet ist und der Driftbereich (8, 18) in einer Epitaxieschicht ausgebildet ist.
  • [D23] Halbleiterbauelement (1A bis 1L) gemäß einem der Punkte D1 bis D22, ferner aufweisend: ein funktionales Bauelement (9), das in der ersten Hauptoberfläche (3) ausgebildet ist.
  • [D24] Halbleiterbauelement (1A bis 1L) gemäß D23, wobei das funktionale Bauelement (9) mindestens eine Diode oder einen Transistor aufweist.
  • [E1] Verfahren zum Herstellen eines Halbleiterbauelements (1A bis 1L), umfassend: einen Schritt des Herstellens einer Epitaxieschicht (14) eines ersten Leitfähigkeitstyps, die aus einem WBG-Halbleitereinkristall (Wide Band Gap) gebildet ist und auf eine niedrige Konzentration eingestellt ist; und einen Schritt des Implantierens einer Verunreinigung des ersten Leitfähigkeitstyps in die Epitaxieschicht (14) durch ein Ionenimplantationsverfahren, um einen Driftbereich (8, 18) des ersten Leitfähigkeitstyps mit einer Zielkonzentration zu bilden.
  • [E2] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E1, wobei die Epitaxieschicht (14), die durch eine erste Verunreinigung auf eine niedrige Konzentration eingestellt ist, hergestellt wird und der Driftbereich (8, 18) durch Implantieren einer zweiten Verunreinigung des ersten Leitfähigkeitstyps, die sich von der ersten Verunreinigung unterscheidet, in die Epitaxieschicht (14) gebildet wird.
  • [E3] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E2, wobei das Ionenimplantationsverfahren ein Channeling-Implantationsverfahren ist, bei dem die zweite Verunreinigung entlang einer Kristallachse (c-Achse) des WBG-Halbleitereinkristalls implantiert wird.
  • [E4] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E3, wobei die zweite Verunreinigung in die Epitaxieschicht (14) in einem Winkel von nicht mehr als ±5° in Bezug auf die Kristallachse (c-Achse) des WBG-Halbleitereinkristalls implantiert wird.
  • [E5] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E1 bis E4, ferner aufweisend: einen Schritt des Implantierens einer Verunreinigung eines zweiten Leitfähigkeitstyps in die Epitaxieschicht (14) durch ein Ionenimplantationsverfahren, um einen Verunreinigungsbereich (19, 20) des zweiten Leitfähigkeitstyps zu bilden, der einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet, nach dem Schritt des Bildens des Driftbereichs (8, 18).
  • [E6] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E5, wobei das Ionenimplantationsverfahren ein Kanalimplantationsverfahren ist, bei dem die Verunreinigung des zweiten Leitfähigkeitstyps entlang der Kristallachse (c-Achse) des WBG-Halbleitereinkristalls implantiert wird.
  • [E7] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E6, wobei die Verunreinigung des zweiten Leitfähigkeitstyps in die Epitaxieschicht (14) in einem Winkel von nicht mehr als ±5° in Bezug auf die Kristallachse (c-Achse) des WBG-Halbleitereinkristalls implantiert wird.
  • [E8] Verfahren zum Herstellen des Halbleiterbauelements (1A bis 1L), aufweisend: einen Schritt des Herstellens einer n-Typ-Epitaxieschicht (14), die aus einem WBG-Halbleiter-Einkristall mit breiter Bandlücke gebildet ist und so eingestellt ist, dass sie eine niedrige Konzentration des fünfwertigen Elements Stickstoff aufweist; und einen Schritt des Implantierens eines anderen fünfwertigen Elements als Stickstoff in die Epitaxieschicht (14) durch ein Ionenimplantationsverfahren, um einen n-Typ-Driftbereich (8, 18) mit einer Zielkonzentration zu bilden.
  • [E9] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E8, wobei das Ionenimplantationsverfahren ein Channeling-Implantationsverfahren ist, bei dem das fünfwertige Element entlang einer Kristallachse (c-Achse) des WBG-Halbleiter-Einkristalls implantiert wird.
  • [E10] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E8 oder E9, wobei der Driftbereich (8, 18) durch Implantieren des fünfwertigen Elements, das nicht Phosphor ist, gebildet wird.
  • [E11] Verfahren zur Herstellung eines Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E8 bis E10, wobei der Driftbereich (8, 18) durch Implantieren mindestens eines Typs des fünfwertigen Elements aus der Gruppe von Arsen und Antimon gebildet wird.
  • [E12] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E8 bis E11, ferner aufweisend: einen Schritt des Implantierens eines dreiwertigen Elements in die epitaktische Schicht (14) durch ein Ionenimplantationsverfahren, um einen p-Typ-Säulenbereich (19, 20) zu bilden, der einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet, nach dem Schritt des Bildens des Driftbereichs (8, 18).
  • [E13] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E12, wobei das Ionenimplantationsverfahren ein Channeling-Implantationsverfahren ist, bei dem das dreiwertige Element entlang einer Kristallachse (c-Achse) des WBG-Halbleitereinkristalls implantiert wird.
  • [E14] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L), aufweisend: einen Schritt des Herstellens einer Epitaxieschicht (14), die aus einem WBG-Halbleitereinkristall mit breiter Bandlücke gebildet ist und einen n-Typ-Driftbereich (8, 18) enthält; und einen Schritt des Implantierens eines dreiwertigen Elements, das von Bor verschieden ist, in die Epitaxieschicht (14) durch ein Ionenimplantationsverfahren, um einen p-Typ-Verunreinigungsbereich (19, 20) zu bilden, der einen pn-Übergangsabschnitt mit dem Driftbereich (8, 18) bildet.
  • [E15] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E14, wobei der Verunreinigungsbereich (19, 20), der eine Super-Junction-Struktur mit dem Driftbereich (8, 18) bildet, gebildet wird.
  • [E16] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E14 oder E15, wobei eine Vielzahl von Verunreinigungsbereichen (19, 20) gebildet wird.
  • [E17] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E14 bis E16, wobei das Ionenimplantationsverfahren ein Channeling-Implantationsverfahren zum Implantieren des dreiwertigen Elements entlang einer Kristallachse (c-Achse) des WBG-Halbleitereinkristalls ist.
  • [E18] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E14 bis E17, wobei der Verunreinigungsbereich (19, 20) durch Implantieren mindestens eines Typs des dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium gebildet wird.
  • [E19] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E1 bis E18, wobei der WBG-Halbleiter-Einkristall Kohlenstoff (C) enthält.
  • [E20] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß einem der Punkte E1 bis E19, wobei der WBG-Halbleiter-Einkristall aus einem SiC-Einkristall gebildet ist.
  • [E21] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E20, wobei die Epitaxieschicht (14) mit einem Off-Winkel (θ) von nicht mehr als 10° in Bezug auf die c-Ebene des SiC-Einkristalls hergestellt wird.
  • [E22] Verfahren zur Herstellung des Halbleiterbauelements (1A bis 1L) gemäß E21, wobei der Off-Winkel (θ) eine Off-Richtung (D) hat, die entlang einer a-Achsenrichtung des SiC-Einkristalls orientiert ist.
  • Während bevorzugte Ausführungsformen der vorliegenden Erfindung oben im Detail beschrieben wurden, handelt es sich dabei lediglich um spezifische Beispiele, die zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung verwendet werden, und die vorliegende Erfindung sollte nicht so ausgelegt werden, dass sie auf diese spezifischen Beispiele beschränkt ist. Der Umfang der vorliegenden Erfindung wird ausschließlich durch die beigefügten Ansprüche begrenzt.
  • Bezugszeichenliste
    • 1A
    SiC-Halbleiterbauelement
    1B
    SiC-Halbleiterbauelement
    1C
    SiC-Halbleiterbauelement
    1D
    SiC-Halbleiterbauelement
    1E
    SiC-Halbleiterbauelement
    1F
    SiC-Halbleiterbauelement
    1G
    SiC-Halbleiterbauelement
    1H
    SiC-Halbleiterbauelement
    1I
    SiC-Halbleiterbauelement
    1J
    SiC-Halbleiterbauelement
    1K
    SiC-Halbleiterbauelement
    1L
    SiC-Halbleiterbauelement
    2
    SiC-Chip
    3
    erste Hauptoberfläche
    4
    zweite Hauptoberfläche
    6
    n-Typ-Basisbereich
    7
    n-Typ-Pufferbereich
    8
    n-Typ-Driftbereich
    8a
    erster Bereich
    8b
    zweiter Bereich
    9
    funktionales Bauelement
    14
    zweite SiC-Epitaxieschicht
    16
    p-Typ-Basisbereich
    17
    p-Typ-Pufferbereich
    18
    p-Typ-Driftbereich
    18a
    erster Bereich
    18b
    zweiter Bereich
    19
    Säulenbereich (Verunreinigungsbereich)
    20
    Säulenbereich (Verunreinigungsbereich)
    22
    Isolierfilm
    23
    erste Hauptoberflächenelektrode
    24
    zweite Hauptoberflächenelektrode
    37
    Trench-Gate-Struktur (Gate-Struktur)
    54
    Gate-Hauptoberflächenelektrode (erste Hauptoberflächenelektrode)
    57
    Source-Hauptoberflächenelektrode (zweite Hauptoberflächenelektrode)
    60
    Drain-Elektrode (dritte Hauptoberflächenelektrode)
    63
    Trench-Gate-Struktur (Gate-Struktur)
    70
    Gate-Hauptoberflächenelektrode (erste Hauptoberflächenelektrode)
    73
    Source-Hauptoberflächenelektrode (zweite Hauptoberflächenelektrode)
    75
    Drain-Elektrode (dritte Hauptoberflächenelektrode)
    84
    planare Gate-Struktur (Gate-Struktur)
    C1
    erste Konzentration
    C2
    zweite Konzentration
    C3
    dritte Konzentration
    CA
    Basiskonzentration
    CB
    Zusatzkonzentration
    D
    Off-Richtung
    θ
    Off-Winkel
    MID
    Zwischenabschnitt des Driftbereichs
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021014603 [0001]
    • US 2008/0237608 A1 [0002]
    • US 2019/0148485 A1 [0002]

Claims (20)

  1. SiC-Halbleiterbauelement, aufweisend: ein SiC-Halbleiterchip, der eine Hauptoberfläche aufweist; einen n-Typ-Driftbereich, der in einem Oberflächenschichtteil der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt ist; und einen p-Typ-Verunreinigungsbereich, der innerhalb des Driftbereichs so ausgebildet ist, dass er mit dem Driftbereich einen pn-Übergangsabschnitt bildet.
  2. SiC-Halbleiterbauelement, aufweisend: ein SiC-Halbleiterchip, der eine Hauptoberfläche aufweist; einen n-Typ-Driftbereich, der in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist; und einen p-Typ-Verunreinigungsbereich, der innerhalb des Driftbereichs so ausgebildet ist, dass er einen pn-Übergangsabschnitt mit dem Driftbereich bildet, und eine Verunreinigungskonzentration aufweist, die durch ein dreiwertiges Element außer Bor eingestellt ist.
  3. SiC-Halbleiterbauelement nach Anspruch 2, wobei der Driftbereich eine Verunreinigungskonzentration aufweist, die durch mindestens zwei Typen von fünfwertigen Elementen eingestellt ist.
  4. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei der Driftbereich eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche zunimmt, und wobei der Verunreinigungsbereich eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche zunimmt.
  5. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei der Driftbereich ein anderes fünfwertiges Element als Phosphor aufweist.
  6. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Verunreinigungsbereich mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium aufweist.
  7. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei sich der Verunreinigungsbereich in einer Dickenrichtung innerhalb des Driftbereichs erstreckt, so dass durch den pn-Übergangsabschnitt mit dem Driftbereich eine Super-Junction-Struktur gebildet wird.
  8. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei der Verunreinigungsbereich einen Zwischenabschnitt des Driftbereichs in Bezug auf eine Dickenrichtung des Driftbereichs durchquert.
  9. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei der Verunreinigungsbereich in einem Abstand zur Seite der Hauptoberfläche von einem unteren Abschnitt des Driftbereichs ausgebildet ist.
  10. SiC-Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei der Driftbereich eine Basiskonzentration aufgrund einer ersten Verunreinigung, bei der es sich um ein fünfwertiges Element handelt, und eine Zusatzkonzentration aufgrund einer zweiten Verunreinigung, bei der es sich um ein anderes fünfwertiges Element als die erste Verunreinigung handelt, aufweist.
  11. SiC-Halbleiterbauelement nach Anspruch 10, wobei der Driftbereich einen ersten Bereich, der getrennt von der Hauptoberfläche in einem Oberflächenschichtabschnitt der Hauptoberfläche ausgebildet ist und aus der Basiskonzentration gebildet ist, und einen zweiten Bereich aufweist, der in einem Bereich zwischen der Hauptoberfläche und dem ersten Bereich ausgebildet ist und aus der Basiskonzentration und der Zusatzkonzentration gebildet ist, und wobei der Verunreinigungsbereich innerhalb des zweiten Bereichs gebildet wird, so dass der pn-Übergangsabschnitt mit dem zweiten Bereich gebildet wird.
  12. SiC-Halbleiterbauelement nach Anspruch 11, wobei der Verunreinigungsbereich innerhalb des zweiten Bereichs in einem Abstand zur Seite der Hauptoberfläche vom ersten Bereich ausgebildet ist.
  13. SiC-Halbleiterbauelement nach einem der Ansprüche 10 bis 12, wobei die Zusatzkonzentration eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche zunimmt.
  14. SiC-Halbleiterbauelement nach einem der Ansprüche 10 bis 13, wobei die Basiskonzentration eine Konzentrationsverteilung aufweist, die in einer Dickenrichtung im Wesentlichen konstant ist.
  15. SiC-Halbleiterbauelement nach einem der Ansprüche 10 bis 14, wobei die erste Verunreinigung ein anderes fünfwertiges Element als Phosphor ist.
  16. SiC-Halbleiterbauelement nach einem der Ansprüche 10 bis 15, wobei die erste Verunreinigung Stickstoff ist und die zweite Verunreinigung mindestens eine aus der Gruppe von Arsen oder Antimon ist.
  17. SiC-Halbleiterbauelement, aufweisend: ein SiC-Halbleiterchip, der eine Hauptoberfläche aufweist; einen p-Typ-Driftbereich, der in einem Oberflächenschichtteil der Hauptoberfläche ausgebildet ist und eine Verunreinigungskonzentration aufweist, die durch ein anderes dreiwertiges Element als Bor eingestellt ist; und einen n-Typ-Verunreinigungsbereich, der innerhalb des Driftbereichs ausgebildet ist, um einen pn-Übergangsabschnitt mit dem Driftbereich zu bilden, und eine Verunreinigungskonzentration aufweist, die durch ein fünfwertiges Element, das nicht Phosphor und Stickstoff ist, eingestellt ist.
  18. SiC-Halbleiterbauelement nach Anspruch 17, wobei der Driftbereich eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche zunimmt, und wobei der Verunreinigungsbereich eine Konzentrationsverteilung aufweist, die in Richtung der Hauptoberfläche zunimmt.
  19. SiC-Halbleiterbauelement nach Anspruch 17 oder 18, wobei sich der Verunreinigungsbereich in einer Dickenrichtung innerhalb des Driftbereichs erstreckt, so dass durch den pn-Übergangsabschnitt mit dem Driftbereich eine Super-Junction-Struktur gebildet wird.
  20. SiC-Halbleiterbauelement nach einem der Ansprüche 17 bis 19, wobei der Driftbereich mindestens einen Typ eines dreiwertigen Elements aus der Gruppe von Aluminium, Gallium und Indium aufweist, und wobei der Verunreinigungsbereich mindestens eines der Elemente aus der Gruppe von Arsen und Antimon aufweist.
DE112021006727.3T 2021-02-01 2021-11-18 Sic-halbleiterbauelement Pending DE112021006727T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-014603 2021-02-01
JP2021014603 2021-02-01
PCT/JP2021/042491 WO2022163082A1 (ja) 2021-02-01 2021-11-18 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
DE112021006727T5 true DE112021006727T5 (de) 2023-10-12

Family

ID=82653134

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006727.3T Pending DE112021006727T5 (de) 2021-02-01 2021-11-18 Sic-halbleiterbauelement

Country Status (5)

Country Link
US (1) US20240072108A1 (de)
JP (1) JPWO2022163082A1 (de)
CN (1) CN116848643A (de)
DE (1) DE112021006727T5 (de)
WO (1) WO2022163082A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237608A1 (en) 2006-07-31 2008-10-02 Giovanni Richieri Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US20190148485A1 (en) 2016-06-10 2019-05-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2021014603A (ja) 2019-07-10 2021-02-12 Ｊｘ金属株式会社 フレキシブルプリント基板用銅箔

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033618A (ja) * 2010-07-29 2012-02-16 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US9978840B2 (en) * 2014-06-30 2018-05-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
DE212020000485U1 (de) * 2019-05-22 2021-07-19 Rohm Co., Ltd. SiC-Halbleiterbauteil
WO2021009828A1 (ja) * 2019-07-16 2021-01-21 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237608A1 (en) 2006-07-31 2008-10-02 Giovanni Richieri Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US20190148485A1 (en) 2016-06-10 2019-05-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2021014603A (ja) 2019-07-10 2021-02-12 Ｊｘ金属株式会社 フレキシブルプリント基板用銅箔

Also Published As

Publication number Publication date
JPWO2022163082A1 (de) 2022-08-04
US20240072108A1 (en) 2024-02-29
CN116848643A (zh) 2023-10-03
WO2022163082A1 (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112010005626B4 (de) Halbleitervorrichtung
DE102010064573B3 (de) Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
EP0760528A2 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE212018000097U1 (de) Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017004143T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112019001937T5 (de) Halbleitervorrichtung
DE112018001627T5 (de) Halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE112021006727T5 (de) Sic-halbleiterbauelement
DE112021006730T5 (de) Sic-halbleiterbauelement
DE112021006557T5 (de) Halbleitervorrichtung
DE102018106689A1 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102013218494B4 (de) Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE112021002612T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed