DE112017004143T5 - Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE112017004143T5
DE112017004143T5 DE112017004143.0T DE112017004143T DE112017004143T5 DE 112017004143 T5 DE112017004143 T5 DE 112017004143T5 DE 112017004143 T DE112017004143 T DE 112017004143T DE 112017004143 T5 DE112017004143 T5 DE 112017004143T5
Authority
DE
Germany
Prior art keywords
semiconductor layer
electric field
region
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017004143.0T
Other languages
English (en)
Inventor
Seigo MORI
Masatoshi Aketa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112017004143T5 publication Critical patent/DE112017004143T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/293—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine rückwärtssperrende Halbleitervorrichtung vorgeschlagen, die eine einfache Konfiguration aufweist und in der Lage ist, eine Ausbeute in einem Herstellungsprozess zu verbessern, und die eine Sperrspannung unter Verwendung eines Schottky-Kontaktes sicherstellt, sowie ein Verfahren zur Herstellung der rückwärtssperrende Halbleitervorrichtung. Es ist eine Halbleitervorrichtung angegeben, die beinhaltet: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine Vorderseite, eine der Vorderseite gegenüberliegende Rückseite und eine Stirnfläche umfasst, eine MIS-Transistorstruktur, die an einem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist, eine erste Elektrode, die eine Schottky-Kontakt mit einem Teil der Halbleiterschicht an der Rückseite der Halbleiterschicht bildet, und einen Entspannungsbereich für ein elektrisches Feld, der so ausgebildet ist, dass er die Rückseite von der Vorderseite der Halbleiterschicht in einem Umfangsbereich erreicht, wobei Umfangsbereich einen aktiven Bereich umgibt, in dem die MIS-Transistorstruktur ausgebildet ist, und der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung und insbesondere eine rückwärtssperrende Halbleitervorrichtung, bei der an einer Rückseite einer Halbleiterschicht ein Schottky-Kontakt gebildet wird, und auf ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Hintergrund
  • Ein bidirektionaler Schalter, der ein MOSFET oder ein IGBT verwendet, ist bereits bekannt. Der bidirektionale Schalter wird zum Beispiel in einer Matrix-Wandlerschaltung oder in einer Sternpunktklemme eingesetzt.
  • So offenbart beispielsweise Patentliteratur 1 einen rückwärtssperrenden IGBT als eine Vorrichtung, die als bidirektionaler Schalter verwendet wird, und der rückwärtssperrende IGBT beinhaltet eine Driftschicht aus einem n-artigen Halbleitersubstrat, einen p-artigen Basisbereich, der auf einer Oberflächenseite der Driftschicht gebildet ist, einen n-artigen Emitterbereich einer Oberflächenschicht des p-artigen Basisbereichs, einen Gateoxidfilm auf einer Oberfläche des p-artigen Basisbereichs, der zwischen dem n-artigen Emitterbereich und einer Oberfläche der Driftschicht angeordnet ist, eine Gate-Elektrode auf dem Gateoxidfilm, einen Anschlussbereich mit einem FLR, der am äußeren Umfang eines aktiven Bereichs der Driftschicht ausgebildet ist, eine p-artige Kollektorschicht, die auf der anderen Oberflächenseite der Driftschicht ausgebildet ist, und einen Isolationsbereich, der am äußeren Umfang des FLR angeordnet ist und der an die p-artige Kollektorschicht angrenzt, während er durch die Driftschicht von der einen Oberflächenseite der Driftschicht aus verläuft.
  • Darüber hinaus offenbart beispielsweise Patentliteratur 2 anders zu einer rückwärtssperrenden Einrichtung mit IGBTs einen rückwärtssperrenden MOSFET, und der rückwärtssperrende MOSFET setzt sich zusammen aus einer n--artigen Driftschicht aus SiC, einem p+-artigen Substrat, das auf einer Hauptoberflächenseite der n--artigen Driftschicht gebildet ist, eine Vielzahl von rückseitigen Gräben, die durch das p+-artige Substrat hindurchgehen und die n--artige Driftschicht erreichen, und einer Titan-Elektrode, die einen Schottky-Kontakt mit der n--artigen Driftschicht in einem unteren Abschnitt jedes der rückseitigen Gräben bildet.
  • Zitatliste
  • Patentliteratur
    • Patentliteratur 1: Japanische Patentanmeldung Veröffentlichungsnummer 2016-4930
    • Patentliteratur 2: Japanische Patentanmeldung Veröffentlichungsnummer 2012-174831
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Wie vorstehend beschrieben wurden verschiedene Erfindungen als rückwärtssperrende Einrichtung vorgeschlagen. Unter Berücksichtigung dieser Umstände schlägt die vorliegende Erfindung eine rückwärtssperrende Halbleitervorrichtung vor, die eine einfache Konfiguration hat, die in der Lage ist eine Ausbeute im Herstellungsprozess zu erhöhen und die eine Sperrspannung mit Hilfe eines Schottky-Kontakts sicherstellt, sowie ein Verfahren zur Herstellung der rückwärtssperrenden Halbleitervorrichtung.
  • Lösung des Problems
  • Eine Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine Vorderseite, eine der Vorderseite gegenüberliegende Rückseite und eine Stirnfläche aufweist, ein Schaltungselement, das an einem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist, eine erste Elektrode, die mit der Halbleiterschicht auf der Rückseite der Halbleiterschicht verbunden ist, und ein Entspannungsbereich für ein elektrisches Feld, der in einem Umfangsbereich, der einen aktiven Bereich einschließt, in dem das Schaltungselement gebildet ist, die Rückseite von der Vorderseite der Halbleiterschicht erreicht, und wobei der Entspannungsbereich für das elektrische Feld entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  • Gemäß dieser Ausgestaltung ist es möglich, einen elektrischen Strom, der durch die Innenseite der Halbleiterschicht in Dickenrichtung fließt, durch eine Schottky-Barriere eines Schottky-Kontakts zwischen der Halbleiterschicht und der ersten Elektrode zu blockieren, wenn eine Rückwärtsspannung an das Schaltungselement angelegt ist (zum Beispiel eine MIS-Transistorstruktur). Zusätzlich wird um das Schaltungselement herum ein Entspannungsbereich für das elektrische Feld gebildet. Folglich, selbst wenn sich eine Sperrschicht bei Anlegen einer Rückwärtsspannung in Richtung der Stirnfläche (Chip-Stirnfläche) der Halbleiterschicht ausbreitet, ist es möglich die Sperrschicht über den Entspannungsbereich für das elektrische Feld zu stoppen und zu verhindern, dass die Sperrschicht die Stirnfläche erreicht. Dadurch ist es möglich, die die elektrische Feldstärke in der Nähe der Stirnfläche der Halbleiterschicht zu entspannen. Selbst wenn also an der Stirnfläche der Halbleiterschicht durch „Dicing“ (in Würfel schneiden) ein defekter Bereich vorhanden ist, ist es möglich zu verhindern, dass durch die Bildung von Elektronen-Loch-Paaren im defekten Bereich ein Leckstrom fließt. Basierend hierauf ist es möglich, dass eine Halbleitervorrichtung gemäß der vorliegenden Erfindung eine exzellente Sperrspannung gewährleisten kann, und damit ist es möglich, diese hervorragend als rückwärtssperrende MISFET für bidirektionale Schalter zu verwenden.
  • Die Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann durch ein Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung hergestellt werden, welches beispielsweise umfasst: Formen einer Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat, Formen eines Schaltungselements auf einem Vorderseitenabschnitt einer dem Substrat der Halbleiterschicht gegenüberliegenden Seite, Formen eines Entspannungsbereichs für ein elektrisches Feld, der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist, um in einem Umfangsbereich, der einen aktiven Bereich umschließt, in dem das Schaltungselement ausgebildet ist, eine Rückseite auf einer der Vorderseite gegenüberliegenden Seite der Halbleiterschicht von der Vorderseite der Halbleiterschicht zu erreichen, und Freilegen der Rückseite der Halbleiterschicht durch Entfernen des Substrats, und Formen einer ersten Elektrode, die mit der Halbleiterschicht auf der Rückseite der Halbleiterschicht verbunden ist.
  • Gemäß diesem Verfahren wird in einem stabilen Zustand ein Entspannungsbereich für das elektrische Feld gebildet, in dem die Halbleiterschicht auf dem Substrat montiert ist. Mit anderen Worten, ist es nicht notwendig, nach dem Entfernen des Basissubstrats einen Entspannungsbereich für das elektrische Feld in einem dünnen Wafer-Zustand zu bilden, und es ist möglich zu verhindern, dass ein Wafer zum Beispiel durch einen Handhabungsfehler in Stücke zerbricht. Darüber hinaus ist es möglich, einen Schritt, der nach dem Entfernen des Basissubstrats und dem Ausdünnen des Wafers durchgeführt wird, auf den Schritt des Ausbildens der ersten Elektrode zu beschränken, wodurch es möglich ist, die Anzahl der Handhabungszeiten für das Handhaben des verdünnten Wafers zu reduzieren, und die Wahrscheinlichkeit eines Handhabungsfehlers zu verringern. Basierend hierauf ist es möglich die Wahrscheinlichkeit des Auftretens von fehlerhaften Artikeln zu verringern und so die Ausbeute im Herstellungsprozess zu verbessern.
  • Darüber hinaus ist es möglich, wenn das Schaltungselement am vorderen Oberflächenabschnitt der Halbleiterschicht gebildet wird, parallel zu dieser Produktion durch eine Verarbeitung von der vorderen Oberflächenseite der Halbleiterschicht einen Entspannungsbereich für das elektrische Feld auszubilden. Dadurch ist es möglich, einschränkende Faktoren (Temperatur, zu verwendende chemische Verbindungen, Geräte, usw.), die jedes Element des Schaltungselements beeinflussen, zu verkleinern im Vergleich zu dem Fall, wenn der Entspannungsbereich für das elektrische Feld nach dem Schaltungselement produziert wird. Basierend hierauf, ist es möglich die Effizienz des Herstellungsprozesses zu verbessern.
  • Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann die Halbleiterschicht aus SiC sein, und der Entspannungsbereich für das elektrische Feld kann ein hochohmiger Bereich sein mit einer Kristalldefektkonzentration von 1 × 1014cm-3 bis 1 × 1022cm-3.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann die Halbleiterschicht SiC sein, und der Entspannungsbereich für das elektrische Feld kann ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps sein mit einer Verunreinigungskonzentration von 1 × 1018cm-3 bis 1 × 1022cm-3.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann der Entspannungsbereich für das elektrische Feld nach innen hin, weg von der Stirnfläche der Halbleiterschicht, gebildet sind, so dass der Entspannungsbereich für das elektrische Feld den aktiven Bereich umgibt.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die Halbleiterschicht einen ersten peripheren Verunreinigungsbereich eines ersten Leitfähigkeitstyps zwischen dem Entspannungsbereich für das elektrische Feld und der Stirnfläche der Halbleiterschicht beinhalten, wobei die erste Elektrode mit dem peripheren Verunreinigungsbereich der Halbleiterschicht in Kontakt stehen kann und wobei die Halbleitervorrichtung ferner eine Hilfselektrode aufweisen kann, die mit dem peripheren Verunreinigungsbereich an der Vorderseite der Halbleiterschicht in Kontakt steht und die elektrisch mit der ersten Elektrode verbunden ist.
  • Gemäß dieser Konfiguration, ist das elektrische Potential des peripheren Verunreinigungsbereich auf das gleiche elektrische Potential von der Vorderseite bis zur Rückseite der Halbleiterschicht festgelegt. Dadurch ist es möglich, einen Zustand herbeizuführen, bei dem sich ein elektrisches Feld nicht einfach im peripheren Verunreinigungsbereich ausbildet, und dadurch ist es möglich, die elektrische Feldstärke in der Nähe der Stirnfläche der Halbleiterschicht weiter zu entspannen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die Hilfselektrode einen Grenzabschnitt zwischen dem Entspannungsbereich für das elektrische Feld und dem peripheren Verunreinigungsbereich überbrücken, und kann in Kontakt mit beiden, dem Entspannungsbereich für das elektrische Feld und dem peripheren Verunreinigungsbereich, stehen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann der Entspannungsbereich für das elektrische Feld die Stirnfläche der Halbleiterschicht erreichen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die erste Elektrode in Kontakt mit dem Entspannungsbereich des elektrischen Felds an der Rückseite der Halbleiterschicht stehen, und die Halbleitervorrichtung kann ferner eine Hilfselektrode aufweisen, die mit dem Entspannungsbereich des elektrischen Felds an der Vorderseite der Halbleiterschicht steht und die elektrisch mit der ersten Elektrode verbunden ist.
  • Gemäß dieser Konfiguration, kann das elektrische Potential des Entspannungsbereichs für das elektrische Feld auf das gleiche elektrische Potential von der Vorderseite zur Rückseite der Halbleiterschicht fixiert werden. Dadurch ist es möglich, einen Zustand herbeizuführen, bei dem das elektrisches Feld sich nicht einfach im Entspannungsbereich des elektrischen Felds ausbildet, und dadurch ist es möglich die elektrische Feldstärke in der Nähe der Stirnflächen der Halbleiterschicht weiter zu entspannen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann der Umfangsbereich der Halbleiterschicht einen flachen Abschnitt beinhalten, mit dem die Vorderseite der Halbleiterschicht flach ist, und der Entspannungsbereich für das elektrische Feld kann die Rückseite von der Vorderseite der Halbleiterschicht des flachen Abschnitts erreichen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann die Halbleitervorrichtung ferner einen konkaven Abschnitt umfassen, der von der Vorderseite in dem Umfangsbereich der Halbleiterschicht gebildet ist, und der Entspannungsbereich für das elektrische Feld kann entlang einer Innenfläche des konkaven Abschnitts gebildet sein und ein unterer Abschnitt des Entspannungsbereichs für das elektrische Feld ist an der Rückseite der Halbleiterschicht exponiert.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann die Halbleitervorrichtung ferner einen zweiten Entspannungsbereich für das elektrische Feld aufweisen, der auf einem rückseitigen Abschnitt der Halbleiterschicht ausgebildet ist und der entweder ein hochohmiger Bereich mit einem höheren Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  • Gemäß dieser Konfiguration ist es möglich das elektrische Feld der Schottky-Schnittstelle zwischen der Halbleiterschicht und der ersten Elektrode zu entspannen. Folglich ist es möglich einen rückwärtigen Leckstrom zu verringern, auch wenn als erste Elektrode ein Metall mit vergleichsweise kleiner Arbeitsfunktion verwendet wird, und somit durch die Verwendung dieses Metalls ein kleiner „An“-Widerstand gewährleistet werden kann.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann der zweite Entspannungsbereich für das elektrisches Feld auf der Rückseite der Halbleiterschicht exponiert sein, und die erste Elektrode kann in Kontakt mit dem zweiten Entspannungsbereich für das elektrisches Feld auf der Rückseite der Halbleiterschicht stehen.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung können eine Vielzahl von zweiten Entspannungsbereichen für das elektrische Felds in einer diskreten oder matrixartigen Weise ausgebildet sein, wenn die Halbleiterschicht von der Rückseite betrachtet wird.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung können eine Vielzahl von zweiten Entspannungsbereichen für das elektrische Feld streifenartig angeordnet sein oder der zweite Entspannungsbereich für das elektrische Feld kann in einem Gittermuster ausgebildet sein, wenn die Halbleiterschicht von der Rückseite aus betrachtet wird.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die Halbleitervorrichtung ferner eine Oberflächenabschlussstruktur umfassen, die auf einer weiter innenliegende Seite als der Entspannungsbereich für das elektrische Feld im Umfangsbereich der Halbleiterschicht ausgebildet ist.
  • Die Halbleitervorrichtung gemäß eines bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann eine zweite Elektrode umfassen, die auf der Halbleiterschicht ausgebildet ist und die elektrisch mit Source oder Emitter der MIS-Transistorstruktur verbunden ist.
  • Ein Halbleitergehäuse gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst eine Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, einen „Lead-Frame“, auf dem die Halbleitervorrichtung montiert ist, und ein Dichtungsharz, das die Halbleitervorrichtung und mindestens ein Teil des „Lead-Frames“ abdichtet.
  • Eine Energiequellenwandlungsvorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, welche die Halbleitervorrichtung als bidirektionale Schaltvorrichtung verwendet, und zum Beispiel die bidirektionale Schaltvorrichtung als Schaltschaltung für eine Matrix-Wandlerschaltung vom mehrphasigen Eingang zum mehrphasigen Ausgang einsetzt.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen des Entspannungsbereichs für das elektrische Feld ein Formen des hochohmigen Bereichs durch Abstrahlen einer ersten Substanz, die wenigstens Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, von einer Seite der Vorderseite der Halbleiterschicht nach dem Formen der Halbleiterschicht beinhalten.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen des Entspannungsbereichs des elektrischen Felds ein Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps durch Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps von einer Seite der Vorderseite der Halbleiterschicht nach Formen der Halbleiterschicht umfassen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann das Formen der Halbleiterschicht ein Formen der Halbleiterschicht nach einem mehrstufigen epitaktischen Verfahren beinhalten, bei dem eine Schicht des ersten Leitfähigkeitstyps mehrfach wiederholt epitaktisch gewachsen wird, und das Formen des Entspannungsbereichs für das elektrische Feld kann ein Formen eines Bereichs eines zweiten Leitfähigkeitstyps beinhalten, indem Verunreinigungsionen des zweiten Leitfähigkeitstyps in einen vorbestimmten Teil der Schichten des ersten Leitfähigkeitstyps implantiert werden, wenn jede der Schichten des ersten Leitfähigkeitstyps gewachsen wird, und das Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps kann durch sequentielles Stapeln der Bereiche des zweiten Leitfähigkeitstyps zusammen in Verbindung mit dem Wachstum der Schicht des ersten Leitfähigkeitstyps erfolgen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen der Halbleiterschicht ein Formen der Halbleiterschicht nach einem mehrstufigen epitaktischen Verfahren beinhalten, bei dem eine Schicht des ersten Leitfähigkeitstyps mehrfach wiederholt epitaktisch gewachsen wird, und das Formen des Entspannungsbereichs für das elektrische Feld kann ein Formen eines Bereichs einer ersten Substanz beinhalten, die wenigstens Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf einen vorbestimmten Teil der Schicht des ersten Leitfähigkeitstyps gestrahlt wird, wenn jede der Schichten des ersten Leitfähigkeitstyps gewachsen wird, und das Formen des hochohmigen Bereichs kann durch sequentielles Stapeln der Bereiche der ersten Substanz zusammen in Verbindung mit dem Wachstum der Schicht des ersten Leitfähigkeitstyps erfolgen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen des Entspannungsbereichs für das elektrische Feld ein Formen eines Durchgangslochs, das das Substrat von der Vorderseite der Halbleiterschicht erreicht, nachdem die Halbleiterschicht gebildet wurde, und ein Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps durch Hinterfüllen des Durchgangslochs mit einer Halbleiterschicht des zweiten Leitfähigkeitstyps mittels epitaktischem Wachstums umfassen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen des Entspannungsbereichs für das elektrische Feld ein Formen eines konkaven Abschnitts von der Vorderseite der Halbleiterschicht nach dem Ausbilden der Halbleiterschicht und ein Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps, der sich entlang einer Innenfläche des konkaven Abschnitts erstreckt und dessen unterer Abschnitt das Substrat erreicht, durch Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in die Innenfläche des konkaven Abschnitts umfassen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann das Formen des elektrischen Entspannungsbereichs für das elektrische Feld ein Formen eines konkaven Abschnitts von der Vorderseite der Halbleiterschicht nach dem Ausbilden der Halbleiterschicht und ein Formen des hochohmigen Bereichs, der sich entlang einer Innenfläche des konkaven Abschnitts erstreckt und dessen unterer Abschnitt das Substrat erreicht, durch Abstrahlen einer ersten Substanz, die wenigsten Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf die Innenfläche des konkaven Abschnitts umfassen.
  • Ein Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann ferner Füllen des konkaven Abschnitts mit einem leitenden Material umfassen.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann das Formen der Halbleiterschicht ein Formen einer ersten Halbleiterschicht auf dem Substrat und ein Formen einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht beinhalten, wobei das Herstellungsverfahren für Halbleitervorrichtung ferner ein Formen eines zweiten Entspannungsbereichs für das elektrische Feld an der ersten Halbleiterschicht, bevor die zweite Halbleiterschicht gebildet wird, umfasst, wobei der zweite Entspannungsbereich entweder ein hochohmigen Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich des zweiten Leitfähigkeitstyps ist.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, kann das Entfernen des Substrats, ein Entfernen von Teilen der Halbleiterschicht zusätzlich zu dem Substrat umfassen, bis der zweite Entspannungsbereich für das elektrische Feld von der Rückseite der Halbleiterschicht exponiert ist.
  • Eine Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine Vorderseite, eine der Vorderseite gegenüberliegende Rückseite und eine Stirnfläche aufweist und die so ausgebildet ist, dass die Stirnfläche einen Teil beinhaltet, der einer Seite der Rückseite in einer Dickenrichtung der Halbleiterschicht zugewandt ist, ein Schaltungselement, das an einem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist, eine erste Elektrode, die mit der Halbleiterschicht an der Rückseite der Halbleiterschicht verbunden ist, und einen Entspannungsbereich für ein elektrisches Feld, der zumindest entlang der Stirnfläche gebildet ist und der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  • Diese Halbleitervorrichtung kann gemäß eines Herstellungsverfahrens für Halbleitervorrichtungen gefertigt werden, das beispielsweise umfasst: Formen einer Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat, Formen eines Schaltungselements an einem Vorderseitenabschnitt auf einer dem Substrat der Halbleiterschicht gegenüberliegenden Seite, Freilegen einer Rückseite der Halbleiterschicht durch Entfernen des Substrats, Formen einer Nut durch selektives Ätzen der Halbleiterschicht von der Seite der Rückseite, wobei die Nut von einer Stirnfläche umgeben ist, die einer Seite der Rückseite in einer Dickenrichtung der Halbleiterschicht zugewandt ist, Formen eines Entspannungsbereichs für ein elektrisches Feld entlang der Stirnfläche, entweder durch Implantieren von Verunreinigungsionen der zweiten Leitfähigkeitstyps oder durch Abstrahlen einer ersten Substanz, die wenigstens Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf die Stirnfläche der Nut, und Formen einer ersten Elektrode, um mindestens einen Teil sowohl der Rückseite der Halbleiterschicht als auch des Entspannungsbereichs für das elektrische Feld abzudecken.
  • Gemäß dieses Verfahrens ist die Stirnfläche so geformt, dass es möglich ist, die rückflächige Seite der Halbleiterschicht mittels Ätzen zu konfrontieren. Es ist möglich, den Entspannungsbereich für das elektrische Feld durch Ionenimplantation oder dergleichen wie oben beschrieben in die Stirnfläche zu formen, und daher ist es möglich, leichter den Entspannungsbereich für das elektrische Feld mit geringerer Energie zu formen als in einem Fall, in dem der Entspannungsbereich für das elektrische Feld, der von der Vorderseite bis zur Rückseite der Halbleiterschicht reicht, durch Ionenimplantation oder dergleichen ausgebildet wird.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die Halbleiterschicht ein oberes Stirnflächenende aufweisen, das eine Endkante der Stirnfläche auf einer Seite der Vorderseite ist, und ein unteres Stirnflächenende, das eine Endkante der Stirnfläche auf einer Seite der Rückseite ist und das in einer Querschnittsansicht in einer weiter innenliegenden Position als das obere Stirnflächenende angeordnet ist, und ein lineares Phantom-Linien-Segment, welches das obere Stirnflächenende und das untere Stirnflächenende miteinander verbindet, ist in einem Winkel geneigt, der größer 90° in Bezug auf die Rückseite der Halbleiterschicht ist.
  • Bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann der Entspannungsbereich für das elektrische Feld in einer Querschnittsansicht mit einer im Wesentlichen konstanten Dicke entlang zumindest eines Teils der Stirnfläche geformt sein.
  • Bei einem Herstellungsverfahren für Halbleitervorrichtungen einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das Formen der Nut ein Formen der Nut durch Ausführen von Ätzungen von der Rückseite bis zu einem Mittelpunkt in der Dickenrichtung der Halbleiterschicht beinhalten, wobei das Herstellungsverfahren für Halbleitervorrichtungen ferner einen Schritt des Schneidens der Halbleiterschicht nach dem Formen der ersten Elektrode entlang einer Schnittlinie beinhaltet, die entlang der Nut verläuft.
  • Figurenliste
    • [1] 1 ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [2] 2 ist eine schematische Unteransicht der Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [3] 3 ist eine Querschnittsansicht, die sich ergibt, wenn die Halbleitervorrichtung entlang der Linie III-III von 1 geschnitten wird.
    • [4] 4 ist eine Ansicht, die ein planares Muster eines Entspannungsbereichs für das elektrische Feld von 3 zeigt.
    • [5A] 5A ist eine Ansicht, die einen Teil eines Herstellungsprozesses der Halbleitervorrichtung gemäß 3 darstellt.
    • [5B] 5B zeigt einen Schritt, der dem Schritt nach 5A folgt.
    • [5C] 5C zeigt einen Schritt, der dem Schritt gemäß 5B folgt.
    • [5D] 5D zeigt einen Schritt, der dem Schritt gemäß 5C folgt.
    • [5E] 5E zeigt einen Schritt, der dem Schritt gemäß 5D folgt.
    • [5F] 5F zeigt einen Schritt, der dem Schritt gemäß 5E folgt.
    • [6A] 6A ist eine Ansicht, die einen Teil eines anderen Herstellungsprozesses der Halbleitervorrichtung von 3 darstellt.
    • [6B] 6B zeigt einen Schritt, der dem Schritt gemäß 6A folgt.
    • [6C] 6C zeigt einen Schritt, der dem Schritt gemäß 6B folgt.
    • [6D] 6D zeigt einen Schritt, der dem Schritt gemäß 6C folgt.
    • [7] 7 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [8] 8 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [9A] 9A ist eine Ansicht, die einen Teil eines anderen Herstellungsprozesses der Halbleitervorrichtung von 8 darstellt.
    • [9B] 9B zeigt einen Schritt, der dem Schritt gemäß 9A folgt.
    • [10] 10 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [11] 11 ist eine Ansicht, die ein planares Muster eines Entspannungsbereichs für das elektrische Feld von 10 zeigt.
    • [12] 12 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß eines anderen bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
    • [13] 13 ist eine Ansicht, die ein planares Muster sowohl eines Entspannungsbereichs für ein elektrisches Feld als auch einer zweiten Drain-Elektrode aus 12 zeigt.
    • [14] 14 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [15] 15 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [16A] 16A ist eine Ansicht, die einen Teil eines Herstellungsprozesses der Halbleitervorrichtung von 15 darstellt.
    • [16B] 16B zeigt einen Schritt, der dem Schritt gemäß 16A folgt.
    • [16C] 16C zeigt einen Schritt, der dem Schritt gemäß 16B folgt.
    • [16D] 16D zeigt einen Schritt, der dem Schritt gemäß 16C folgt.
    • [16E] 16E zeigt einen Schritt, der dem Schritt gemäß 16D folgt.
    • [17] 17 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [18] 18 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [19] 19 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [20] 20 ist eine Ansicht, die ein Grundmuster eines zweiten Entspannungsbereichs für das elektrische Feld von 19 zeigt.
    • [21] 21 ist eine Ansicht, die ein Grundmuster des zweiten Entspannungsbereichs für das elektrische Feld von 19 zeigt.
    • [22] 22 ist eine Ansicht, die ein Grundmuster des zweiten Entspannungsbereichs für das elektrische Feld von 19 zeigt.
    • [23A] 23A ist eine Ansicht, die einen Teil eines Herstellungsprozesses der Halbleitervorrichtung von 19 darstellt.
    • [23B] 23B zeigt einen Schritt, der dem Schritt gemäß 23A folgt.
    • [23C] 23C zeigt einen Schritt, der dem Schritt gemäß 23B folgt.
    • [23D] 23D zeigt einen Schritt, der dem Schritt gemäß 23C folgt.
    • [23E] 23E ist ein Schritt, der dem Schritt nach 23D folgt.
    • [23F] 23F zeigt einen Schritt, der dem Schritt nach 23E folgt.
    • [23G] 23G zeigt einen Schritt, der dem Schritt gemäß 23F folgt.
    • [23H] 23H zeigt einen Schritt, der dem Schritt gemäß 23G folgt.
    • [24] 24 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [25] 25 ist eine Ansicht, die einen Effekt beschreibt, der durch eine Struktur der Halbleitervorrichtung gemäß 24 hervorgerufen wird.
    • [26A] 26A ist eine Ansicht, die eine Variation der Stirnflächenform der Halbleiterschicht beschreibt.
    • [26B] 26B ist eine Ansicht, die eine Variation der Stirnflächenform der Halbleiterschicht beschreibt.
    • [26C] 26C ist eine Ansicht, die eine Variation der Stirnflächenform der Halbleiterschicht beschreibt.
    • [27A] 27A ist eine Ansicht, die eine Positionsbeziehung zwischen einem Entspannungsbereich für das elektrische Feld und einer Drain-Elektrode in der Halbleitervorrichtung gemäß 24 beschreibt.
    • [27B] 27B ist eine Ansicht, die eine Positionsbeziehung zwischen einem Entspannungsbereich für das elektrische Feld und einer Drain-Elektrode in der Halbleitervorrichtung von 24 beschreibt.
    • [27C] 27C ist eine Ansicht, die eine Positionsbeziehung zwischen einem Entspannungsbereich für das elektrische Feld und einer Drain-Elektrode in der Halbleitervorrichtung gemäß 24 beschreibt.
    • [27D] 27D ist eine Ansicht, die eine Positionsbeziehung zwischen einem Entspannungsbereich für das elektrische Feld und einer Drain-Elektrode in der Halbleitervorrichtung gemäß 24 beschreibt.
    • [27E] 27E ist eine Ansicht, die eine Positionsbeziehung zwischen einem Entspannungsbereich für das elektrische Feld und einer Drain-Elektrode in der Halbleitervorrichtung von 24 beschreibt.
    • [28A] 28A ist eine Ansicht, die einen Teil eines Herstellungsprozesses der Halbleitervorrichtung gemäß 24 darstellt.
    • [28B] 28B zeigt einen Schritt, der dem Schritt gemäß 28A folgt.
    • [28C] 28C zeigt einen Schritt, der dem Schritt gemäß 28B folgt.
    • [28D] 28D zeigt einen Schritt, der dem Schritt gemäß 28C folgt.
    • [28E] 28E zeigt einen Schritt, der dem Schritt gemäß 28D folgt.
    • [28F] 28F zeigt einen Schritt, der dem Schritt nach 28E folgt.
    • [28G] 28G zeigt einen Schritt, der dem Schritt gemäß 28F folgt.
    • [28H] 28H zeigt einen Schritt, der dem Schritt gemäß 28G folgt.
    • [28I] 28I zeigt einen Schritt, der dem Schritt gemäß 28H folgt.
    • [28J] 28J zeigt einen Schritt, der dem Schritt gemäß 28I folgt.
    • [28K] 28K zeigt einen Schritt, der dem Schritt gemäß 28J folgt.
    • [28L] 28L zeigt einen Schritt, der dem Schritt gemäß 28K folgt.
    • [29A] 29A ist eine Ansicht, die einen Teil eines anderen Herstellungsprozesses der Halbleitervorrichtung von 24 darstellt.
    • [29B] 29B zeigt einen Schritt, der dem Schritt gemäß 29A folgt.
    • [29C] 29C zeigt einen Schritt, der dem Schritt nach 29B folgt.
    • [29D] 29D zeigt einen Schritt, der dem Schritt gemäß 29C folgt.
    • [29E] 29E zeigt einen Schritt, der dem Schritt gemäß 29D folgt.
    • [30] 30 ist eine schematische perspektivische Ansicht eines Halbleitergehäuses gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
    • [31] 31 ist eine Ansicht zum Nachweis eines elektrischen Feldentspannungseffekts, der durch einen Entspannungsbereich für das elektrische Feld hervorgerufen wird.
    • [32] 32 ist eine Ansicht zum Nachweis eines elektrischen Feldentspannungseffekts, der durch einen Entspannungsbereich für das elektrische Feld hervorgerufen wird.
    • [33] 33 zeigt ein Schaltdiagramm einer Matrix-Wandlerschaltung, in dem eine Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung als bidirektionaler Schalter integriert ist.
    • [34] 34 ist eine Querschnittsansicht, die eine andere Form der Halbleitervorrichtung zeigt.
  • Beschreibung der Ausführungsbeispiele
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die beiliegenden Zeichnungen ausführlich beschrieben.
  • 1 und 2 sind eine Drauf- bzw. eine Unteransicht der Halbleitervorrichtung 1 gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Halbleitervorrichtung 1 hat eine Source-Elektrode 4, die als Beispiel für eine zweite Elektrode der vorliegenden Erfindung dient, und ein Gate-Pad 5 auf ihrer Vorderseite 2 sowie auf ihrer Rückseite 3 eine Drain-Elektrode 6, die als Beispiel für eine erste Elektrode der vorliegenden Erfindung dient.
  • Die Source-Elektrode 4 ist im Wesentlichen in einer viereckigen Form ausgebildet über im Wesentlichen die gesamte Fläche der Vorderseite 2 und hat eine Umfangskante 9, die inwärts, weg von der Stirnfläche 7 der Halbleitervorrichtung 1, liegt. Die Umfangskante 9 ist mit einer Oberflächenabschlussstruktur, wie beispielsweise einem Sicherungsring, versehen, die nachfolgend erläutert wird. Daraus folgt, dass ein Halbleiterbereich 8 auf der Vorderseite 2 der Halbleitervorrichtung 1 um die Source-Elektrode 4 freiliegt. Im vorliegenden bevorzugten Ausführungsbeispiel umschließt der Halbleiterbereich 8 die Source-Elektrode 4. Das Gate-Pad 5 ist getrennt von der Source-Elektrode 4 in einer Ecke der Source-Elektrode 4 platziert und mit einer Gate-Elektrode 26 ein jeder MIS-TransistorStruktur 22 verbunden, die später beschrieben wird.
  • Die Drain-Elektrode 6 ist in viereckiger Form über die gesamte Fläche der Rückseite 3 ausgebildet und hat eine Umfangskante 10, die mit der Stirnfläche 7 der Halbleitervorrichtung 1 zusammenfällt (d.h. welche eine Verlängerung der Stirnfläche 7) ist. Es sei erwähnt, dass, obwohl sich ein Entspannungsbereich für das elektrische Feld 14 wie später beschrieben an der Halbleitervorrichtung 1 ausbildet dieser in der 1 und in der 2 nicht dargestellt ist.
  • 3 ist eine Querschnittsansicht, die man erhält, wenn die Halbleitervorrichtung entlang der Linie III-III der 1 aufgeschnitten ist. 4 ist eine Ansicht, die ein planares Muster des Entspannungsbereichs für das elektrische Feld 14 der 3 zeigt.
  • Die Halbleitervorrichtung 1 weist eine Halbleiterschicht 11 aus n--artigen SiC auf. Die Halbleiterschicht 11 hat eine Vorderseite 2, welche eine Si-Ebene des SiC ist, eine Rückseite 3, die auf der Vorderseite 2 gegenüberliegenden Seite angeordnet ist und die eine C-Ebene des SiC ist, und eine Stirnfläche 7, die sich in eine Richtung erstreckt, die die Vorderseite 2 schneidet (d.h. die sich in senkrechter Richtung in 3 erstreckt) . Die Vorderseite 2 kann eine Ebene außer der Si-Ebene der SiC sein, und die Rückseite 3 kann eine Ebene außer der C-Ebene des SiC sein.
  • Die Halbleiterschicht 11 hat eine Dicke von 5 µm bis 300 µm in Abhängigkeit der gewünschten Sperrspannung. Zusätzlich hat die Halbleiterschicht 11 im Ganzen eine im Wesentlichen gleichförmige Verunreinigungskonzentration beispielsweise eine Verunreinigungskonzentration von 1 × 1014cm-3 bis 1 × 1017cm-3. Die hier erwähnte Formulierung „die Halbleiterschicht 11 hat eine im Wesentlichen gleichmäßige Verunreinigungskonzentration“ bedeutet, dass die Halbleiterschicht 11 in ihrem rückseitigen Abschnitt (zum Beispiel in einem Bereich mit einem vorgegebenen Abstand von der Rückseite 3 in Dickenrichtung) keinen n-artigen Teil mit einer vergleichsweise hohen Verunreinigungskonzentration (zum Beispiel einen n+-artigen Teil) aufweist.
  • Die Halbleiterschicht 11 hat einen äußeren Umfangsbereich 12, der ein Beispiel für einen Umfangsbereich im Sinne der vorliegenden Erfindung ist und der am Randkantenabschnitt (d.h. einen Teil in der Näher der Stirnfläche 7) angeordnet ist und einen aktiven Bereich 13 aufweist, der vom äußeren Umfangsbereich 12 umgeben ist.
  • In dem aktiven Bereich 13 sind an einem Vorderseitenabschnitt der Halbleiterschicht 11 eine Vielzahl von MIS-Transistorstrukturen 22 ausgebildet. Die MIS-Transistorstruktur 22 hat einen p-artigen Körperbereich 23, einen n+-artigen Source-Bereich 24, ein Gate-Isolierfilm 25, eine Gate-Elektrode 26 und einen p+-artigen Körperanschlussbereich 27.
  • Genauer gesagt, sind am Vorderseitenabschnitt der Halbleiterschicht 11 eine Vielzahl von p-artigen Körperbereichen 23 ausgebildet. Jeder p-artige Körperbereich 23 bildet eine minimale Einheit (Einheitszelle) , durch die im aktiven Bereich 13 ein elektrischer Strom fließt. Der n+-artige Source-Bereich 24 ist in einem Innenbereich jedes p-artigen Körperbereichs 23 so ausgebildet, dass er an der Vorderseite 2 der Halbleiterschicht 11 freiliegt. In dem p-artigen Körperbereich 23 definiert eine Region außerhalb des n+-artigen Source-Bereichs 24 (d.h. ein Bereich, der den n+-artigen Source-Bereich 24 umrundet) einen Kanalbereich 28. Die Gate-Elektrode 26 überbrückt nebeneinanderliegende Einheitszellen und beschichtet den Kanalbereich 28 mit einem dazwischenliegenden Gate-Isolierfilm 25. Der p+-artige Körperanschlussbereich 27 verläuft durch den n+-artigen Source-Bereich 24 und ist elektrisch mit dem p-artigen Körperbereich 23 verbunden.
  • Jedes Element der MIS-Transistorstruktur 22 wird nun beschrieben. Die Verunreinigungskonzentration des p-artigen Körperbereichs 23 ist beispielsweise 1 × 1016cm-3 bis 1 × 1019cm-3 und die Verunreinigungskonzentration des n+-artigen Source-Bereichs 24 ist zum Beispiel 1 × 1019cm-3 bis 1 × 1021cm-3 und die Verunreinigungskonzentration des p+-artigen Körperanschlussbereichs 27 ist zum Beispiel 1 × 1019cm-3 bis 1 × 1021cm-3. Der Gate-Isolierfilm 25 ist beispielsweise aus Siliziumoxid (SiO2) und seine Dicke ist 20 nm bis 100 nm. Die Gate-Elektrode 26 ist zum Beispiel aus Polysilizium.
  • Ein n--artiger Bereich auf der rückseitigen Seite 3 in Bezug auf die MIS-Transistorstruktur 22 in der Halbleiterschicht 11 stellt einen n--artigen Driftbereich 29 dar und ist zur Rückseite 3 der Halbleiterschicht 11 exponiert.
  • Auf der vorderseitigen Seite 2 der Halbleiterschicht 11 ist eine Zwischenisolationsschicht 30 ausgebildet, die den aktiven Bereich 13 und den äußeren Umfangsbereich 12 überbrückt. Die Zwischenisolationsschicht 30 ist beispielsweise aus Siliziumoxid (SiO2) und ihre Dicke beträgt 0,5 µm bis 3,0 µm. Die Zwischenisolationsschicht 30 hat ein Kontaktloch 31, welches ausgebildet ist, den n+-artigen Source-Bereich 24 und den p+-artigen Körperanschlussbereich 27 jeder Einheitszelle freizulegen.
  • Die Source-Elektrode 4 ist auf der Zwischenisolationsschicht 30 ausgebildet. Die Source-Elektrode 4 tritt in jedes Kontaktloch 31 ein und stellt einen ohmschen Kontakt mit den n+-artigen Source-Bereich 24 und dem p+-artigen Körperanschlussbereich 27 her. Die Source-Elektrode 4 hat einen Überlappungsabschnitt 32, der sich von dem aktiven Bereich 13 zum äußeren Umfangsbereich 12 erstreckt und der auf der Zwischenisolationsschicht 30 auf dem äußeren Umfangsbereich 12 verläuft.
  • Am vorderen Oberflächenabschnitt der Halbleiterschicht 11 im äußeren Umfangsbereich 12 ist eine Oberflächenabschlussstruktur 33 ausgebildet. Die Oberflächenabschlussstruktur 33 kann eine Vielzahl von Teilen aufweisen, die mindestens einen Teil umfassen, der auf einem Randkantenabschnitt der Source-Elektrode 4 liegt (d.h. einer Umfangskante) einer Verbindung mit der Halbleiterschicht 11) . In 3 ist eine innerste „Resurf“-Schicht 34 (RESURF: Reduced Surface Field) und eine Vielzahl von Schutzringschichten 35 enthalten, die die „Resurf“-Schicht 34 umgeben. Die „Resurf“-Schicht 34 ist so ausgebildet, dass sie eine Innenseite und eine Außenseite einer Öffnung 36 der Zwischenisolationsschicht 30 überbrückt und in Kontakt mit dem Randkantenabschnitt der Source-Elektrode 4 innerhalb der Öffnung 36 steht. Die Vielzahl von Schutzringschichten 35 sind gegenseitig beabstandet. Obwohl die „Resurf“-Schicht 34 und die Schutzringschicht 35 durch den p-artigen Verunreinigungsbereich geformt sind, können diese Schichten auch durch einen hochohmigen Bereich geformt sein. Wenn dem so ist, können die „Resurf“-Schicht 34 und die Schutzringschicht 35 eine Kristalldefektkonzentration von 1 × 1014cm-3 bis 1 × 1022 cm-3 aufweisen.
  • In dem äußeren Umfangsbereich 12 ist ein Entspannungsbereich für das elektrische Feld 14 außerhalb der Oberflächenabschlussstruktur 33 gebildet. Der Entspannungsbereich für das elektrische Feld 14 ist ein hochohmiger Bereich, der einen größeren Widerstand aufweist als die Halbleiterschicht 11 (der n--artige Driftbereich 29), oder ein p-artiger Halbleiterbereich. Zum Beispiel, wenn der Entspannungsbereich für das elektrische Feld 14 ein hochohmiger Bereich ist, dann hat dieser hochohmige Bereich eine Kristalldefektkonzentration von 1 × 1014cm-3 bis 1 × 1022cm-3. Im Gegensatz dazu, wenn der Entspannungsbereich für das elektrische Feld 14 ein p-artiger Halbleiterbereich ist, dann ist eine Verunreinigungskonzentration des p-artigen Halbleiterbereichs 1 × 1018cm-3 bis 1 × 1022cm-3. Wenn die Verunreinigungskonzentration in diesen Bereich fällt, dann ist es möglich den gesamten p-artigen Halbleiterbereich leicht auf dem gleichen elektrischen Potential zu halten.
  • Der Entspannungsbereich für das elektrische Feld 14 ist ein feststehender Bereich, der von der Vorderseite 2 zur Rückseite 3 der Halbleiterschicht 11 reicht. In dem vorliegenden bevorzugten Ausführungsbeispiel ist der Entspannungsbereich für das elektrische Feld 14 so ausgebildet, dass in der 3 dargestellten Querschnittsansicht eine dem aktiven Bereich 13 nähere Innenfläche 15 und eine dieser gegenüberliegenden Außenfläche 16 senkrecht zur Vorderseite 2 und zur Rückseite 3 stehen. Dies ermöglicht es, dass die Breite W1 des Entspannungsbereichs für das elektrische Feld 14 im Wesentlichen konstant von der Vorderseite 2 zur Rückseite 3 der Halbleiterschicht 11 ist.
  • Zusätzlich ist in dem vorliegenden bevorzugten Ausführungsbeispiel der Entspannungsbereich für das elektrische Feld 14 inwärts, weg von der Stirnfläche 7 der Halbleiterschicht 11, ausgebildet und dadurch ist ein n--artiger Umfangsbereich 17, der ein Beispiel für einen peripheren Verunreinigungsbereich ist und der ein Teil der Halbleiterschicht 11 ist, außerhalb des Entspannungsbereichs für das elektrische Feld 14 gebildet (d.h. zwischen dem Entspannungsbereich für das elektrische Feld 14 und der Stirnfläche 7 der Halbleiterschicht 11). In dem vorliegenden bevorzugten Ausführungsbeispiel ist der Entspannungsbereich für das elektrische Feld 14 mit einer in der Draufsicht ringförmigen Form ausgebildet, so dass, wie in 4 gezeigt, ein geschlossener Raum durch Umschließen des n--artigen Driftbereichs 29 geschaffen wird, und ein ringförmiger Bereich, der bis zur Stirnfläche 7 reicht, außerhalb des Entspannungsbereichs für das elektrische Feld 14 als n--artiger Umfangsbereich 17 gebildet wird.
  • Die Drain-Elektrode 6 ist auf der Rückseite 3 der Halbleiterschicht 11 ausgebildet. Die Drain-Elektrode 6 ist auf der gesamten Rückseite 3 der Halbleiterschicht 11 als integral geformtes Element ausgebildet. Dadurch kommt die Drain-Elektrode 6 in Kontakt mit dem n--artigen Driftbereich 29, mit dem Entspannungsbereich des elektrischen Felds 14 und dem n--artigen Umfangsbereich 17 auf der Rückseite 3 der Halbleiterschicht 11. Die Drain-Elektrode 6 ist aus Metall gefertigt (zum Beispiel einem Schichtaufbau aus Ti/Al), das in der Lage ist, mit dem n--artigen Driftbereich 29 einen Schottky-Kontakt auszubilden. Im Einzelnen ist es bevorzugt, einer Schicht (beispielsweise einer Ti-Schicht), die in Kontakt mit dem n--artigen Driftbereich 29 steht, in der Drain-Elektrode 6 zu erlauben, einen Schottky-Kontakt mit dem n--artigen Driftbereich 29 zu formen. In dem vorliegenden bevorzugten Ausführungsbeispiel ist die Drain-Elektrode 6 auch in Kontakt mit dem n--artigen Umfangsbereich 17 und bildet einen Schottky-Kontakt mit dem n--artigen Umfangsbereich 17.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitervorrichtung 1 in Bezug auf die 5A bis 5F beschrieben.
  • Zur Herstellung der Halbleitervorrichtung 1 wird eine Halbleiterschicht 11, die eine niedrigerer Konzentration als das Basissubstrat 18 aufweist, zunächst durch epitaktisches Wachstum auf dem Basissubstrat 18 (Wafer) aus n+-artigen SiC (dessen Verunreinigungskonzentration beispielsweise 1 × 1018cm-3 bis 1 × 1020cm-3 ist) gebildet, wie in 5A dargestellt. Die Dicke des Basissubstrats 18 kann beispielsweise 250 µm bis 450 µm sein.
  • Anschließend wird ein Verunreinigungsbereich der MIS-Transistorstruktur 22, der Oberflächenabschlussstruktur 33 und des Entspannungsbereichs des elektrischen Felds 14 gebildet, wie in 5B und 5C dargestellt.
  • In Einzelnen wird individuell beschrieben, ob der Entspannungsbereich für das elektrische Feld 14 ein p-artiger Halbleiterbereich oder ein hochohmiger Bereich ist.
  • Wenn der Entspannungsbereich für das elektrische Feld 14 ein p-artiger Halbleiterbereich ist, dann werden zunächst Verunreinigungsionen selektiv von der vorderseitigen Seite 2 der Halbleiterschicht 11 in Bereiche implantiert, in denen Verunreinigungsbereiche der MIS-Transistorstruktur 22 (insbesondere der p-artige Körperbereich 23, der n+-artige Source-Bereich 24 und der p+-artige Körperanschlussbereich 27) und die Oberflächenabschlussstruktur 33 (insbesondere die „Resurf“-Schicht 34 und die Schutzringschicht 35) zu bilden sind.
  • Danach werden p-artige Verunreinigungsionen (zum Beispiel B-Ionen oder Al-Ionen) selektiv von der vorderseitigen Seite 2 der Halbleiterschicht 11 in die Bereiche implantiert, in denen der Entspannungsbereich für das elektrische Feld 14 gebildet werden soll. Zu diesem Zeitpunkt muss der Entspannungsbereich für das elektrische Feld 14 so gebildet werden, dass er durch einen Bereich von der Vorderseite 2 der Halbleiterschicht 11 zur Rückseite 3 verläuft und zum Basissubstrat 18 reicht, und daher werden p-artige Verunreinigungsionen mit einer Implantierungsenergie von beispielsweise 1 MeV bis 10 MeV implantiert.
  • Nach der Implantation wird jedes der Verunreinigungsionen zur Bildung der Verunreinigungsbereiche der MIS-Transistorstruktur 22 der Oberflächenabschlussstruktur 33 und des Entspannungsbereichs für das elektrische Feld 14 gleichzeitig durch eine Glühbehandlung (zum Beispiel 1500°C bis 1800°C) aktiviert und diese Bereiche entstehen.
  • Andererseits, wenn der Entspannungsbereich für das elektrische Feld 14 ein hochohmiger Bereich ist, werden zunächst Verunreinigungsionen selektiv von der vorderseitigen Seite 2 der Halbleiterschicht 11 in Bereiche implantiert, in denen Verunreinigungsbereiche der MIS-Transistorstruktur 22 (insbesondere der p-artige Körperbereich 23, der n+-artige Source-Bereich 24 und der p+-artige Körperanschlussbereich 27) und die Oberflächenabschlussstruktur 33 (insbesondere die Resurf-Schicht 34 und die Schutzringschicht 35) gebildet werden sollen.
  • Nach der Implantation wird jedes der Verunreinigungsionen, um die Verunreinigungsbereiche der MIS-Transistorstruktur 22 und der Oberflächenabschlussstruktur 33 zu bilden, durch eine Glühbehandlung (zum Beispiel 1500°C bis 1800°C) aktiviert und diese Bereiche entstehen.
  • Danach wird selektiv eine Maske (hier nicht dargestellt) auf der Halbleiterschicht 11 gebildet, und Substanzen, wie Protonen, Heliumionen, Elektronenstrahlen, die allesamt ein Beispiel für eine erste Substanz im Sinne der vorliegenden Erfindung sind und jeweils eine vergleichsweise geringe Masse aufweisen, durch die Maske auf die Vorderseite 2 der Halbleiterschicht 11 gestrahlt. Nach der Bestrahlung wird eine Glühbehandlung (zum Beispiel 300°C bis 1200°C) durchgeführt, wodurch ein von den Strahlungsteilchen erzeugter Kristalldefekt als Entspannungsbereich für das elektrische Feld 14 (hochohmiger Bereich) gebildet wird. Die Glühbehandlung von 300°C bis 1200°C kann entfallen.
  • Obwohl es einen Fall gibt, in dem eine Glühbehandlung nach der Implantierung von p-artigen Verunreinigungsionen oder nach dem Abstrahlen von Protonen oder dergleichen durchgeführt wird, wenn der Entspannungsbereich für das elektrische Feld 14 ein p-artiger Halbleiterbereich oder ein hochohmiger Bereich ist, ist ein Element, das gegenüber einer hohen Temperatur schwach ist (zum Beispiel ein Metall wie die Source-Elektrode 4) sowohl auf der vorderseitigen Seite 2 der Halbleiterschicht 11 als auch auf der rückseitigen Seite 3 bei dieser Glühbehandlung noch nicht gebildet, so dass es möglich ist, eine Glühbehandlung bei einer vergleichsweise hohen Temperatur durchzuführen. Dadurch ist es möglich, den Entspannungsbereich für das elektrische Feld 14 effizient zu erzeugen.
  • Anschließend werden der Gate-Isolierfilm 25 und die Gate-Elektrode 26, welche die verbleibenden Elemente der MIS-Transistorstruktur 22 sind, wie in 5D dargestellt, gebildet. Danach werden die Zwischenisolationsschicht 30 und die Source-Elektrode 4 gebildet.
  • Danach wird die gesamte Rückseite 3 der Halbleiterschicht 11 durch Entfernen des Basissubstrats 18, wie in 5E dargestellt, freigelegt. Dieser Schritt kann beispielsweise durch Polieren (zum Beispiel CMP) abgeschlossen werden, nachdem das Basissubstrat 18 im Wesentlichen vollständig durch eine Schleifoperation von der rückseitigen Seite 3 entfernt wurde. In dem Polierschritt kann die Halbleiterschicht 11, die nach Abschluss des Schleifvorgangs freigelegt wurde, weiter verdünnt werden. Insbesondere kann das Basissubstrat 18 mit einer Dicke von 350 µm durch Schleifen der Rückseite entfernt werden und dann die Halbleiterschicht 11 mit einer Dicke von 50 µm so poliert werden, dass die Halbleiterschicht 11 40 µm dick wird. Die Durchführung des letzten Polierschritts ermöglicht es, einen Oberflächenzustand der Rückseite 3 der freiliegenden Halbleiterschicht 11 zu glätten, und somit ist es möglich, dass die Drain-Elektrode 6 einen hervorragenden Schottky-Kontakt herstellen kann.
  • Danach wird die Drain-Elektrode 6 (zum Beispiel Ti/Al) auf der gesamten Rückseite 3 der Halbleiterschicht 11 mit beispielsweise einem „Sputter“-Verfahren, wie in 5F dargestellt, gebildet. Danach wird die Halbleiterschicht 11 entlang einer an einer vorgegebenen Position voreingestellten Schnittlinie in Stücke geschnitten. Dadurch werden Halbleitervorrichtungen 1, von denen jede eine einer Vielzahl von Einzelstücken ist, erhalten.
  • Nach dem vorgenannten Verfahren wird der Entspannungsbereich für das elektrische Feld 14 in einem stabilen Zustand gebildet, in dem die Halbleiterschicht 11 auf dem Basissubstrat 18, wie in 5C dargestellt, befestigt ist. Mit anderen Worten, es ist nicht notwendig, nach dem Entfernen des Basissubstrats 18, den Entspannungsbereich für das elektrische Feld 14 in einem dünnen Wafer-Zustand (zum Beispiel 5E) zu bilden, und es ist möglich zu verhindern, dass der Wafer, zum Beispiel durch einen Handhabungsfehler, in Stücke zerbricht. Darüber hinaus ist es auch möglich, einen Schritt, der nach dem Entfernen des Basissubstrats 18 und dem Ausdünnen des Wafers durchgeführt wird, auf den in 5F dargestellten Schritt des Bildens der Drain-Elektrode 6 zu beschränken, und somit die Anzahl der Handhabungszeiten im Umgang mit dem verdünnten Wafer zu reduzieren und eine Wahrscheinlichkeit von Handhabungsfehlern zu verringern. Dadurch ist es möglich, die Wahrscheinlichkeit des Auftretens von fehlerhaften Artikeln zu verringern und somit die Ausbeute im Herstellungsprozess zu verbessern.
  • Zudem, wenn die MIS-Transistorstruktur 22 am Vorderseitenabschnitt der Halbleiterschicht 11, wie in 5C dargestellt, erzeugt wird, ist es möglich, parallel zu deren Produktion den Entspannungsbereich für das elektrische Feld 14 durch Verarbeitung (Ionenimplantation, Protonenstrahlung, etc.) von der vorderseitigen Seite 2 der Halbleiterschicht 11 zu bilden. Daher ist es möglich, Einschränkungen für Faktoren (Temperatur, zu verwendende chemische Verbindung, Geräte, usw.), die jedes Element der MIS-Transistor-Struktur 22 beeinflussen, vorzunehmen, die kleiner sind als in dem Fall, in dem der Entspannungsbereich für das elektrische Feld 14 nach der Herstellung der MIS-Transistorstruktur 22 gebildet wird. Dadurch ist es möglich, die Effizienz des Herstellungsprozesses zu verbessern.
  • Zudem ist es mit der vorstehend erhaltenen Halbleitervorrichtung 1 möglich, einen elektrischen Strom, der durch die Innenseite der Halbleiterschicht 11 in Dickenrichtung fließt, durch die Schottky-Barriere des Schottky-Kontakts zwischen der Halbleiterschicht 11 und der Drain-Elektrode 6 zu sperren, wenn eine Rückwärtsspannung an die MIS-Transistorstruktur 22 angelegt wird. Zusätzlich ist der Entspannungsbereich für das elektrische Feld 14 um die MIS-Transistorstruktur 22 herum ausgebildet. Demnach ist es möglich, selbst wenn sich bei Anlegen einer Rückwärtsspannung eine Sperrschicht in Richtung der Stirnfläche 7 (Chip-Stirnfläche) der Halbleiterschicht 11 ausbreitet, die Sperrschicht über den Entspannungsbereich für das elektrische Feld 14 zu stoppen und zu verhindern, dass die Sperrschicht die Stirnfläche 7 erreicht. Dadurch ist es möglich, die elektrische Feldstärke in der Nähe der Stirnfläche 7 der Halbleiterschicht 11 zu reduzieren. Selbst wenn also an der Stirnfläche 7 der Halbleiterschicht 11 aufgrund von „Dicing“ ein defekter Bereich vorhanden ist, ist es möglich zu verhindern, dass durch die Bildung von Elektronen-Loch-Paaren im defekten Bereich ein Leckstrom fließt. Dadurch ist es möglich, dass die Halbleitervorrichtung 1 eine ausgezeichnete Sperrspannung gewährleiste und es ist somit möglich, die Halbleitervorrichtung 1 als rückwärtssperrendes MISFET für bidirektionale Schalter einzusetzen.
  • 6A bis 6D zeigen jeweils Teile eines anderen Herstellungsprozesses der Halbleitervorrichtung 1. Wenn der Entspannungsbereich für das elektrische Feld 14 ein p-artiger Verunreinigungsbereich ist, ist es möglich, den Entspannungsbereich für das elektrische Feld 14 durch Ausführen der Schritte gemäß 6A bis 6D anstelle der oben genannten Schritte gemäß 5A bis 5C herzustellen.
  • Beispielsweise wird die Halbleiterschicht 11, die eine geringere Konzentration als das Basissubstrat 18 hat, zunächst durch epitaktisches Wachstum auf das Basissubstrat 18 (Wafer) aus n+-artigen Sie (dessen Verunreinigungskonzentration zum Beispiel 1 × 1018cm-3 bis 1 × 1020cm-3 ist) gebildet, wie in 6A gezeigt.
  • Anschließend wird auf der Halbleiterschicht 11 eine Maske (hier nicht dargestellt) gebildet, die selektiv eine Öffnung in einem Bereich aufweist, in dem der Entspannungsbereich für das elektrische Feld 14 zu bilden ist, und die Halbleiterschicht 11 wird selektiv von der vorderseitigen Seite 2 durch die Maske geätzt. Dieser Ätzvorgang wird kontinuierlich durchgeführt, bis er die Halbleiterschicht 11 durchlaufen und das Basissubstrat 18 erreicht hat. Dadurch entsteht in der Halbleiterschicht 11 ein Durchgangsloch 19, das von der Vorderseite 2 auf das Basissubstrat 18 trifft, wie in 6B dargestellt.
  • Danach wird das p-artige SiC epitaktisch in das Durchgangsloch 19 gewachsen, während p-artige Verunreinigungsionen eingeführt werden, wie in 6C dargestellt. Dementsprechend wird das Durchgangsloch 19 mit p-artigen SiC hinterfüllt und damit der aus diesen p-artigen SiC bestehende Entspannungsbereich für das elektrische Feld 14 gebildet.
  • Danach wird ein Verunreinigungsbereich der MIS-Transistorstruktur 22 und der Oberflächenabschlussstruktur 33 gebildet, in dem selektiv Verunreinigungsionen von der vorderseitigen Seite 2 der Halbleiterschicht 11 implantiert werden, wie in 6D dargestellt. Im Einzelnen werden der p-artige Körperbereich 23, der n+-artige Source-Bereich 24, der p+-artige Körperanschlussbereich 27, die „Resurf“-Schicht 34 und die Schutzringschicht 35 gebildet.
  • Danach werden die Schritte gemäß 5D bis 5F durchgeführt, und als Ergebnis wird die vorgenannte Halbleitervorrichtung 1 (zu beachten ist, dass der Entspannungsbereich für das elektrische Feld 14 hier ein p-artiger Verunreinigungsbereich ist) erhalten.
  • Als Nächstes wird ein weiteres Ausführungsbeispiel der Halbleitervorrichtung 1 gemäß einer bevorzugten Ausführungsform in Bezug auf die Zeichnungen beschrieben.
  • In der 3 wurde der Entspannungsbereich für das elektrische Feld 14 so ausgebildet, dass die Innenfläche 15 und die Außenfläche 16 senkrecht zur Vorderseite 2 und zur Rückseite 3 sind, und seine Breite W1 von der Vorderseite 2 zur Rückseite 3 der Halbleiterschicht 11 im Wesentlichen konstant war. Wie in 7 dargestellt, kann jedoch der Entspannungsbereich für das elektrische Feld 14 auch so geformt werden, dass die Innenfläche 15 und die Außenfläche 16 in Bezug auf die Vorderseite 2 und die Rückseite 3 geneigt sind und dadurch eine konische Form aufweisen können, in der die Breite W1 von der Rückseite 3 in Richtung der Vorderseite 2 im Querschnitt allmählich schmaler wird.
  • Zusätzlich wurde der Entspannungsbereich für das elektrische Feld 14 gemäß 3 durch die Implantation von Ionen, durch die Bestrahlung von Protonen oder Ähnlichen, oder durch die Hinterfüllung des Durchgangslochs 19 gebildet, so dass die Innenfläche 15 und die Außenfläche 16 im Querschnitt im Wesentlichen flach ausgebildet wurden. Wie in 8 dargestellt, können jedoch die Innenfläche 15 und die Außenfläche 16 des Entspannungsbereichs für das elektrische Feld 14 konkav-konvexe Oberflächen sein, die sich regelmäßig in Dickenrichtung der Halbleiterschicht 11 wellen. Ein Verfahren zur Bildung dieser Konfiguration kann in Bezug auf die 9A und 9B beschrieben werden.
  • Zum Beispiel wird die Halbleiterschicht 11 zunächst nach einem mehrstufigen epitaktischen Verfahren gebildet, bei dem eine n--artige Schicht 20 auf dem Basissubstrat 18, wie in 9A dargestellt, wiederholt mehrfach epitaktisch gewachsen wird. In diesem Schritt, wenn jede n--artige Schicht 20 gewachsen wird, werden p-artige Verunreinigungsionen oder Protonen oder dergleichen in einem vorbestimmten Teil der n--artigen Schicht 20 implantiert. Danach wird ein p-artiger Verunreinigungsbereich oder ein hochohmiger Bereich aus Protonen oder dergleichen sequentiell aufgeschichtet in Verbindung mit der Tatsache, dass die n--artigen Schichten 20 zusammengestapelt sind, um einen mehrschichtigen Aufbau zu erreichen. Dadurch werden p-artige Verunreinigungsbereiche oder hochohmige Bereiche der angrenzenden n--artigen Schichten 20 wechselseitig angeordnet und der Entspannungsbereich für das elektrische Feld 14 mit der Innenfläche 15 und der Außenfläche 16 als konkav-konvexe Oberflächen gebildet. Wenn der Entspannungsbereich für das elektrische Feld 14 (hochohmiger Bereich) durch Anwendung des mehrstufigen epitaktischen Verfahrens gebildet wird, entfällt die Bildung des Entspannungsbereichs für das elektrische Feld 14, welcher die Rückseite 3 von der Vorderseite 2 der Halbleiterschicht 11 erreicht, durch einmalige Abstrahlung, wie vorstehend beschrieben, und es ist lediglich notwendig, dass sich die Protonen oder dergleichen in der Dickenrichtung jeder vergleichsweise dünnen n--artigen Schicht 20 im einzelnen Implantationsschritt vollständig ausbreiten. Daher ist es möglich, den Entspannungsbereich für das elektrische Feld 14 auch durch Implantation von Bor (B) oder Argon (Ar) zu bilden, ohne sich auf leichte chemische Elemente wie Protonen zu beschränken. Wenn Bor implantiert wird, hängt es von einer Glühtemperatur ab, ob der Entspannungsbereich für das elektrische Feld 14 zu einem hochohmigen Bereich oder einem p-artigen Bereich wird. Beispielsweise wird der Entspannungsbereich für das elektrische Feld 14 nicht zu einem p-artigen Bereich bei einer Glühbehandlung von As-impla und 1200°C oder weniger und der Entspannungsbereich für das elektrische Feld 14 arbeitet als hochohmiger Bereich. Wird die Glühbehandlung dagegen bei 1200°C oder mehr durchgeführt, werden Boratome aktiviert und der Entspannungsbereich für das elektrische Feld 14 kann als p-artiger Bereich arbeiten. Um die Aktivierungsrate als p-Typ zu erhöhen, muss die Glühbehandlung bei einer noch höheren Temperatur (1500°C oder mehr) durchgeführt werden.
  • Danach wird ein Verunreinigungsbereich der MIS-Transistorstruktur 22 und der Oberflächenabschlussstruktur 33 gebildet, indem selektiv Verunreinigungsionen von der vorderseitigen Seite 2 der Halbleiterschicht 11 implantiert werden, wie in 9B dargestellt. Im Einzelnen werden der p-artige Körperbereich 23, der n+-artige Source-Bereich 24, der p+-artige Körperanschlussbereich 27, die „Resurf“-Schicht 34 und die Schutzringschicht 35 geformt.
  • Anschließend werden die Schritte gemäß 5D bis 5F durchgeführt, und dadurch die vorgenannte Halbleitervorrichtung 1 (man beachte, dass der Entspannungsbereich für das elektrische Feld 14 hier ein p-artiger Verunreinigungsbereich ist) erhalten.
  • Obwohl der Entspannungsbereich für das elektrische Feld 14 gemäß 3 inwärts, weg von der Stirnfläche 7 der Halbleiterschicht 11, gebildet wurde, kann der Entspannungsbereich für das elektrische Feld 14 auch so gebildet werden, dass er die Stirnfläche 7 der Halbleiterschicht 11 erreicht, wie in 10 und 11 dargestellt. Dadurch wird die Außenfläche 16 des Entspannungsbereichs für das elektrische Feld 14 zu einer Oberfläche, die mit der Stirnfläche 7 der Halbleiterschicht 11 zusammenfällt.
  • Zusätzlich kann die Halbleitervorrichtung 1 eine zweite Drain-Elektrode 37 beinhalten, wie in 12 und 13 dargestellt, die ein Beispiel für eine Hilfselektrode im Sinne der der vorliegenden Erfindung ist und die auf der Vorderseite 2 der Halbleiterschicht 11 so gebildet ist, dass diese zur Drain-Elektrode 6 im elektrischen Potential gleich ist.
  • Insbesondere wird in der Halbleitervorrichtung 1 der 12 und 13 in der Zwischenisolationsschicht 30 ein Kontaktloch 38 gebildet, durch das der n--artige Umfangsbereich 17 und der Entspannungsbereich für das elektrische Feld 14 in einem Ende der Halbleiterschicht 11 freigelegt werden. Das Kontaktloch 38 weist eine ringförmige innere Umfangskante 39 auf, die den n--artigen Driftbereich 29 umgibt, wie in 13 dargestellt. Obwohl das Kontaktloch 38 bis zur Stirnfläche 7 der Halbleiterschicht 11 so ausgebildet ist, dass die Zwischenisolationsschicht 30 nicht in der Nähe der Stirnfläche 7 der Halbleiterschicht 11 in 12 und 13 verbleibt, kann das Kontaktloch 38 eine äußere Umfangskante aufweisen, die inwärts in einem Abstand zur Stirnfläche 7 so positioniert ist, dass ein Teil der Zwischenisolationsschicht 30 in der Nähe der Stirnfläche 7 verbleibt.
  • Die zweite Drain-Elektrode 37 tritt in das Kontaktloch 38 ein und überbrückt eine Grenze zwischen dem n--artigen Umfangsbereich 17 und dem Entspannungsbereich für das elektrische Feld 14 in dem Kontaktloch 38 und ist an die beiden Bereiche 14 und 17 angrenzend. Wenn zusätzlich der Entspannungsbereich für das elektrische Feld 14 bis zur Stirnfläche 7 der Halbleiterschicht 11, wie unter Bezugnahme auf 10 beschrieben, gebildet wird, kann die zweite Drain-Elektrode 37 nur mit dem Entspannungsbereich für das elektrische Feld 14 in dem Kontaktloch 38 in Kontakt stehen, wie in 14 dargestellt.
  • Die zweite Drain-Elektrode 37 ist elektrisch mit der Drain-Elektrode 6 verbunden, in 12 bis 14 nicht dargestellt (siehe 38 hinsichtlich eines Verbindungsmodus zwischen der Drain-Elektrode 6 und der zweiten Drain-Elektrode 37). Dementsprechend sind die elektrischen Potentiale des n--artigen Umfangsbereich 17 ( 12) und des Entspannungsbereichs für das elektrische Feld 14 (14) auf dem gleichen elektrischen Potential von der Vorderseite 2 der Halbleiterschicht 11, mit der die zweite Drain-Elektrode 37 in Kontakt steht, bis zur Rückseite 3, mit der die Drain-Elektrode 6 in Kontakt steht. Dadurch ist es möglich einen Zustand herbeizuführen, in dem sich ein elektrisches Feld nicht ohne weiteres in dem n--artigen Umfangsbereich 17 (12) und in dem Entspannungsbereich für das elektrische Feld 14 (14) ausbildet, und damit ist es möglich eine elektrische Feldstärke in der Nähe der Stirnfläche 7 der Halbleiterschicht 11 weiter zu reduzieren.
  • Darüber hinaus wurde in dem vorhergenannten 1 bis 14 jeder Entspannungsbereich für das elektrische Feld 14 so gebildet, dass er die Rückseite 3 von einem flachen Teil der Vorderseite 2 der Halbleiterschicht 11 erreicht (d.h. von einem Teil, in dem ein konkaver Abschnitt, wie beispielsweise ein Graben, nicht absichtlich ausgebildet ist und in dem der Zustand der epitaktisch gewachsenen Vorderseite 2 erhalten bleibt). Der Entspannungsbereich für das elektrische Feld 14 kann jedoch mit einer in 15 dargestellten Struktur gebildet werden.
  • Insbesondere wird im äußeren Umfangsbereich 12 der Halbleiterschicht 11, ein Graben 40 von der Vorderseite 2 der Halbleiterschicht 11 außerhalb der Oberflächenabschlussstruktur 33 ausgebildet, welcher ein Beispiel für einen konkaven Abschnitt im Sinne der vorliegenden Erfindung ist und der einen unteren Abschnitt an dem rückseitigen Abschnitt der Halbleiterschicht 11 aufweist. Der Graben 40 ist ringförmig so ausgebildet, dass er den n--artigen Driftbereich 29, nicht dargestellt, in der gleichen Weise wie den Entspannungsbereich für das elektrische Feld 14 der 4 umschließt.
  • Zusätzlich wird der Entspannungsbereich für das elektrische Feld 14 vollständig aus einem Seitenabschnitt und eines unteren Abschnitts des Grabens 40 entlang der Innenfläche des Grabens 40 gebildet, und der untere Abschnitt wird an der Rückseite 3 der Halbleiterschicht 11 exponiert. Mit anderen Worten, der an dem Seitenabschnitt des Grabens 40 am Öffnungsende des Grabens 40 gebildete Entspannungsbereich für das elektrische Feld 14 ist zur Vorderseite 2 exponiert, und der unterhalb des unteren Abschnitts des Grabens 40 gebildete Entspannungsbereich für das elektrische Feld 14 ist zur Rückseite 3 exponiert. Dementsprechend ist der Entspannungsbereich für das elektrische Feld 14 so ausgebildet, dass er die Halbleiterschicht 11 von der Vorderseite 2 zur Rückseite 3 als Ganzes durchdringt.
  • Die Zwischenisolationsschicht 30 ist entlang der Innenfläche des Grabens 40 ausgebildet und bildet einen feststehenden Hohlraum 41 innerhalb des Grabens 40.
  • Ein Verfahren zum Bilden dieser Konfiguration kann mit Bezug auf die 16A bis 16E beschrieben werden.
  • Beispielsweise wird die Halbleiterschicht 11, die in ihrer Konzentration niedriger ist als das Basissubstrat 18, zunächst durch epitaktisches Wachstum auf dem Basissubstrat 18 (Wafer) aus n+-artigen SiC gebildet, dessen Verunreinigungskonzentration beispielsweise 1 × 1018cm-3 bis 1 × 1020cm-3 beträgt, wie in 16A dargestellt.
  • Danach wird ein Verunreinigungsbereich der MIS-Transistorstruktur 22 und der Oberflächenabschlussstruktur 33 gebildet, in dem selektiv Verunreinigungsionen von der vorderseitigen Seite 2 der Halbleiterschicht 11 implantiert werden, wie in 16B dargestellt. Im Einzelnen werden der p-artige Körperbereich 23, der n+-artige Source-Bereich 24, der p+-artige Körperanschlussbereich 27, die „Resurf“-Schicht 34 und die Schutzringschicht 35 gebildet.
  • Danach wird auf der Halbleiterschicht 11 eine Maske (nicht dargestellt) gebildet, die selektiv eine Öffnung in einem Bereich aufweist, in dem der Entspannungsbereich für das elektrische Feld 14 zu bilden ist, und die Halbleiterschicht 11 wird selektiv von der vorderseitigen Seite 2 durch die Maske geätzt. Dadurch wird der Graben 40 in der Halbleiterschicht 11 gebildet, wie in 16C dargestellt.
  • Danach werden selektiv p-artige Verunreinigungsionen in die Innenfläche des Grabens 40 implantiert und anschließend eine Glühbehandlung durchgeführt, oder alternativ werden Substanzen, wie beispielsweise Protonen, für hochohmige Bereiche implantiert, wie in 16D dargestellt. Dementsprechend wird der Entspannungsbereich für das elektrische Feld 14 entlang der Innenfläche des Grabens 40 gebildet. Ebenso wird in diesem Schritt die Tiefe des Bereichs, in dem der Entspannungsbereich für das elektrische Feld 14 gebildet werden soll, durch Bilden des Grabens 40 verringert, wie in einem Fall, in dem das mehrstufige epitaktische Verfahren wie vorstehend beschrieben angewendet wird, und daher ist es möglich, den Entspannungsbereich für das elektrische Feld 14 auch durch Implantieren von Bor (B) oder Argon (Ar) zu bilden, ohne sich auf leichte chemische Elemente, wie beispielsweise Protonen, zu beschränken.
  • Danach werden der Gate-Isolierfilm 25 und die Gate-Elektrode 26, die die verbleibenden Elemente der MIS-TransistorStrukturen 22 sind, wie in 16E dargestellt, gebildet. Anschließend werden die Zwischenisolationsschicht 30 und die Source-Elektrode 4 gebildet.
  • Danach werden die Schritte gemäß 5E und 5F durchgeführt, und dadurch die vorgenannte Halbleitervorrichtung 1 (man beachten, dass der Entspannungsbereich für das elektrische Feld 14 hier ein p-artiger Verunreinigungsbereich ist) erhalten.
  • Zusätzlich kann in der Halbleitervorrichtung 1 gemäß 15 ein leitendes Material 45 in den Hohlraum 41 eingebettet werden, wie in 16 und 17 dargestellt. Wenn das leitende Material 45 in den Hohlraum 41 eingebettet ist, wird die innere Zwischenisolationsschicht 30 im Graben 40 entfernt und das leitende Material 45 steht in Kontakt mit dem Entspannungsbereich für das elektrische Feld 14 in der Innenfläche des Grabens 40.
  • Das leitende Material 45 ist Metall (zum Beispiel W), Polysilizium oder dergleichen. Wenn das leitende Material 45 Metall ist, kann das leitende Material 45 als eingebettete Elektrode genauso wie die vorgenannte zweite Drain-Elektrode 37 (siehe 12 und 14) verwendet werden, wie in 17 dargestellt. Mit anderen Worten ist das leitende Material 45 elektrisch mit der Drain-Elektrode 6 verbunden, und dadurch ist das elektrische Potential des Entspannungsbereichs für das elektrische Feld 14 auf das gleiche elektrische Potential fixiert von der Innenfläche des Grabens 40, die mit dem leitenden Material 45 in Kontakt steht, zu der Rückseite 3, die mit der Drain-Elektrode 6 in Kontakt ist. Dadurch ist es möglich einen Zustand herbeizuführen, in dem sich ein elektrisches Feld nicht einfach in dem Entspannungsbereich des elektrischen Felds 14 ausbildet ,und dadurch ist es möglich, eine elektrische Feldstärke in der Nähe der Stirnfläche 7 der Halbleiterschicht 11 zu entspannen. Andererseits, wenn das leitende Material 45 Polysilizium ist, kann die zweite Drain-Elektrode 37 so ausgebildet sein, dass diese in Kontakt mit dem leitenden Material 45 kommt, wie in 18 gezeigt.
  • Zusätzlich kann die Halbleitervorrichtung 1 einen zweiten Entspannungsbereich für das elektrische Feld 42 an einem Unterseitenabschnitt der Halbleiterschicht 11 haben, wie in 19 bis 22 gezeigt.
  • Der zweite Entspannungsbereich für das elektrische Feld 42 ist so ausgebildet, dass er einer Schottky-Schnittstelle (Rückseite 3) der Drain-Elektrode 6 in der Halbleiterschicht 11 ausgesetzt ist, und die Drain-Elektrode 6 steht in Kontakt mit dem zweiten Entspannungsbereich für das elektrische Feld 42, der ihr ausgesetzt ist. Der zweite Entspannungsbereich für das elektrische Feld 42 ist in gleicher Weise wie der Entspannungsbereich des elektrischen Felds 14 ein hochohmiger Bereich, der einen höheren Widerstand als die Halbleiterschicht 11 (n--artiger Driftbereich 29) aufweist, oder ein p-artiger Halbleiterbereich. Wenn beispielsweise der zweite Entspannungsbereich für das elektrische Feld 42 ein hochohmiger Bereich ist, weist dieser hochohmige Bereich eine Kristalldefektkonzentrationvon 1 × 1014cm-3 bis 1 × 1022cm-3 auf. Andererseits, wenn der zweite Entspannungsbereich des elektrischen Felds 42 ein p-artiger Halbleiterbereich ist, hat dieser p-artige Halbleiterbereich eine Verunreinigungskonzentration von 1 × 1016cm-3 bis 1 × 1019cm-3.
  • Die Bildung des zweiten Entspannungsbereichs des elektrischen Feldes 42 ermöglicht es, das elektrische Feld der Schottky-Schnittstelle zwischen der Halbleiterschicht 11 und der Drain-Elektrode 6 zu entspannen. Dementsprechend ist es möglich, einen rückwärtigen Leckstrom zu reduzieren, auch wenn als Drain-Elektrode 6 ein Metall mit vergleichsweise kleiner Arbeitsfunktion verwendet wird, und somit die Verwendung dieses Metalls einen geringen „An“-Widerstand gewährleistet.
  • In einer Unteransicht, in der die Halbleiterschicht 11 von der Rückseite 3 aus betrachtet wird, kann das Muster des zweiten Entspannungsbereichs für das elektrische Feld 42 (Grundmuster) ein Matrixmuster, wie in 20 dargestellt, ein Gittermuster, wie in 21 dargestellt, oder ein Streifenmuster, wie in 22 dargestellt, sein. Die in 20 bis 22 dargestellten Muster sind lediglich Beispiele für Muster des zweiten Entspannungsbereichs für das elektrische Feld 42 und beispielsweise sind andere Muster (Staffelmuster oder Ähnliches), in denen eine Vielzahl von zweiten Entspannungsbereichen für das elektrische Feld 42 regelmäßig diskret angeordnet sind, oder ein Muster, in dem ein einzelner zweiter Entspannungsbereich für das elektrische Feld 42 unterhalb der MIS-Transistorstruktur 22 angeordnet ist, anwendbar. Obwohl der zweite Entspannungsbereich für das elektrische Feld 42 den Entspannungsbereich für das elektrische Feld 14 überspannt und auf der gesamten Rückseite 3 der Halbleiterschicht 11 in 20 bis 22 ausgebildet ist, kann der zweite Entspannungsbereich für das elektrische Feld 42 auch nur in einem Bereich ausgebildet sein, der von dem Entspannungsbereich für das elektrische Feld 14 umgeben ist.
  • Ein Verfahren zum Bilden des zweiten Entspannungsbereiches für das elektrische Feld 42 kann mit Bezug auf die 23A bis 23H beschrieben werden.
  • Beispielsweise kann eine n--artige erste Halbleiterschicht 43, die von geringerer Konzentration als das Basissubstrat 18 ist zunächst durch epitaktisches Wachstum auf dem Basissubstrat 18 (Wafer) aus n+-artigen SiC gebildet werden (dessen Verunreinigungskonzentration zum Beispiel 1 × 1018cm-3 bis 1 × 1020cm-3) ist, wie in 23A gezeigt. Die Dicke der ersten Halbleiterschicht 43 ist beispielsweise 0,5 µm bis 5 µm.
  • Danach wird der zweite Entspannungsbereich des elektrischen Felds 42 an der ersten Halbleiterschicht 43 gebildet, wie in 23B dargestellt. Der zweite Entspannungsbereich des elektrischen Felds 42 kann nach dem gleichen Formationsverfahren wie der vorgenannte Entspannungsbereich für das elektrische Feld 14 gebildet werden.
  • Mit anderen Worten, p-artige Verunreinigungsionen werden selektiv in die Vorderseite der ersten Halbleiterschicht 43 implantiert, und dann wird die erste Halbleiterschicht 43 einer Glühbehandlung unterzogen (zum Beispiel 1500°C bis 1800°C), oder alternativ wird Bor oder dergleichen selektiv auf die Vorderseite der ersten Halbleiterschicht 43 gestrahlt, und die erste Halbleiterschicht 43 durchläuft dann einer Glühbehandlung (zum Beispiel 300°C bis 1200°C). In beiden Fällen kann die Glühbehandlung in einem späteren Schritt durchgeführt werden (zum Beispiel gleichzeitig mit einem Schritt, in dem der Verunreinigungsbereich der MIS-Transistorstruktur 22 aktiviert wird) , oder, wenn der zweite Entspannungsbereich für das elektrische Feld 42 ein hochohmiger Bereich ist, wird die Glühbehandlung nur bei Bedarf durchgeführt oder entfällt. Dementsprechend wird in beiden Fällen der zweite Entspannungsbereich für das elektrische Feld 42, die ein p-artiger Verunreinigungsbereich oder ein hochohmiger Bereich ist, gebildet. Zu diesem Zeitpunkt, obwohl in 23B der zweite Entspannungsbereich des elektrischen Felds 42 an dem Vorderseitenabschnitt der ersten Halbleiterschicht 43 ausgebildet ist, um nicht durch die erste Halbleiterschicht 43 zu gelangen, kann jeder der zweiten Entspannungsbereiche für das elektrische Feld 42 durch die erste Halbleiterschicht 43 hindurchgehen und beispielsweise das Basissubstrat 18 erreichen. Obwohl es ein Fall gibt, in dem eine Glühbehandlung auch bei der Bildung des zweiten Entspannungsbereichs für das elektrische Feld 42 nach dem Implantieren von p-artigen Verunreinigungsionen oder nach dem Abstrahlen von Bor oder dergleichen durchgeführt wird, ist sowohl auf dem Basissubstrat 18 als auch auf der ersten Halbleiterschicht 43 bei der Durchführung der Glühbehandlung noch kein Element gebildet worden, das gegenüber einer hohen Temperatur schwach ist, so dass es möglich ist, die Glühbehandlung bei einer vergleichsweise hohen Temperatur durchzuführen.
  • Danach wird eine zweite n--artige Halbleiterschicht 44 durch weiteres epitaktisches Wachstum auf der ersten Halbleiterschicht 43 gebildet, wie in 23C dargestellt. Die Dicke der zweiten Halbleiterschicht 44 beträgt beispielsweise 5 µm bis 300 µm. Dementsprechend wird die Halbleiterschicht 11, bestehend aus der ersten Halbleiterschicht 43 und der zweiten Halbleiterschicht 44, gebildet. Der zweite Entspannungsbereich für das elektrische Feld 42, der am Vorderseitenabschnitt der ersten Halbleiterschicht 43 ausgebildet ist, ist in einem Zustand, in dem er in den unteren Abschnitt der Halbleiterschicht 11 eingebettet ist.
  • Danach wird ein Verunreinigungsbereich der MIS-Transistorstruktur 22 und der Oberflächenabschlussstruktur 33 gebildet, indem selektiv Verunreinigungsionen von der vorderseitigen Seite 2 der Halbleiterschicht 11 implantiert werden, wie in 23D dargestellt. Im Einzelnen werden der p-artige Körperbereich 23, der n+-artige Source-Bereich 24, der p+-artige Körperanschlussbereich 27, die „Resurf“-Schicht 34 und die Schutzringschicht 35 gebildet.
  • Danach wird in der Halbleiterschicht 11 der Entspannungsbereich des elektrischen Felds 14 gebildet, wie in 23E dargestellt. Der Entspannungsbereich für das elektrische Feld 14 wird nach dem gleichen Verfahren wie in 5C beschrieben, gebildet.
  • Danach wird der Gate-Isolierfilm 25 und die Gate-Elektrode 26, die die verbleibenden Elemente der MIS-TransistorStruktur 22 sind, wie in 23F dargestellt, gebildet. Danach werden die Zwischenisolationsschicht 30 und die Source-Elektrode 4 gebildet.
  • Danach wird die gesamte Rückseite 3 der Halbleiterschicht 11 durch Entfernen des Basissubstrats 18, wie in 23G dargestellt, freigelegt. Obwohl dieser Schritt fortgeführt wird, bis der zweite Entspannungsbereich des elektrischen Felds 42 an der Rückseite 3 freiliegt, kann dieser Schritt auch gestoppt werden, bevor der zweite Entspannungsbereich des elektrischen Felds 42 auf der freigelegten Oberfläche (einer Grundfläche) erscheint. Dadurch ist es möglich, eine Konfiguration zu erhalten, in der der zweite Entspannungsbereich des elektrischen Felds 42 eingebettet ist, ohne von der Rückseite 3 der Halbleiterschicht 11 freigelegt zu sein.
  • Danach wird die Drain-Elektrode 6 (zum Beispiel Ti/Al) vollständig auf der Rückseite 3 der Halbleiterschicht 11 beispielsweise mit einem „Sputter“-Verfahren, wie in 23H dargestellt, gebildet. Danach wird die Halbleiterschicht 11 entlang einer Schnittlinie, die an einer vorgegebenen Position verläuft, in Stücke geschnitten. Dadurch erhält man Halbleitervorrichtungen 1, von denen jede eine einer Vielzahl von Einzelstücken ist.
  • 24 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung 1 gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • In der in 24 dargestellten Halbleitervorrichtung 1 beinhaltet die Stirnfläche 7 der Halbleiterschicht 11 einen Teil, der in Dickenrichtung der rückseitigen Seite 3 der Halbleiterschicht 11 zugewandt ist. In der 24 ist die linear dargestellte ebene Stirnfläche 7 in einem Winkel größer als 90° (Innenwinkel θ zwischen Stirnfläche 7 und der Rückseite 3 > 90°) zur Rückseite 3 der Halbleiterschicht 11 in einer Querschnittsansicht geneigt, so dass die gesamte ebene Stirnfläche 7 in Dickenrichtung der rückseitigen Seite 3 der Halbleiterschicht 11 zugewandt ist. Mit anderen Worten, die Normalenrichtung n eines Teils der Stirnfläche 7 (zum Beispiel Punkt P in der Stirnfläche 7) ist nicht parallel zur Rückseite 3 der Halbleiterschicht 11, sondern wird in eine Richtung geneigt, die sich der Rückseite 3 nähert.
  • Der Entspannungsbereich des elektrischen Felds 14 ist mindestens an der Stirnfläche 7 der Halbleiterschicht 11 ausgebildet und an der Stirnfläche 7 freigelegt.
  • Die Drain-Elektrode 6 ist auf der gesamten Fläche der Rückseite 3 der Halbleiterschicht 11 und weiter auf der Stirnfläche 7 ausgebildet. Die Drain-Elektrode 6 ist in Kontakt mit dem Entspannungsbereich des elektrischen Felds 14 an der Stirnfläche 7 der Halbleiterschicht 11. Andere Konfigurationen werden auf die gleiche Weise gebildet wie in den anderen bevorzugten Ausführungsbeispielen.
  • Gemäß der vorliegenden Konfiguration ist es möglich, die Drain-Elektrode 6 auf der gesamten Fläche der Rückseite 3 zu bilden, so dass ein einfaches „Die“-Bonden möglich ist, wenn diese mit einem Rahmen 46 (zum Beispiel einem Inselabschnitt eines Lead-Frames) durch ein Fügematerial 47 (zum Beispiel Lot), wie in 25 dargestellt, verbunden wird. Zusätzlich ist die Stirnfläche 7 der Halbleiterschicht 11 mit der Drain-Elektrode 6 bedeckt, die sich kontinuierlich von der Rückseite 3 erstreckt, so dass, selbst wenn ein überschüssiges Fügematerial 47 entlang der Stirnfläche 7 der Halbleiterschicht 11 verläuft, dieses überschüssige Fügematerial 47 lediglich mit der Drain-Elektrode 6 in Kontakt kommt und somit kein spezifisches Problem darstellt.
  • Als Nächstes wird die Form der Stirnfläche 7 der Halbleiterschicht 11 in dem vorliegenden bevorzugten Ausführungsbeispiel mit Bezug auf 26A bis 26C beschrieben. In 26A bis 26C ist unter den in 24 dargestellten Konfigurationen nur die Konfiguration dargestellt, die zur Beschreibung der Form der Stirnfläche 7 erforderlich ist, und die anderen Konfigurationen entfallen.
  • Zunächst hat die Halbleiterschicht 11 ein oberes Stirnflächenende 48, das eine Endkante auf der vorderseitigen Seite 2 der Stirnfläche 7 ist, und ein unteres Stirnflächenende 49, das eine Endkante auf der rückseitigen Seite 3 der Stirnfläche 7 in einer Querschnittsansicht ist, die in 26A bis 26C gleich ist. Das untere Stirnflächenende 49 ist in einer weiter innenliegenden Position angeordnet als das obere Stirnflächenende 48.
  • Wie soeben beschrieben, verbindet die Stirnfläche 7 das untere Stirnflächenende 49, das in einer relativ inneren Position angeordnet ist und das obere Stirnflächenende 48, das in einer relativ äußeren Position angeordnet ist, und dadurch umfasst die Stirnfläche 7 einen Teil, der in Dickenrichtung der rückseitigen Seite der Halbleiterschicht 11 zugewandt ist, wie oben beschrieben.
  • Mit anderen Worten, in dem vorliegenden bevorzugten Ausführungsbeispiel ist ein lineares Phantom-Line-Segment 50, durch das das obere Stirnflächenende 48 und das untere Stirnflächenende 49 miteinander verbunden sind, lediglich in einem Winkel zu neigen, der 90° zur Rückseite 3 der Halbleiterschicht 11 überschreitet, wie in 26A bis 26C dargestellt. In diesem Fall kann die Stirnfläche 7 eine ebene Fläche (die in der Konfiguration mit der von 24 identisch ist) sein, die in einer Querschnittsansicht mit dem Phantom-Line-Segment 50, wie in 26A dargestellt, zusammenfällt, oder die Stirnfläche 7 kann eine konvexe Fläche sein, die sich in Bezug auf das Phantom-Line-Segment 50, wie in 26B dargestellt, nach außen wölbt, oder die Stirnfläche 7 kann eine konkave Fläche sein, die sich in Bezug auf das Phantom-Line-Segment 50, wie in 26C dargestellt, nach innen wölbt.
  • Darüber hinaus ist es zulässig, eine Form (senkrechte Form) zu verwenden, bei der ein Teil, der in Dickenrichtung der rückseitigen Seite 3 der Halbleiterschicht 11 zugewandt ist, von dem unteren Stirnflächenende 49 bis zu einem Mittelpunkt in Dickenrichtung der Halbleiterschicht 11 reicht und bei der ein Teil von dort bis zu dem oberen Stirnflächenende 48 nicht der rückseitigen Seite 3 zugewandt ist, wie später beschrieben (wie mit Bezug auf 29A bis 29E beschrieben).
  • Als Nächstes wird eine Positionsbeziehung zwischen dem Entspannungsbereich für das elektrische Feld 14 und der Drain-Elektrode 6 in dem vorliegenden bevorzugten Ausführungsbeispiel mit Bezug auf 27A bis 27E beschrieben. In 27A bis 27E ist nur die Konfiguration dargestellt, die notwendig ist, um eine Positionsbeziehung zwischen dem Entspannungsbereich für das elektrische Feld 14 und der Drain-Elektrode 6 zwischen den in 24 dargestellten Konfiguration zu beschreiben, und die anderen Konfigurationen entfallen.
  • Zunächst kann der Entspannungsbereich für das elektrische Feld 14 so ausgebildet werden, dass er von der Rückseite 3 der Halbleiterschicht 11 bis zur Vorderseite 2 reicht, wie in 27A dargestellt. Genauer gesagt, hat der Entspannungsbereich des elektrischen Felds 14 integral einen Hauptabschnitt 51, der entlang der Stirnfläche 7 gebildet ist und der eine Innenfläche 15 an einer Position mit im Wesentlichen konstanter Dicke zu der Stirnfläche 7 hat, und einen unterflächenseitigen Abschnitt 52, der von einem unteren Ende des Hauptabschnitts 51 (ein Ende auf der rückseitigen Seite 3 der Halbleiterschicht 11) nach innen gezogen wird. Der unterflächenseitige Abschnitt 52 hat eine Innenfläche 15 an einer Position mit im Wesentlichen konstanter Dicke zu der Rückseite 3. Mit anderen Worten, der Entspannungsbereich für das elektrische Feld 14 ist mit einer im Wesentlichen konstanten Breite entlang der Rückseite 3 und entlang der Stirnfläche 7 ausgebildet, so dass er sich zwischen der Rückseite 3 und der Stirnfläche 7 spreizt. Wenn man es anders ausdrückt, kann die Breite des Entspannungsbereichs des elektrischen Felds 14 durch die Dicke des Entspannungsbereichs des elektrischen Felds 14 in der Querschnittsansicht oder als die Tiefe von der Rückseite 3 und von der Stirnfläche 7 definiert werden. Zusätzlich wird der Entspannungsbereich des elektrischen Felds 14 an der Rückseite 3 und an der Stirnfläche 7 exponiert. Die Drain-Elektrode 6 ist von der Rückseite 3 der Halbleiterschicht 11 zur Vorderseite 2 ausgebildet und weist die Umfangskante 10 an einer Position der Vorderseite 2 der Halbleiterschicht 11 auf. Gemäß dieser Konfiguration ist es möglich, bei einem in 28A bis 28L dargestellten Herstellungsprozess einen Musterungsschritt der Drain-Elektrode 6 zu unterlassen und den Herstellungsprozess zu vereinfachen.
  • Demnach, wie in 27B dargestellt, hat der Entspannungsbereich des elektrischen Felds 14 einen Hauptabschnitt 51, der von der Rückseite 3 der Halbleiterschicht 11 bis zu einem Mittelabschnitt in Dickenrichtung der Stirnfläche 7 gebildet ist, und zwischen der Vorderseite 2 und einem oberen Ende 53 des Entspannungsbereichs des elektrischen Felds 14 kann ein n--artiger Bereich 54, der einen Teil des n--artigen Driftbereichs 29 ist, eingefügt sein. In diesem Fall wird vorzugsweise auch die Drain-Elektrode 6 wie der Entspannungsbereich des elektrischen Felds 14 von der Vorderseite 2 der Halbleiterschicht 11 weggeformt, und die Umfangskante 10 der Drain-Elektrode 6 ist in Dickenrichtung auf der rückseitigen Seite 3 bezüglich des Endes 53 des Entspannungsbereichs des elektrischen Felds 14 in 27B angeordnet. Dadurch wird verhindert, dass die Drain-Elektrode 6 und der n--artige Bereich 54 an der Stirnfläche 7 der Halbleiterschicht 11 miteinander in Kontakt kommen.
  • Demnach kann der Entspannungsbereich des elektrischen Felds 14 in einer Konfiguration, in der der Hauptabschnitt 51 von der Rückseite 3 zur Vorderseite 2 in der gleichen Weise wie in 27A gebildet ist, zusätzlich und integral einen oberflächenseitigen Abschnitt 55 aufweisen, der nach innen aus dem oberen Ende des Hauptabschnitts 51 (ein Ende auf der vorderseitigen Seite 2 der Halbleiterschicht 11) herausgezogen ist, wie in 27C dargestellt. Gemäß dieser Konfiguration ist ein Teil des Entspannungsbereichs für das elektrische Feld 14 so konfiguriert, dass er sich von der Umfangskante 10 der Drain-Elektrode 6 erstreckt, so dass es möglich ist, eine Sperrspannung weiter zu verbessern.
  • Demnach kann in einem Fall, in dem der Entspannungsbereich des elektrischen Felds 14 die Konfiguration von 27A aufweist, die Umfangskante 10 der Drain-Elektrode 6 in Dickenrichtung auf der rückseitigen Seite 3 in Bezug auf das Ende 53 des Entspannungsbereichs des elektrischen Felds 14 (die Vorderseite 2 der Halbleiterschicht 11) gemäß 27D angeordnet werden. Gemäß dieser Konfiguration ist ein Teil des Entspannungsbereichs des elektrischen Felds 14 so konfiguriert, dass er sich von der Umfangskante 10 der Drain-Elektrode 6 erstreckt, dass daher ist es möglich, eine Sperrspannung weiter zu verbessern.
  • Demnach wird der Entspannungsbereich des elektrischen Felds 14 selektiv als Hauptabschnitt 51 nur an der Stirnfläche 7 der Halbleiterschicht 11, wie in 27E dargestellt, ausgebildet und muss nicht unbedingt an der Rückseite 3 gebildet werden. Insbesondere wird der Entspannungsbereich des elektrischen Felds 14 von der Vorderseite 2 der Halbleiterschicht 11 zu einem Mittelabschnitt in Dickenrichtung der Stirnfläche 7 gebildet, und zwischen der Rückseite 3 und dem unteren Ende 56 des Entspannungsbereichs für das elektrische Feld 14 kann ein n--artiger Bereich 57, der ein Teil des n--artigen Driftbereichs 29 ist, eingefügt sein. In diesem Fall kann die Drain-Elektrode 6 an der Stirnfläche 7 in Kontakt mit dem Entspannungsbereich für das elektrische Feld 14 stehen und durch Kontakt mit dem n--artigen Bereich 57 einen Schottky-Kontakt mit dem n--artigen Bereich 57 ausbilden. Es ist möglich, einen Leckstrom weiter zu reduzieren, wenn die Barrierenhöhe des Schottky-Kontakts an der Stirnfläche 7 höher ist als die Barrierenhöhe des Schottky-Kontakts an der Rückseite 3.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitervorrichtung 1 gemäß dem vorliegenden bevorzugten Ausführungsbeispiel mit Bezug auf 28A bis 28L beschrieben. In 28A bis 28L ist unter den in 24 dargestellten Konfiguration nur die Konfiguration eines charakterisierenden Teils des Herstellungsprozesses des vorliegenden bevorzugten Ausführungsbeispiels dargestellt, und die anderen Konfigurationen entfallen. In der 28A bis 28L ist die gleiche Bezugsnummer für eine Komponente angegeben, die mit der der 5A bis 5F identisch ist.
  • Zunächst wird die Halbleiterschicht 11 durch epitaktisches Wachstum auf dem Basissubstrat 18 (Wafer) gebildet, wie in 28A dargestellt. Danach wird die MIS-Transistorstruktur 22 (nicht dargestellt) an einem Vorderseitenabschnitt der Halbleiterschicht 11 und ein Oberflächenmetall 58 gebildet. Das Oberflächenmetall 58 kann die Source-Elektrode 4 aus 24, ein Gate-Pad, das mit der Gate-Elektrode 26 verbunden ist, und dergleichen beinhalten.
  • Danach kann einem Trägersubstrat 60 durch ein Klebeelement 59 (Haftmittel, Klebeband, usw.) , wie in 28B dargestellt, an der Vorderseite der Halbleiterschicht 11 ein Anhaften ermöglicht werden.
  • Danach wird die Rückseite 3 der Halbleiterschicht 11 durch Schleifen des Basissubstrats 18 von der rückseitigen Seite freigelegt, wie in 28C dargestellt.
  • Danach wird selektiv eine Maske 61 mit einer Öffnung auf der Rückseite 3 der Halbleiterschicht 11 gebildet, wie in 28D dargestellt. Beispielsweise kann eine Metallfolie, eine Isolierfolie, ein Fotolack, etc. als Maske 61 verwendet werden.
  • Danach, wird die Halbleiterschicht 11 selektiv von der rückseitigen Seite 3 durch die Maske 61 geätzt, wie in 28E dargestellt. Genauer gesagt, wird der Halbleiterschicht 11 ein Ätzmittel zugefügt, und dadurch wird die Halbleiterschicht 11 von der rückseitigen Seite 3 geätzt. Beispielsweise kann Trockenätzen mit einem fluorhaltigen Gas, wie beispielsweise SF6, als Ätzvorgang verwendet werden. Zusätzlich kann der Ätzvorgang von der Rückseite 3 der Halbleiterschicht 11 zur Vorderseite 2 oder von der Rückseite 3 zu einem Mittelpunkt in Dickenrichtung der Halbleiterschicht 11 durchgeführt werden. Durch den Ätzvorgang wird eine Nut 62 gebildet, die von der Stirnfläche 7 umgeben ist, die der rückseitigen Seite 3 in Dickenrichtung der Halbleiterschicht 11 zugewandt ist. Danach wird die für den Ätzvorgang verwendete Maske 61 entfernt.
  • Danach wird selektiv eine Maske 63 mit einer Öffnung auf der Rückseite 3 der Halbleiterschicht 11 gebildet, wie in 28F dargestellt. Beispielsweise kann eine Metallfolie, eine Isolierfolie, ein Fotolack, etc. als Maske 63 verwendet werden. Danach werden von der Rückseite 3 der Halbleiterschicht 11 über die Maske 63 Substanzen mit vergleichsweise geringer Masse wie p-artige Verunreinigungsionen, Protonen, Heliumionen, Elektronenstrahlen implantiert. Dementsprechend wird entlang der Stirnfläche 7 der Entspannungsbereich für das elektrische Feld 14 mit einer im Wesentlichen konstanten Breite gebildet. Zu diesem Zeitpunkt ermöglicht die Verwendung der Maske 63 mit einer Breite W2 die schmaler ist als eine Breite W1 zwischen einander verbindenden Nuten 62, ein Teil der Rückseite 3 der Halbleiterschicht 11 freizulegen und somit Ionen oder dergleichen in den freiliegenden Teil einzubringen. Dadurch ist es möglich, den unterflächenseitigen Abschnitt 52 des Entspannungsbereichs des elektrischen Felds 14 zu bilden (siehe 27A und dergleichen).
  • Danach wird, wenn erforderlich, eine Laserglühbehandlung durchgeführt, um Kristallschäden wiederherzustellen, die die Halbleiterschicht 11 aufgrund des Ätzvorgangs oder des Vorgangs der Ionenimplantation, wie in 28G dargestellt, erhalten hat.
  • Danach wird die Drain-Elektrode 6 so ausgebildet, dass sie die Rückseite 3 und die Stirnfläche 7 der Halbleiterschicht 11 integral bedeckt, beispielsweise mit einem „Sputter“-Verfahren gemäß 28H.
  • Danach ist es einem „Dicing-Tape“ 64 (engl.) möglich an der rückseitigen Seite 3 der Halbleiterschicht 11 anzuhaften, d.h. an der Drain-Elektrode 6 anzuhaften, wie in 28I gezeigt.
  • Danach wird das Trägersubstrat 60 von der vorderseitigen Seite 2 der Halbleiterschicht 11 entfernt zusammen mit dem Klebeelement 59, wie in 28J dargestellt.
  • Danach, wird die Halbleiterschicht 11 entlang einer Schnittlinie 65, die beispielsweise entlang der Nut 62 gesetzt ist, wie in 28K dargestellt, geschnitten. Dieser „Dicing“-Schritt ist nicht notwendig, wenn ein Ätzschritt gemäß 28E von der Rückseite 3 zur Vorderseite 2 der Halbleiterschicht 11 durchgeführt wird.
  • Danach wird das „Dicing-Tape“ 64 entfernt und wodurch man Halbleitervorrichtungen 1 enthält, von denen jede eine einer Vielzahl von Einzelstücken ist, wie in 28L dargestellt.
  • Gemäß dem vorgenannten Verfahren, ist die Stirnfläche 7 durch Ätzen so ausgebildet, dass sie der rückseitigen Seite 3 der Halbleiterschicht 11 zugewandt ist. Es ist möglich, den Entspannungsbereich für das elektrische Feld 14 auch durch Ionenimplantation in die Stirnfläche 7 wie oben beschrieben zu formen, und daher ist es möglich, den Entspannungsbereich für das elektrische Feld 14 mit geringerer Energie leicht zu formen, als in dem Fall, dass der Entspannungsbereich für das elektrische Feld 14, der von der Vorderseite 2 bis zur Rückseite 3 der Halbleiterschicht 11 reicht, durch Ionenimplantation wie in der vorgenannten bevorzugten Ausführungsform gebildet wird. Darüber hinaus ist es möglich, die Schritte einfacher zu gestalten als in einem Fall, in dem der Entspannungsbereich für das elektrische Feld 14 durch Hinterfüllen des in 6A bis 6D dargestellten Durchgangsloch 19 gebildet wird.
  • Obwohl 28A bis 28L den Fall zeigen, in dem das Ätzen der Halbleiterschicht 11 von der Rückseite 3 bis zur Vorderseite 2 durchgeführt wird, können diese Schritte in Schritte gemäß 29A bis 29E geändert werden.
  • Im Einzelnen kann das Ätzen der Halbleiterschicht 11 in der Mitte in Dickenrichtung der Halbleiterschicht 11 von der Rückseite 3 aus, wie in 29B dargestellt, gestoppt werden, nachdem die Rückseite 3 der Halbleiterschicht 11 durch den Rückseitenschleifschritt von 29A freigelegt wurde. Danach werden ein Schritt zum Bilden des Entspannungsbereichs für das elektrische Feld 14 (29C) und ein Schritt zum Bilden der Drain-Elektrode 6 (29D) durchgeführt, und dann wird ein „Dicing“-Schritt durchgeführt, wie in 29E dargestellt. In diesem Fall wird ein noch nicht in die Halbleiterschicht 11 geätzter Teil als Stirnfläche 66 senkrecht zur Vorderseite 2 freigelegt, wie in 29E dargestellt. Daher wird ein Oberteil auf der vorderseitigen Seite 2 an der Stirnfläche 7 der Halbleiterschicht 11 als senkrechte Stirnfläche 66 freigelegt. Die senkrechte Stirnfläche 66 kann durch den „Dicing“-Schritt entstehen und ist noch nicht gebildet, wenn Ionen zur Bildung des Entspannungsbereichs des elektrischen Felds 14 implantiert werden und wenn die Drain-Elektrode 6 gebildet wird. Daher wird weder der Entspannungsbereich für das elektrische Feld 14 noch die Drain-Elektrode 6 an der senkrechten Stirnfläche 66 gebildet und ein n--artiger Bereich 67, der Teil des n--artigen Driftbereichs 29 ist, wird freigelegt.
  • 30 ist eine schematische perspektivische Ansicht eines Halbleitergehäuses 71 gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In 30 ist das gleiche Bezugszeichen einem Bauteil zugeordnet, das mit einem entsprechenden Bauteil der 1 bis 23 gleich ist, und eine Beschreibung dieses Bauteils entfällt. Zusätzlich ist aus Gründen der Übersichtlichkeit das Innere des Harzpakets 74 in 30 durchsichtig dargestellt.
  • Das Halbleitergehäuse 71 umfasst einen Halbleiterchip 72, ein Substratanschluss 73 und das Harzpaket 74.
  • Der Halbleiterchip 72 kann in der gleicher Weise ausgebildet sein, wie eine Halbleitervorrichtung 1 gemäß den 1 bis 23.
  • Der Substratanschluss 73 ist eine Platte (ein Metallsubstrat) aus einem metallischen Material, wie beispielsweise Cu, und beinhaltet einen Drain-Anschluss 77, einen Source- Anschluss 78 und einen Gate- Anschluss 79.
  • Der Drain-Anschluss 77 beinhaltet einen Inselabschnitt 80, der in einer Draufsicht viereckig ist, und einen linearen Anschlussabschnitt 81, der sich von einer Seite des Inselabschnitts 80 erstreckt. Der Source- Anschluss 78 und der Gate- Anschluss 79 sind jeweils in der Form einer Linie parallel zum Anschlussabschnitt 81 des Drain-Anschlusses 77 ausgebildet und auf der rechten Seite bzw. auf der linken Seite des Zeichenblatts angeordnet, um den dazwischen von beiden Seiten in Breitenrichtung platzierten zentrale Drain-Anschluss 77 (den Anschlussabschnitt 81) einzukeilen.
  • Der Inselabschnitt 80 dient zum Tragen des Halbleiterchips 72 und hat eine größere Fläche als der Halbleiterchip 72. Dementsprechend weist der Inselabschnitt 80 einen äußeren Randabschnitt 88 auf, der ein Teil außerhalb des Halbleiterchips 72 ist und den Halbleiterchip 72 im montierten Zustand des Halbleiterchips 72 umgibt.
  • Die Drain-Elektrode (die Drain-Elektrode 6 aus 3) des Halbleiterchips 72 ist mittels „Die“-Bonding mit dem Inselabschnitt 80 elektrisch verbunden. Andererseits sind die Source-Elektrode 4 und das Gate-Pad 5 des Halbleiterchips 72 über Bonddrähte 85 bzw. 86 elektrisch mit dem Source-Anschluss 78 und dem Gate-Anschluss 79 verbunden. Wenn der Halbleiterchip 72 zusätzlich die in 12 und 14 dargestellte zweite Drain-Elektrode 37 beinhaltet, ist die zweite Drain-Elektrode 37 über einen Bonddraht 82 und über den Drain-Anschluss 77 (dem Inselabschnitt 80) mit der Drain-Elektrode 6 verbunden. Dadurch ist es möglich, das elektrische Potential der Drain-Elektrode 6 und der zweiten Drain-Elektrode 37 miteinander anzugleichen.
  • Als Nächstes werden die durch den vorgenannten Entspannungsbereich für ein elektrisches Feld 14 erzielten Effekte mit Bezug auf 31 und 32 beschrieben.
  • 31 und 32 sind Ansichten (Simulationen) , die eine elektrische Feldverteilung zeigen, wenn eine Rückwärtsspannung an die Vorderseitenelektrode und die Rückseitenelektrode, die auf der Vorderseite und der Rückseite der Halbleiterschicht 11 angeordnet sind, angelegt ist. 31 ist ein Beispiel, in dem der Entspannungsbereich des elektrischen Felds 14 nicht im äußeren Umfangsbereich enthalten ist, wohingegen 32 ein Beispiel ist, in dem der Entspannungsbereich für das elektrische Feld 14 (hochohmiger Bereich) im äußeren Umfangsbereich enthalten ist.
  • Wenn der Entspannungsbereich für das elektrische Feld 14 nicht enthalten ist, wie in 31 gezeigt, wird ein hochintensives elektrisches Feld (ein Bereich, in dem ein Abstand zwischen den Potentiallinien eng ist), bis zur Stirnfläche 7 der Halbleiterschicht 11 verteilt. Wenn also in der Stirnfläche 7 der Halbleiterschicht 11 aufgrund von „Dicing“ ein defekter Bereich vorhanden ist, besteht die Besorgnis, dass ein Leckstrom durch die Erzeugung von Elektronen-Loch-Paaren im defekten Bereich beim Anlegen einer Rückwärtsspannung entsteht.
  • Andererseits, wenn der Entspannungsbereich für das elektrische Feld 14, wie in 32 dargestellt beinhaltet ist, wird ein hochintensives elektrisches Feld durch den Entspannungsbereich des elektrischen Felds 14 (hochohmiger Bereich) abgefangen und verhindert, dass das hochintensive elektrische Feld sich an der Stirnfläche 7 der Halbleiterschicht 11 ausbildet. Selbst wenn also in der Stirnfläche 7 der Halbleiterschicht 11 aufgrund von „Dicing“ ein defekter Bereich vorhanden ist, ist es möglich einen Leckstrom am Fließen in dem defekten Bereich aufgrund des Bildens von Elektronen-Loch-Paaren zu hindern.
  • Obwohl die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung wie oben beschrieben worden sind, kann die vorliegende Erfindung auch auf andere Weise ausgeführt werden, die von der oben dargestellten Weise abweichen.
  • Beispielsweise kann die vorstehende Halbleitervorrichtung 1 in eine in 33 dargestellte Matrix-Wandlerschaltung 100 als bidirektionaler Schalter integriert sein. Im Einzelnen beinhaltet die Matrix-Wandlerschaltung 100 einen dreiphasigen Eingangsabschnitt 103, a dreiphasigen Ausgangsabschnitt 104, einen Hauptschaltungsabschnitt 105 und eine Filterschaltung 106. Die Halbleitervorrichtung 1 wird als bidirektionaler Schalter 101 in jedem Schalterabschnitt 107 des Hauptschaltungsabschnitts 105 eingeführt. Der bidirektionale Schalter 101 kann durch eine Kombination von zwei Transistoren (Halbleitervorrichtungen 1) 102A und 102B und zwei Dioden 108A und 108B konfiguriert sein.
  • Zusätzlich kann beispielsweise die vorgenannte Halbleitervorrichtung 1 einen Schutzfilm 68 aufweisen, der zumindest im äußeren Umfangsbereich 12 der Halbleiterschicht 11 ausgebildet ist und mit dem ein Bereich von dem Randkantenabschnitt der Source-Elektrode 4 zur Stirnfläche 7 der Halbleiterschicht 11 wie in 34 dargestellt, abgedeckt ist. Der Anschluss des Schutzfilms 68 muss nicht unbedingt die Stirnfläche 7 der Halbleiterschicht 11 sein. Beispielsweise kann Polyimid als Schutzfilm 68 verwendet werden. In Bezug auf den Schutzfilm 68 wurde nur ein Fall gezeigt, in dem dieser im Modus von 3 verwendet wird, wobei natürlich der Schutzfilm 68 auch in den Modi gemäß 7, 8, 10, 12, 14, 15, 17, 18, 19 und 24 verwendet werden kann.
  • Obwohl in den vorgenannten bevorzugten Ausführungsbeispielen nur ein Fall dargestellt wurde, in dem die MIS-Transistorstruktur am Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist, ist es auch denkbar, einen Entspannungsbereich für das elektrische Feld gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung an einem Element, wie beispielsweise einem JFET-Element oder einem Diodenelement, in dem die MIS-Transistorstruktur nicht ausgebildet ist, auszubilden. Darüber hinaus, obwohl nur ein Fall gezeigt wurde, in dem eine Unterflächenelektrode ein Schottky-Kontakt ist, ist es denkbar, die Unterflächenelektrode als ohmschen Kontakt zu gestalten.
  • Obwohl in den vorgenannten bevorzugten Ausführungsbeispielen nur ein Fall gezeigt wurde, in dem die Halbleiterschicht 11 aus SiC ist, kann das Material der Halbleiterschicht 11 auch ein anderes Material sein, das als Breitbandlückentyp bezeichnet wird, wie beispielsweise GaN, oder die Halbleiterschicht 11 kann Si sein. Wenn die Halbleitervorrichtung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung als bidirektionaler Schalter einer Stromversorgungsvorrichtung verwendet wird, ist es zudem problemlos möglich, eine Stromversorgungsvorrichtung zu erhalten, bei der die Zuverlässigkeit der Sperrspannung verbessert ist und bei der eine Verlustleistung im eingeschalteten Zustand gering ist.
  • Darüber hinaus können Designänderungen vorgenommen werden, die im Umfang des in den Ansprüchen genannten Gegenstands sind.
  • Diese Anmeldung entspricht der japanischen Patentanmeldung Nr. 2016-161487 , die beim Japanischen Patentamt am 19. August 2016 und deren Inhalt durch Bezug vollständig in dieser an mit einbezogen ist.
  • Bezugszeichenliste
    • 1
    Halbleitervorrichtung
    2
    Vorderseite (der Halbleiterschicht)
    3
    Rückseite (der Halbleiterschicht)
    4
    Source-Elektrode
    6
    Drain-Elektrode
    7
    Stirnfläche (der Halbleiterschicht)
    11
    Halbleiterschicht
    12
    Äußerer Umfangsbereich
    13
    Aktiver Bereich
    14
    Entspannungsbereich für ein elektrisches Feld
    17
    N--artiger Umfangsbereich
    18
    Basissubstrate
    19
    Durchgangsloch
    20
    N--artige Schicht
    21
    P-artiger Bereich
    22
    MIS-Transistorstruktur
    23
    P-artiger Körperbereich
    24
    N+-artiger Source-Bereich
    25
    Gate-Isolierfilm
    26
    Gate-Elektrode
    29
    N--artiger Driftbereich
    33
    Oberflächenabschlussstruktur
    37
    Zweite Drain-Elektrode
    40
    Graben
    42
    Zweiter Entspannungsbereich für ein elektrisches Feld
    43
    Erste Halbleiterschicht
    44
    Zweite Halbleiterschicht
    45
    Leitendes Material
    71
    Halbleitergehäuse
    73
    Halbleiterchip
    73
    Substratanschluss
    74
    Harzpaket
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 20164930 [0004]
    • JP 2012174831 [0004]
    • JP 2016161487 A [0177]

Claims (36)

  1. Halbleitervorrichtung, umfassend: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine Vorderseite, eine der Vorderseite gegenüberliegende Rückseite und eine Stirnfläche aufweist; ein Schaltungselement, das an einem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist; eine erste Elektrode, die mit der Halbleiterschicht auf der Rückseite der Halbleiterschicht verbunden ist; und ein Entspannungsbereich für ein elektrisches Feld, der in einem Umfangsbereich, der einen aktiven Bereich einschließt, in dem das Schaltungselement gebildet ist, die Rückseite von der Vorderseite der Halbleiterschicht erreicht, und wobei der Entspannungsbereich für das elektrische Feld entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht SiC ist und der Entspannungsbereich für das elektrische Feld ein hochohmiger Bereich mit einer Kristalldefektkonzentration von 1 × 1014cm-3 bis 1 × 1022cm-3 ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht SiC ist und der Entspannungsbereich für das elektrische Feld ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration von 1 × 1018cm-3 bis 1 × 1022cm-3 ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Entspannungsbereich für das elektrische Feld nach innen hin, weg von der Stirnfläche der Halbleiterschicht, ausgebildet ist, so dass der Entspannungsbereich für das elektrische Feld den aktiven Bereich umgibt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Halbleiterschicht einen ersten peripheren Verunreinigungsbereich eines ersten Leitfähigkeitstyps zwischen dem Entspannungsbereich für das elektrische Feld und der Stirnfläche der Halbleiterschicht beinhaltet, wobei die erste Elektrode auf der Rückseite mit dem peripheren Verunreinigungsbereich der Halbleiterschicht in Kontakt steht, und wobei die Halbleitervorrichtung ferner eine Hilfselektrode umfasst, die mit dem peripheren Verunreinigungsbereich an der Vorderseite der Halbleiterschicht in Kontakt steht und die elektrisch mit der ersten Elektrode verbunden ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Hilfselektrode einen Grenzabschnitt zwischen dem Entspannungsbereich für das elektrische Feld und dem peripheren Verunreinigungsbereich überbrückt und sowohl mit dem Entspannungsbereich für das elektrische Feld als auch mit dem peripheren Verunreinigungsbereich in Kontakt steht.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Entspannungsbereich für das elektrische Feld die Stirnfläche der Halbleiterschicht erreicht.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die erste Elektrode in Kontakt mit dem Entspannungsbereich für das elektrische Feld an der Rückseite der Halbleiterschicht in Kontakt steht, wobei die Halbleitervorrichtung ferner eine Hilfselektrode umfasst, die mit dem Entspannungsbereich für das elektrische Feld an der Vorderseite der Halbleiterschicht in Kontakt steht und die elektrisch mit der ersten Elektrode verbunden ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die erste Elektrode mit dem Entspannungsbereich für das elektrische Feld in Kontakt steht und einen Schottky-Kontakt mit einem Teil der Halbleiterschicht bildet, und wobei eine MIS-Transistorstruktur, die als Schaltungselement dient, an dem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der Umfangsbereich der Halbleiterschicht einen flachen Abschnitt beinhaltet, der mit der Vorderseite der Halbleiterschicht plan ist, und wobei der Entspannungsbereich für das elektrische Feld die Rückseite von der Vorderseite der Halbleiterschicht des flachen Abschnitts erreicht.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, ferner umfassend einen konkaven Abschnitt, der aus der Vorderseite in dem Umfangsbereich der Halbleiterschicht gebildet ist, wobei der Entspannungsbereich für das elektrische Feld entlang einer Innenfläche des konkaven Abschnitts gebildet ist und einen an der Rückseite der Halbleiterschicht exponierten unteren Abschnitt aufweist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, ferner umfassend einen zweiten Entspannungsbereich für das elektrische Feld, der an einem Rückseitenabschnitt der Halbleiterschicht ausgebildet ist und der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei der zweite Entspannungsbereich für das elektrische Feld auf der Rückseite der Halbleiterschicht freiliegt, und wobei die erste Elektrode mit dem zweiten Entspannungsbereich für das elektrische Feld an der Rückseite der Halbleiterschicht in Kontakt steht.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei eine Vielzahl der zweiten Entspannungsbereiche für das elektrische Feld diskret und matrixförmig angeordnet sind, wenn die Halbleiterschicht von der Seite der Rückseite aus betrachtet wird.
  15. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei eine Vielzahl zweiter Entspannungsbereiche für das elektrische Feld streifenförmig angeordnet sind oder der zweite Entspannungsbereich für das elektrische Feld als Gittermuster ausgebildet ist, wenn die Halbleiterschicht seitlich von der Seite der Rückseite aus betrachtet wird.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, ferner umfassend eine Oberflächenabschlussstruktur, die auf einer weiter innenliegenden Seite als der Entspannungsbereich für das elektrische Feld in dem Umfangsbereich der Halbleiterschicht ausgebildet ist.
  17. Halbleitervorrichtung nach Anspruch 9, ferner umfassend eine zweite Elektrode, die auf der Halbleiterschicht ausgebildet ist und die elektrisch mit Source oder Emitter der MIS-Transistorstruktur verbunden ist.
  18. Halbleitergehäuse, umfassend: die Halbleitervorrichtung nach einem der Ansprüche 1 bis 17; einen Lead-Frame, auf dem die Halbleitervorrichtung montiert ist; und ein Dichtungsharz, das die Halbleitervorrichtung und mindestens einen Teil des Lead-Frames abdichtet.
  19. Energiequellenumwandlungsvorrichtung, in der die Halbleitervorrichtung nach Anspruch 9 als bidirektionale Schaltvorrichtung verwendet wird.
  20. Energiequellenumwandlungsvorrichtung nach Anspruch 19, wobei die bidirektionale Schaltvorrichtung als Schaltschaltung einer Matrix-Wandlerschaltung von einem mehrphasigen Eingang zu einem mehrphasigen Ausgang verwendet wird.
  21. Herstellungsverfahren für eine Halbleitervorrichtung, umfassend: Formen einer Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat; Formen eines Schaltungselements auf einem Vorderseitenabschnitt einer dem Substrat der Halbleiterschicht gegenüberliegenden Seite; Formen eines Entspannungsbereichs für ein elektrisches Feld, der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist, um eine Rückseite auf einer der Vorderseite gegenüberliegenden Seite der Halbleiterschicht von der Vorderseite der Halbleiterschicht in einem Umfangsbereich zu erreichen, der einen aktiven Bereich umgibt, in dem das Schaltungselement ausgebildet ist; Freilegen der Rückseite der Halbleiterschicht durch Entfernen des Substrats; und Formen einer ersten Elektrode, die mit der Halbleiterschicht auf der Rückseite der Halbleiterschicht verbunden ist.
  22. Herstellungsverfahren nach Anspruch 21, wobei das Formen des Entspannungsbereichs für das elektrische Feld ein Formen des hochohmigen Bereichs durch Abstrahlen einer ersten Substanz, die Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, von einer Seite der Vorderseite der Halbleiterschicht nach dem Formen der Halbleiterschicht beinhaltet.
  23. Herstellungsverfahren nach Anspruch 21, wobei das Formen des Entspannungsbereichs für das elektrische Feld ein Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps durch Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps von einer Seite der Vorderseite der Halbleiterschicht nach Formen der Halbleiterschicht beinhaltet.
  24. Herstellungsverfahren nach Anspruch 21, wobei Formen der Halbleiterschicht ein Formen der Halbleiterschicht nach einem mehrstufigen epitaktischen Verfahren beinhaltet, bei dem eine Schicht des ersten Leitfähigkeitstyps mehrfach wiederholt epitaktisch gewachsen wird, und wobei das Formen des Entspannungsbereichs für das elektrische Feld ein Formen eines Bereichs eines zweiten Leitfähigkeitstyps beinhaltet, indem Verunreinigungsionen des zweiten Leitfähigkeitstyps in einen vorbestimmten Teil der Schichten des ersten Leitfähigkeitstyps implantiert werden, wenn jede der Schichten des ersten Leitfähigkeitstyps gewachsen wird, und das Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps durch sequentielles Stapeln der Bereiche des zweiten Leitfähigkeitstyps zusammen in Verbindung mit dem Wachstum der Schicht des ersten Leitfähigkeitstyps erfolgt.
  25. Herstellungsverfahren nach Anspruch 21, wobei das Formen der Halbleiterschicht ein Formen der Halbleiterschicht nach einem mehrstufigen epitaktischen Verfahren beinhaltet, bei dem eine Schicht des ersten Leitfähigkeitstyps mehrfach wiederholt epitaktisch gewachsen wird, und wobei das Formen des Entspannungsbereichs für das elektrische Feld ein Formen eines Bereichs einer ersten Substanz beinhaltet, indem eine erste Substanz, die Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf einen vorbestimmten Teil der Schicht des ersten Leitfähigkeitstyps gestrahlt wird, wenn jede der Schichten des ersten Leitfähigkeitstyps gewachsen wird, und das Formen des hochohmigen Bereichs durch sequentielles Stapeln der Bereiche der ersten Substanz zusammen in Verbindung mit dem Wachstum der Schicht des ersten Leitfähigkeitstyps erfolgt.
  26. Herstellungsverfahren nach Anspruch 21, wobei Formen des Entspannungsbereichs für das elektrische Feld beinhaltet: Formen eines Durchgangslochs, das das Substrat von der Vorderseite der Halbleiterschicht erreicht, nachdem die Halbleiterschicht gebildet wurde; und Formen des Verunreinigungsbereich des zweiten Leitfähigkeitstyps durch Hinterfüllen des Durchgangslochs mit einer Halbleiterschicht des zweiten Leitfähigkeitstyps mittels epitaktischem Wachstum.
  27. Herstellungsverfahren nach Anspruch 21, wobei Formen des Entspannungsbereichs für das elektrische Feld beinhaltet: Formen eines konkaven Abschnitts von der Vorderseite der Halbleiterschicht nach dem Bilden der Halbleiterschicht; und Formen des Verunreinigungsbereichs des zweiten Leitfähigkeitstyps, der sich entlang einer Innenfläche des konkaven Abschnitts erstreckt und dessen untere Abschnitt das Substrat erreicht, durch Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps in die Innenfläche des konkaven Abschnitts.
  28. Herstellungsverfahren nach Anspruch 21, wobei Formen des Entspannungsbereichs für das elektrische Feld beinhaltet: Formen eines konkaven Abschnitts von der Vorderseite der Halbleiterschicht nach dem Bilden der Halbleiterschicht; und Formen des hochohmigen Bereichs, der sich entlang einer Innenfläche des konkaven Abschnitts erstreckt und dessen unterer Abschnitt das Substrat erreicht, durch Abstrahlen einer ersten Substanz, die Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf die Innenfläche des konkaven Abschnitts.
  29. Herstellungsverfahren nach Anspruch 27 oder 28, ferner umfassend Füllen des konkaven Abschnitts mit einem leitenden Material.
  30. Herstellungsverfahren nach einem der Ansprüche 21 bis 29, wobei das Formen der Halbleiterschicht ein Formen einer ersten Halbleiterschicht auf dem Substrat und ein Formen einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht beinhaltet, wobei das Herstellungsverfahren ferner ein Formen eines zweiten Entspannungsbereichs für das elektrische Feld an der ersten Halbleiterschicht, bevor die zweite Halbleiterschicht gebildet wird, umfasst, wobei der zweite Entspannungsbereich entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich des zweiten Leitfähigkeitstyps ist.
  31. Herstellungsverfahren nach Anspruch 30, wobei das Entfernen des Substrats ein Entfernen eines Teils der Halbleiterschicht zusätzlich zum Entfernen des Substrats beinhaltet, bis der zweite Entspannungsbereich für das elektrische Feld von der Rückseite der Halbleiterschicht exponiert ist.
  32. Halbleitervorrichtung, umfassend: eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine Vorderseite, eine der Vorderseite gegenüberliegende Rückseite und eine Stirnfläche umfasst und die so ausgebildet ist, dass die Stirnfläche einen Teil beinhaltet, der einer Seite der Rückseite in einer Dickenrichtung der Halbleiterschicht zugewandt ist; ein Schaltungselement, das an einem Vorderseitenabschnitt der Halbleiterschicht ausgebildet ist; eine erste Elektrode, die mit der Halbleiterschicht an der Rückseite der Halbleiterschicht verbunden ist; und einen Entspannungsbereich für ein elektrisches Feld, der zumindest entlang der Stirnfläche gebildet ist und der entweder ein hochohmiger Bereich mit höherem Widerstand als die Halbleiterschicht oder ein Verunreinigungsbereich eines zweiten Leitfähigkeitstyps ist.
  33. Halbleitervorrichtung nach Anspruch 32, wobei die Halbleiterschicht eine oberes Stirnflächenende aufweist, das eine Endkante der Stirnfläche auf einer Seite der Vorderseite ist und eine unteres Stirnflächenende, das eine Endkante der Stirnfläche auf einer Seite der Rückseite ist und das in einer Querschnittsansicht in einer weiter innenliegenden Position als das obere Stirnflächenende angeordnet ist, und wobei ein lineares Phantom-Linien-Segment, welches das obere Stirnflächenende und das untere Stirnflächenende miteinander verbindet, in einem Winkel geneigt ist, der größer 90° in Bezug auf die Rückseite der Halbleiterschicht ist.
  34. Halbleitervorrichtung nach Anspruch 32 oder 33, wobei der Entspannungsbereich für das elektrische Feld in einer Querschnittsansicht mit einer im Wesentlichen konstanten Breite entlang mindestens eines Teils der Stirnfläche ausgebildet ist.
  35. Herstellungsverfahren für eine Halbleitervorrichtung, umfassend: Formen einer Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat; Formen eines Schaltungselements an einem Vorderseitenabschnitt auf einer dem Substrat der Halbleiterschicht gegenüberliegenden Seite; Freilegen einer Rückseite der Halbleiterschicht durch Entfernen des Substrats; Formen einer Nut, die von einer Stirnfläche umgeben ist, die einer Seite der Rückseite in einer Dickenrichtung der Halbleiterschicht zugewandt ist, durch selektives Ätzen der Halbleiterschicht von der Seite der Rückseite; Formen eines Entspannungsbereichs für ein elektrisches Feld entlang der Stirnfläche, entweder durch Implantieren von Verunreinigungsionen des zweiten Leitfähigkeitstyps oder durch Abstrahlen einer ersten Substanz, die Protonen, Heliumionen und/oder Elektronenstrahlen beinhaltet, auf die Stirnfläche der Nut; und Formen einer ersten Elektrode, um mindestens einen Teil sowohl der Rückseite der Halbleiterschicht als auch des Entspannungsbereichs für das elektrische Feld abzudecken.
  36. Herstellungsverfahren nach Anspruch 35, wobei das Formen der Nut ein Formen der Nut durch Ausführen von Ätzungen von der Rückseite bis zu einem Mittelpunkt in der Dickenrichtung der Halbleiterschicht beinhaltet, wobei das Herstellungsverfahren ein Schneiden der Halbleiterschicht entlang einer Schnittlinie umfasst, die entlang der Nut verläuft, nach dem Formen der ersten Elektrode.
DE112017004143.0T 2016-08-19 2017-08-10 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Pending DE112017004143T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016161487 2016-08-19
JP2016-161487 2016-08-19
PCT/JP2017/029204 WO2018034250A1 (ja) 2016-08-19 2017-08-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112017004143T5 true DE112017004143T5 (de) 2019-05-02

Family

ID=61196799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004143.0T Pending DE112017004143T5 (de) 2016-08-19 2017-08-10 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (2) US10923562B2 (de)
JP (1) JP7048497B2 (de)
CN (1) CN109643733B (de)
DE (1) DE112017004143T5 (de)
WO (1) WO2018034250A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7282500B2 (ja) 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
EP3690954A1 (de) 2019-02-04 2020-08-05 Infineon Technologies Austria AG Halbleiterbauelement
WO2021166980A1 (ja) * 2020-02-18 2021-08-26 富士電機株式会社 半導体装置
CN115668510A (zh) * 2020-05-29 2023-01-31 三菱电机株式会社 碳化硅半导体装置以及电力变换装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174831A (ja) 2011-02-21 2012-09-10 Fuji Electric Co Ltd ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2016004930A (ja) 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
JP2016161487A (ja) 2015-03-04 2016-09-05 三菱電機株式会社 交流入力信号検出装置、単相交流入力信号検出装置、３相交流入力信号検出装置および換気送風システム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US7776672B2 (en) 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP5082211B2 (ja) 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP4185157B2 (ja) * 2005-07-25 2008-11-26 松下電器産業株式会社 半導体素子及び電気機器
JP5194359B2 (ja) * 2005-12-12 2013-05-08 富士電機株式会社 イグナイタ用逆耐圧フィールドストップ型半導体装置
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP2009123914A (ja) * 2007-11-15 2009-06-04 Fuji Electric Device Technology Co Ltd 逆耐圧を有するスイッチング用半導体装置
US8530933B2 (en) * 2008-10-10 2013-09-10 National Institute Of Advanced Industrial Science And Technology Photo transistor
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
US10170563B2 (en) * 2009-10-30 2019-01-01 Alpha And Omega Semiconductor Incorporated Gallium nitride semiconductor device with improved termination scheme
JP2011129875A (ja) * 2009-11-20 2011-06-30 Panasonic Corp 半導体装置及びそのリードフレーム
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP5449094B2 (ja) * 2010-09-07 2014-03-19 株式会社東芝 半導体装置
US8999768B2 (en) * 2011-03-14 2015-04-07 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
WO2012124191A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置
DE112013002538T8 (de) * 2012-05-15 2015-04-30 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2014175470A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6244665B2 (ja) * 2013-05-29 2017-12-13 住友電気工業株式会社 半導体装置
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174831A (ja) 2011-02-21 2012-09-10 Fuji Electric Co Ltd ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2016004930A (ja) 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
JP2016161487A (ja) 2015-03-04 2016-09-05 三菱電機株式会社 交流入力信号検出装置、単相交流入力信号検出装置、３相交流入力信号検出装置および換気送風システム

Also Published As

Publication number Publication date
JPWO2018034250A1 (ja) 2019-07-11
WO2018034250A1 (ja) 2018-02-22
US20210151555A1 (en) 2021-05-20
JP7048497B2 (ja) 2022-04-05
US10923562B2 (en) 2021-02-16
CN109643733B (zh) 2022-04-15
CN109643733A (zh) 2019-04-16
US20190181219A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014007266B4 (de) Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013002538T5 (de) Halbleiterbauelement
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE112016005685T5 (de) Halbleiterbauteil
DE112017004143T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE112017004153T5 (de) Halbleitervorrichtung
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE112018001442T5 (de) Halbleitervorrichtung
DE102021117405A1 (de) Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication