DE112016005685T5 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112016005685T5
DE112016005685T5 DE112016005685.0T DE112016005685T DE112016005685T5 DE 112016005685 T5 DE112016005685 T5 DE 112016005685T5 DE 112016005685 T DE112016005685 T DE 112016005685T DE 112016005685 T5 DE112016005685 T5 DE 112016005685T5
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
electrode
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016005685.0T
Other languages
English (en)
Inventor
Seigo MORI
Masatoshi Aketa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112016005685T5 publication Critical patent/DE112016005685T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Halbleiterbauteil gemäß der vorliegenden Erfindung beinhaltet einen Halbleiterchip mit einer Halbleiterschicht, die eine erste Fläche an einer Chip-Bond-Seite hat, eine zweite Fläche an der gegenüberliegenden Seite der der ersten Fläche hat und eine endseitige Fläche hat, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, wobei der Halbleiterchip eine erste Elektrode aufweist, die an der ersten Fläche gebildet ist und die eine Umfangskante an einer Position hat, die gegenüber der endseitigen Fläche nach innen beabstandet ist, und der eine zweite Elektrode aufweist, die an der zweiten Fläche gebildet ist, wobei das Halbleiterbauteil ein leitfähiges Substrat aufweist, auf das der Halbleiterchip chip-gebondet ist, wobei das Halbleiterbauteil ein leitfähiges Abstandselement aufweist, das eine ebenen Flächenbereich hat, der kleiner ist als jener der ersten Elektrode und der den Halbleiterchip an dem leitfähigen Substrat lagert, und das ein Kunstharzgehäuse aufweist, das zumindest den Halbleiterchip und das leitfähige Abstandselement abdichtet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil.
  • Stand der Technik
  • Als ein bidirektionaler Hochspannungs-Wechselstromschalter, der in einem elektrischen Leistungssystem bzw. Leistungserzeugungssystem zu verwenden ist, ist ein bidirektionaler Schalter bekannt, der MOSFETs und/oder IGBTs verwendet. Der bidirektionale Schalter wird beispielsweise in einer Matrixwandlerschaltung („matrix converter circuit“) und in einer Neutralpunktklemme bzw. Nullpunktklemme („neutral point clamp“) verwendet.
  • Normalerweise und wie es in 23 gezeigt ist, beinhaltet ein bidirektionaler Schalter 101 eine Kombination von zwei Transistoren 102A und 102B und zwei Dioden 103A und 103B. Bei der in 23 gezeigten Konfiguration sind die zwei Transistoren 102A und 102B seriell miteinander verbunden, und ein Leitungsverlust wird bestimmt durch die Summe der Leitungsverluste der zwei Transistoren 102A und 102B, so dass hinsichtlich eines Leistungsverlustes im eingeschalteten Zustand bei einem bidirektionalen Schalter Raum für Verbesserungen verbleibt.
  • Aus diesem Gründen ist in den letzten Jahren ein Bauteil vorgeschlagen worden, das eine Verlässlichkeit hinsichtlich der Vorwärts-Widerstandsspannung bzw. Vorwärts-Durchschlagfestigkeit als auch hinsichtlich der Rückwärts-Widerstandsspannung besitzt, wobei das Bauteil auch als rückwärtssperrender IGBT (reverse blocking IGBT, RB-IGBT) bezeichnet wird. Wie es in 24 gezeigt ist, lässt sich ein bidirektionaler Schalter 105, dessen Leitungsverlust sich auf der Grundlage eines einzelnen Elementes berechnen lässt, aufbauen durch paralleles Verbinden von rückwärtssperrenden IGBTs 104A und 104B.
  • Beispielsweise funktioniert ein Metallfilm an einer inneren Fläche eines Grabens bzw. Trenches, wie es in der Patentliteratur 1 beschrieben ist, als eine Schottky-Elektrode, die mit einer SIC-Schicht vom n-Typ einen Schottky-Übergang bildet. Bei dem in der Patentliteratur 1 beschriebenen Bauteil wird der Schottky-Übergang veranlasst, die Rückwärtsspannung zu halten (to „bear“), wenn eine Rückwärtsspannung zum Hervorrufen eines negativen Potenzials auf einer Drain-Elektrodenseite zwischen der Drain-Elektrode und einer Source-Elektrode angelegt wird.
  • Literaturliste
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldungs-Veröffentlichung Nr. 2012-174831
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Technisches Problem
  • In einem rückwärts-sperrenden Bauteil wird eine Halbleiterfläche (Halbleiterregion) einer Halbleiterschicht, die einen Halbleiterchip bildet, manchmal freigelegt, und zwar hin zu der Außenseite eines rückseitigen Metalls auf einer Chip-Bond-Seite. Wenn in diesem Fall eine hohe Spannung, die die Oberflächenseite positiv macht, zwischen einem Oberflächenmetall und dem rückseitigen Metall angelegt wird, und zwar in der Nähe einer endseitigen Fläche auf der Chip-Bond-Seite der Halbleiterschicht, wird eine Potenzialverteilung erzeugt, die das gleiche Potenzial hat wie jenes an der Oberflächenseite.
  • Wenn daher ein Halbleiterbauteil auf ein leitfähiges Substrat montiert wird, und zwar mittels eines Bond-Materials wie Lot, können die Halbleiterschicht und das leitfähige Substrat über das Bond-Material kurzgeschlossen werden. Selbst wenn das Bond-Material dünner gemacht wird, um einen Kontakt zwischen der Halbleiterschicht und dem leitfähigen Substrat zu verhindern, ist die Distanz zwischen der Halbleiterschicht und dem leitfähigen Substrat oder dem Bond-Material kurz, und es kann daher dazwischen eine Entladung erfolgen. Demzufolge kann eine hinreichend große Widerstandsspannung zur Verwendung als ein rückwärts-sperrendes Bauteil nicht gewährleistet werden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil bereitzustellen, das dazu in der Lage ist, ein Kurzschließen zwischen einer Halbleiterschicht und einem leitfähigen Substrat zu verhindern, wenn eine erste Elektrode auf eine Chip-Bond-Seite gebondet wird und auf dem leitfähigen Substrat montiert wird.
  • Lösung für das Problem
  • Ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung beinhaltet einen Halbleiterchip, der eine Halbleiterschicht aufweist, die eine erste Fläche bzw. Oberfläche an einer Chip-Bond-Seite besitzt, die eine zweite Fläche auf der gegenüberliegenden Seite der ersten Fläche besitzt, und die eine endseitige Fläche besitzt, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, der eine erste Elektrode aufweist, die an der ersten Fläche gebildet ist und eine Umfangskante besitzt, und zwar an einer Position nach innen getrennt bzw. beabstandet von der endseitigen Fläche, und der eine zweite Elektrode aufweist, die an der zweiten Fläche gebildet ist, wobei das Halbleiterbauteil ferner ein leitfähiges Substrat beinhaltet, auf das der Halbleiterchip chip-gebondet ist, wobei das Halbleiterbauteil ferner ein leitfähiges Abstandselement aufweist, das eine ebene Fläche besitzt, die kleiner ist als jene der ersten Elektrode und den Halbleiterchip auf dem leitfähigen Substrat lagert, und wobei das Halbleiterbauteil ein Kunstharzgehäuse bzw. -package aufweist, das wenigstens den Halbleiterchip und das leitfähige Abstandselement abdichtet.
  • Selbst wenn eine Hochpotenzial-Verteilung an einer Halbleiterfläche (Halbleiterregion) an der Bond-Seite erzeugt wird, wenn eine Rückwärtsspannung zwischen der ersten Elektrode und der zweiten Elektrode angelegt wird, kann bei dieser Konfiguration aufgrund des Vorhandenseins des leitfähigen Abstandselementes eine Isolationsdistanz zwischen der Potenzialverteilung und dem leitfähigen Substrat gewährleistet werden. Im Ergebnis kann eine Entladung zwischen der Halbleiterschicht und dem leitfähigen Substrat verhindert werden.
  • Zusätzlich hierzu besitzt das leitfähige Abstandselement eine planare bzw. ebene Fläche, die kleiner ist als jene der ersten Elektrode des Halbleiterchips. Wenn daher der Halbleiterchip und das leitfähige Abstandselement gebondet werden, kann durch das Vorab-Bereitstellen einer geeigneten Menge von Bond-Material für einen Flächenbereich einer oberen Fläche des leitfähigen Abstandselementes verhindert werden, dass nach dem Bonden überschüssiges Bond-Material sich exzessiv bzw. übermäßig in horizontaler Richtung ausbreitet und in Kontakt mit der Halbleiterschicht kommt. Im Ergebnis kann verhindert werden, dass die Halbleiterschicht und das leitfähige Abstandselement über das Bond-Material kurzgeschossen werden.
  • In einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das leitfähige Abstandselement ein säulenförmiges Abstandselement sein, das einstückig mit dem leitfähigen Substrat ausgebildet ist.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das säulenförmige Abstandselement in einer rechteckförmige Parallelepiped-Form gebildet werden, mit einer seitlichen Fläche, die senkrecht ist zu einer Fläche des leitfähigen Substrats.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das säulenförmige Abstandselement in einer Form gebildet werden, die eine konische bzw. abgeschrägte seitliche Fläche besitzt, die in Bezug auf die Fläche des leitfähigen Substrates geneigt ist.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das säulenförmige Abstandselement in eine Form gebildet werden, die eine seitliche Fläche besitzt, die eine gekrümmte bzw. kurvenförmig Fläche hat, die konkav nach innen gerichtet in Bezug auf das säulenförmige Abstandselement ausgebildet ist.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das leitfähige Abstandselement über ein zweites Bond-Material an das leitfähige Substrat gebondet werden.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung können das leitfähige Abstandselement und das leitfähige Substrat aus Materialien gebildet sein, die sich voneinander unterscheiden.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ein Halbleiterchip eine Halbleiterschicht beinhalten, die auf einer Chip-Bond-Seite eine erste Fläche besitzt, auf der der ersten Fläche gegenüberliegenden Seite eine zweite Fläche besitzt und eine endseitige Fläche besitzt, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, kann eine erste Elektrode beinhalten, die an der ersten Fläche gebildet ist und eine Umfangskante hat, und zwar an einer Position, die gegenüber der endseitigen Fläche nach innen beabstandet ist, kann eine zweite Elektrode beinhalten, die an der zweiten Fläche gebildet ist, kann ein leitfähiges Substrat beinhalten, auf das der Halbleiterchip chip-gebondet ist, kann ein leitfähiges Abstandselement enthalten, bei dem es sich um ein hohles leitfähiges Abstandselement handelt, das gebildet ist durch selektives Hervorstehen eines Teils des leitfähigen Substrates und das einen ebenen Flächenbereich hat, der kleiner ist als jener der ersten Elektrode, und kann ein Kunstharzgehäuse beinhalten, das zumindest den Halbleiterchip und das leitfähige Abstandselement abdichtet.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Halbleiterchip in einem Flächenabschnitt der Halbleiterschicht auf der ersten Flächenseite, eine erste Dotierungsregion von einem ersten Leitfähigkeitstyp besitzen, die elektrisch mit der ersten Elektrode verbunden ist, und kann eine zweite Dotierungsregion von einem zweiten Leitfähigkeitstyp besitzen, die an der äußeren Seite der ersten Elektrode freiliegt, wobei die zweite Dotierungsregion einen Abschnitt haben kann, der auf dem gleichen Potenzial liegen kann wie jenes der zweiten Elektrode, wenn eine Rückwärtsspannung zwischen der ersten Elektrode und der zweiten Elektrode angelegt wird.
  • Ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ein Bond-Material beinhalten, das zwischen dem leitfähigen Abstandselement und der ersten Elektrode des Halbleiterchips bereitgestellt ist, und weist einen vorstehenden Abschnitt auf, der gegenüber dem leitfähigen Abstandselement vorsteht und innerhalb der ersten Elektrode eingepasst bzw. eingesetzt ist.
  • Ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ferner einen Schutzisolationsfilm enthalten, der in Kontakt mit wenigstens einem Umfangskantenabschnitt der ersten Elektrode gebildet ist und der einen Flächenbereich von der Umfangskante der ersten Elektrode bis hin zu der endseitigen Fläche der Halbleiterschicht abdeckt.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ein Teil des Kunstharzgehäuses in einen Raum zwischen einem Abschnitt des Halbleiterchips an einer äußeren Seite des leitfähigen Abstandselementes und dem leitfähigen Substrat eindringen, und wenn eine Widerstandsspannung des Halbleiterbauteils VB1 (V) ist, eine Widerstandsspannung des Kunstharzgehäuses pro Einheitslänge VB2 (V/mm) ist, und ein Höhenabstand zwischen dem Halbleiterchip und dem leitfähigen Substrat H ist, dann kann die Höhe H einen Wert von VB1/VB2 überschreiten.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ein Teil des Kunstharzgehäuses in einen Raum zwischen einem Abschnitt des Halbleiterchips an einer äußeren Seite des leitfähigen Abstandselementes und dem leitfähigen Substrat eindringen, und wenn eine Widerstandsspannung des Halbleiterbauteils VB1 (V) ist, eine Widerstandsspannung des Kunstharzgehäuses pro Einheitslänge VB2 (V/mm) ist, und eine Distanz zwischen einer Umfangsfläche des leitfähigen Abstandselementes und einer Umfangsfläche der zweiten Dotierungsregion L ist, dann kann die Distanz L einen Wert von VB1/VB2 überschreiten.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das leitfähige Abstandselement aus Cu oder eine Legierung, die Cu beinhaltet, hergestellt sein oder aus einem Metall, dessen Oberfläche mit Cu plattiert bzw. beschichtet ist.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das leitfähige Substrat einen Substratanschluss beinhalten, der einen Inselabschnitt aufweist, auf dem der Halbleiterchip angeordnet ist, und einen Anschlussabschnitt aufweist, der sich von dem Inselabschnitt erstreckt.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Halbleiterchip eine aktive Region beinhalten, innerhalb der eine Vielzahl von Transistoren in einem Flächenabschnitt der Halbleiterschicht gebildet sind, und kann eine äußere Umfangsregion beinhalten, innerhalb der ein Schutzelement gebildet ist, um die aktive Region zu umgeben.
  • Bei einem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die Halbleiterschicht eine Halbleiterschicht von einem Typ mit großer Bandlücke („wide band gap type“) sein.
  • Ein Leistungskonverter gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendet das Halbleiterbauteil als eine bidirektionale Umschaltschaltung.
  • Figurenliste
    • 1 ist eine schematische Draufsicht auf ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine schematische Ansicht des Halbleiterbauteils gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung von unten.
    • 3 ist eine schematische Schnittansicht des Halbleiterbauteils gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung.
    • 4A ist eine Ansicht, die einen Teil eines Herstellungsprozesses des Halbleiterbauteils der 3 zeigt.
    • 4B ist eine Ansicht, die einen auf die 4A folgenden Schritt zeigt.
    • 4C ist eine Ansicht, die einen auf die 4B folgenden Schritt zeigt.
    • 4D ist eine Ansicht, die einen auf 4C folgenden Schritt zeigt.
    • 4E ist eine Ansicht, die einen auf 4D folgenden Schritt zeigt.
    • 4F ist eine Ansicht, die einen auf 4E folgenden Schritt zeigt.
    • 4G ist eine Ansicht, die einen auf 4F folgenden Schritt zeigt.
    • 4H ist eine Ansicht, die einen auf 4G folgenden Schritt zeigt.
    • 5A ist eine schematische Schnittansicht eines Halbleiterbauteils, wobei die Ansicht dazu verwendet wird, um eine Wirkung einer Rückwärts-Leckagecharakteristik zu zeigen.
    • 5B ist eine schematische Schnittansicht eines Halbleiterbauteils und wird dazu verwendet, um eine Wirkung einer Rückwärts-Leckagecharakteristik zu zeigen.
    • 5C ist eine schematische Schnittansicht eines Halbleiterbauteils und wird dazu verwendet, um eine Wirkung einer Rückwärts-Leckagecharakteristik zu zeigen.
    • 6 ist ein Diagramm, das Rückwärts-Leckagecharakteristika der Halbleiterbauteile zeigt, die in den Fig. 5A bis 5C gezeigt sind.
    • 7 ist ein Diagramm, das eine Id-Vd-Vorwärtscharakteristik des Halbleiterbauteils zeigt, das in 5C gezeigt ist.
    • 8 ist ein Diagramm, das eine Vorwärts-Schottky-Charakteristik des Halbleiterbauteils zeigt, das in 5C gezeigt ist.
    • 9 ist ein Diagramm, das eine Widerstandsspannungs-Charakteristik des Halbleiterbauteils zeigt, das in 5C gezeigt ist.
    • 10 ist ein Schaltungs-Diagramm eines bidirektionalen Schalters, der rückwärts-sperrende SiC-MISFETs verwendet.
    • 11 ist eine Ansicht einer weiteren Ausführungsform einer rückseitigen Anschluss- bzw. Abschlussstruktur, die in 3 gezeigt ist.
    • 12 ist eine Ansicht einer weiteren Ausführungsform einer rückseitigen Abschlussstruktur, die 3 gezeigt ist.
    • 13 ist eine schematische Schnittansicht eines Halbleiterbauteils, das Feldstoppschichten beinhaltet.
    • 14 ist eine schematische Schnittansicht eines Halbleiterbauteils, das Feldstoppschichten beinhaltet.
    • 15 ist eine Ansicht zum Beschreiben von Feldrelaxationsregionen, die an einer Schottky-Schnittstelle gebildet sind.
    • 16 ist eine Ansicht zum Beschreiben von Feldrelaxationsregionen, die an einer Schottky-Schnittstelle gebildet sind.
    • 17 ist eine Ansicht zum Beschreiben einer Variation eines ebenen Musters an der rückseitigen Abschlussstruktur.
    • 18 ist eine Ansicht zum Beschreiben einer Variation eines ebenen Musters der rückseitigen Abschlussstruktur.
    • 19 ist eine Ansicht zum Beschreiben einer Variation eines ebenen Musters der rückseitigen Abschlussstruktur.
    • 20 ist eine Ansicht eines Beispiels eines Kombinationsmusters einer rückseitigen Abschlussstruktur und von Feldrelaxationsregionen.
    • 21 ist eine Ansicht die ein Beispiel eines Kombinationsmusters einer rückseitigen Abschlussstruktur und von Feldrelaxationsregionen zeigt.
    • 22 ist eine Ansicht, die eine Beispiel eines Kombinationsmusters einer rückseitigen Abschlussstruktur und von Feldrelaxationsregionen zeigt.
    • 23 ist ein Schaltungs-Diagramm eines bidirektionalen Schalters, der konfiguriert ist, indem herkömmliche MOSFETs seriell verbunden werden.
    • 24 ist ein Schaltungs-Diagramm eines bidirektionalen Schalters, der rückwärtssperrende IGBTs verwendet.
    • 25 ist eine Ansicht zum Beschreiben eines Kurzschlussfehlers, der auftreten kann, wenn ein Halbleiterbauteil auf einem Metallsubstrat montiert ist.
    • 26 ist eine Ansicht zum Beschreiben eines Kurzschlussfehlers, der auftreten kann, wenn ein Halbleiterbauteil auf einem Metallsubstrat montiert ist.
    • 27 ist eine schematische Schnittansicht eines Halbleiterbauteils gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung.
    • 28A ist eine Ansicht, die einen Teil eines Herstellungsprozesses des Halbleiterbauteils zeigt, das in 27 gezeigt ist.
    • 28B ist eine Ansicht, die einen der 28A folgenden Schritt zeigt.
    • 28C ist eine Ansicht, die einen der 28B folgenden Schritt zeigt.
    • 28D ist eine Ansicht, die einen der 28C folgenden Schritt zeigt.
    • 28E ist eine Ansicht, die einen der 28D folgenden Schritt zeigt.
    • 28F ist eine Ansicht, die einen der 28E folgenden Schritt zeigt.
    • 29 ist eine Ansicht, die eine weitere Ausführungsform eines Schutzisolationsfilms zeigt, der in 27 gezeigt ist.
    • 30 ist eine Ansicht, die eine noch weitere Ausführungsform eines Schutzisolationsfilms zeigt, der in 27 gezeigt ist.
    • 31 ist eine Ansicht zum Beschreiben einer Variation einer Elementstruktur des Halbleiterbauteils, das in 27 gezeigt ist.
    • 32 ist eine Ansicht zum Beschreiben einer Variation der Elementstruktur des Halbleiterbauteils, das in 27 gezeigt ist.
    • 33 ist eine Ansicht zum Beschreiben einer Variation der Elementstruktur des Halbleiterbauteils, das in 27 gezeigt ist.
    • 34 ist eine Ansicht zum Beschreiben einer Variation der Elementstruktur des Halbleiterbauteils, das in 27 gezeigt ist.
    • 35 ist eine Ansicht zum Beschreiben eines Kurzschlussfehlers, der auftreten kann, wenn ein Halbleiterbauteil auf einem Metallsubstrat montiert ist.
    • 36 ist eine Ansicht zum Beschreiben eines Kurzschlussfehlers, der auftreten kann, wenn ein Halbleiterbauteil auf einem Metallsubstrat montiert ist.
    • 37 ist eine Ansicht zum Beschreiben eines Entladungsfehlers, der auftreten kann, wenn ein Halbleiterbauteil auf einem Metallsubstrat montiert ist.
    • 38 ist eine schematische perspektivische Ansicht eines Halbleiterbauteils gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung.
    • 39 ist eine Teilschnittansicht des Halbleiterbauteils, das in 38 gezeigt ist.
    • 40 ist eine Ansicht zum Beschreiben einer Variation eines Abstandselementes, das in 38 und 39 gezeigt ist.
    • 41 ist eine Ansicht zum Beschreiben einer Variation des Abstandselementes, das in 38 und in 39 gezeigt ist.
    • 42 ist eine Ansicht zum Beschreiben einer Variation des Abstandselementes, das in 38 und in 39 gezeigt ist.
    • 43 ist eine Ansicht zum Beschreiben einer Variation des Abstandselementes, das in 38 und in 39 gezeigt ist.
    • 44 ist eine Ansicht, die eine Modifikation eines Halbleiterchips zeigt, der in 38 und in 39 gezeigt ist.
    • 45 ist eine Ansicht, die eine Modifikation des Halbleiterchips zeigt, der in 38 und in 39 gezeigt ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachstehend werden bevorzugte Ausführungsformen der Erfindung im Detail unter Bezugnahme auf die beigefügte Zeichnung beschrieben.
  • Die 1 und 2 sind eine Draufsicht bzw. eine Ansicht von unten eines Halbleiterbauteils 1 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Das Halbleiterbauteil 1 hat auf der Seite seiner Fläche bzw. Oberfläche 3 eine Source-Elektrode 18 und ein Gate-Pad 47, und besitzt auf der Seite seiner rückseitigen Oberfläche 4 eine Drain-Elektrode 24.
  • Die Source-Elektrode 18 ist in eine im Wesentlichen vierseitige Form auf im Wesentlichen der gesamten Fläche 3 ausgebildet und weist eine Umfangskante 48 in einer Position auf, die gegenüber einer endseitigen Fläche 5 des Halbleiterbauteils 1 nach innen abgetrennt bzw. beabstandet ist. An der Umfangskante ist eine Flächenabschlussstruktur wie ein Schutzring bereitgestellt, der in der nachstehenden Beschreibung beschrieben wird. Demgemäß ist an der Fläche 3 des Halbleiterbauteils 1 eine Halbleiterregion 49 um die Source-Elektrode 18 herum freigelegt. Bei dieser bevorzugten Ausführungsform ist die Halbleiterregion 49, die die Source-Elektrode 18 umgibt, freigelegt. Das Gate-Pad 47 ist in einem Eckenabschnitt der Source-Elektrode 18 in einem Abstand von der Source-Elektrode 18 vorgesehen.
  • Wie es in der nachstehenden Beschreibung beschrieben ist, ist die Drain-Elektrode 24 in eine im Wesentlichen vierseitige Form auf im Wesentlichen der gesamten Fläche 4 ausgebildet und weist eine Umfangskante 25 in einer Position abgetrennt bzw. beabstandet nach innen von der endseitigen Fläche 5 des Halbleiterbauteils 1 auf. Demgemäß liegt an der rückseitigen Fläche 4 des Halbleiterbauteils 1 eine Halbleiterregion 26 um die Drain-Elektrode 24 herum frei. Bei dieser bevorzugten Ausführungsform ist die Halbleiterregion 26, die die Drain-Elektrode 24 umgibt, freigelegt.
  • 3 ist eine schematische Schnittansicht des Halbleiterbauteils 1 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Das Halbleiterbauteil 1 beinhaltet eine Halbleiterschicht 2, die aus SiC vom n--Typ hergestellt ist. Das Halbleitersubstrat 2 weist die Fläche 3 und die rückseitige Fläche 4 auf der Seite gegenüberliegend der Fläche 3 auf, und weist die endseitige Fläche 5 auf, die sich in einer Richtung erstreckt, die die Fläche 3 kreuzt (eine Richtung, die sich in 3 in einer senkrechten Richtung erstreckt) . Die Fläche 3 kann eine Si-Fläche aus SiC sein, und die rückseitige Fläche 4 kann eine C-Fläche des SiC sein.
  • Die Halbleiterschicht 2 weist eine Dicke von 10 µm bis 100 µm auf. Die Halbleiterschicht 2 weist eine insgesamt im Wesentlichen gleichförmige Dotierungskonzentration auf, wobei die Dotierungskonzentration beispielsweise in einem Bereich von 1 × 1014 cm-3 bis 1 × 1017 cm-3 liegt. Eine insgesamt im Wesentlichen gleichförmige Dotierungskonzentration bedeutet hier, dass die Halbleiterschicht 2 an dem Abschnitt ihrer rückseitigen Fläche keinen Abschnitt vom n-Typ (beispielsweise ein Abschnitt vom n+-Typ) mit einer vergleichsweise hohen Dotierungskonzentration aufweist (beispielsweise eine Region ausgehend von der rückseitigen Fläche 4 bis hin zu einem gewissen Abstand in der Dickenrichtung).
  • Das Halbleiterbauteil 1 weist eine äußere Umfangsregion 6 auf, die an seinem Umfangskantenabschnitt (Abschnitt nahe der endseitigen Fläche 5) eingestellt bzw. ausgebildet ist, und weist eine aktive Region 7 auf, die von der äußeren Umfangsregion 6 umgeben ist.
  • In einem Oberflächenabschnitt der Halbleiterschicht 2 in der aktiven Region 7 ist eine MIS-Transistorstruktur 8 ausgebildet. Die MIS-Transistorstruktur 8 beinhaltet Körperregionen 9 vom p-Typ, Source-Regionen 10 vom n+-Typ, einen Gate-Isolationsfilm 11, Gate-Elektroden 12 und Körperkontaktregionen 13 vom p+-Typ.
  • Im Detail sind eine Vielzahl von Körperregionen 9 vom p-Typ in dem Oberflächenabschnitt der Halbleiterschicht 2 ausgebildet. Jede Körperregion vom p-Typ bildet eine Minimaleinheit (Einheitszelle), in der ein Strom in der aktiven Region 7 fließt. Die Source-Region 10 vom n+-Typ ist in einer inneren Region von jeder Körperregion 9 vom p-Typ ausgebildet, derart, dass sie an der Fläche 3 der Halbleiterschicht 2 freiliegt. In der Körperregion 9 vom p-Typ definiert eine Region an der äußeren Seite der Source-Region 10 vom n+-Typ (Region, die die Source-Region 10 vom n+-Typ umgibt) eine Kanalregion 14. Die Gate-Elektrode 12 erstreckt sich über benachbarte Einheitszellen und liegt den Kanalregionen 14 über den Gate-Isolationsfilm 11 gegenüber. Die Körperkontaktregion 13 vom p+-Typ durchdringt die Source-Region 10 vom n+-Typ und ist elektrisch mit der Körperregion 9 vom p-Typ verbunden.
  • Jeder Abschnitt der MID-Transistorstruktur 8 wird zusätzlich beschrieben. Eine Dotierungskonzentration der Körperregion 9 vom p-Typ liegt beispielsweise in einem Bereich von 1 × 1016 cm-3 bis 1 × 1019 cm-3, eine Dotierungskonzentration der Source-Region 10 von n+-Typ liegt beispielsweise in einem Bereich von 1 × 1019 cm-3 bis 1 × 1021 cm-3, und eine Dotierungskonzentration der Körperkontaktregion vom p+-Typ liegt beispielsweise in einem Bereich von 1 × 1019 cm-3 bis 1 × 1021 cm-3. Der Gate-Isolationsfilm 11 ist beispielsweise aus Siliziumoxid (SiO2)hergestellt, und dessen Dicke liegt in einem Bereich von 20 nm bis 100 nm. Die Gate-Elektrode 12 ist beispielsweise aus Polysilizium hergestellt.
  • In der Halbleiterschicht 2 ist eine Region vom n--Typ auf der Seite der rückseitigen Fläche 4 in Bezug auf die MIS-Transistorstruktur 8 eine Drift-Region 15 vom n--Typ, und sie liegt an der rückseitigen Fläche 4 der Halbleiterschicht 2 frei.
  • An der Halbleiterschicht 2 ist ein dielektrischer Zwischenschichtfilm 16 ausgebildet, der sich sowohl über die aktive Region 7 als auch die äußere Umfangsregion 6 erstreckt. Der dielektrische Zwischenschichtfilm 16 ist beispielsweise aus Siliziumoxid (SiO2) hergestellt, und weist eine Dicke im Bereich von 0,5 µm bis 3,0 µm auf. In dem dielektrischen Zwischenschichtfilm 16 sind Kontaktlöcher 17 ausgebildet, um die Source-Regionen 10 vom n+-Typ und die Körperkontaktregionen 13 vom p+-Typ von jeder Einheitszelle freizulegen.
  • Auf dem dielektrischen Zwischenschichtfilm 16 ist eine Source-Elektrode 18 ausgebildet. Die Source-Elektrode 18 dringt in die jeweiligen Kontaktlöcher 17 ein und kommt in Ohm'schen Kontakt mit den Source-Regionen 10 vom n+-Typ und den Körperkontaktregionen 13 vom p+-Typ. Die Source-Elektrode 18 weist einen Überlappungsabschnitt 19 auf, der sich von der aktiven Region 7 hin zu der äußeren Umfangsregion 6 erstreckt und der in der äußeren Umfangsregion 6 auf dem dielektrischen Zwischenschichtfilm 16 aufliegt.
  • In dem Flächenabschnitt der Halbleiterschicht 2 in der äußeren Umfangsregion 6 ist eine Flächenabschlussstruktur 20 bzw. Flächenanschlussstruktur 20 ausgebildet. Die Flächenabschlussstruktur 20 kann eine Vielzahl von Abschnitten beinhalten, die wenigstens einen Abschnitt beihalten, der einen Umfangskantenabschnitt der Source-Elektrode 18 (ein Umfangskantenabschnitt eines Übergangsabschnittes („junction portion“), der an die Halbleiterschicht 2 gefügt ist) überlappt. In 3 beinhaltet die Flächenabschlussstruktur eine RESURF-Schicht 21 (RESURF: „Reduced Surface Field“, reduziertes Oberflächenfeld) an der innersten Seite, und beinhaltet eine Vielzahl von Schutzringschichten 22, die die RESURF-Schicht 21 umgeben. Die RESURF-Schicht 21 ist so ausgebildet, dass sie sich quer über die Innenseite und die Außenseite einer Öffnung 23 des dielektrischen Zwischenschichtfilms 16 erstreckt, und steht in Kontakt mit dem Umfangskantenabschnitt der Source-Elektrode 18 innerhalb der Öffnung 23. Die Vielzahl von Schutzringschichten 22 ist in Intervallen ausgebildet. Die Flächenabschlussstruktur 20 kann aus einer Dotierungsregion vom p-Typ gebildet sein.
  • An der rückseitigen Fläche 4 der Halbleiterschicht 2 ist eine Drain-Elektrode 24 gebildet. Die Drain-Elektrode 24 ist eine Elektrode, die für eine Vielzahl von Einheitszellen gemeinsam bzw. gemeinschaftlich vorhanden ist. Die Drain-Elektrode 24 ist aus einem Metall (beispielsweise eine Laminierungsstruktur aus Ti/Al, etc.) gebildet, das mit der Halbleiterschicht 2 einen Schottky-Übergang bilden kann. Im Detail ist es erforderlich, dass eine Schicht (z.B. eine Ti-Schicht), die mit der Halbleiterschicht 2 in der Drain-Elektrode 24 in Kontakt steht, mit der Halbleiterschicht 2 einen Schottky-Übergang bilden kann.
  • Die Drain-Elektrode 24 ist so ausgebildet, dass sie eine Umfangskante 25 in einer Position beabstandet nach innen von der endseitigen Fläche 5 der Halbleiterschicht 2 besitzt. Demgemäß liegt an der rückseitigen Fläche 4 der Halbleiterschicht 2 die Halbleiterregion 26 um die Drain-Elektrode 24 herum frei. Bei dieser bevorzugten Ausführungsform liegt eine Halbleiterregion 26, die die Drain-Elektrode 24 umgibt, frei (siehe 17 bis 22). Der Umfangskantenabschnitt der Drain-Elektrode 24 steht dem Umfangskantenabschnitt der Source-Elektrode 18 gegenüber, und zwar quer über die Halbleiterschicht 2 bzw. in einer Sicht durch die Halbleiterschicht 2 hindurch. Im Detail besitzt die Drain-Elektrode 24 einen Umfangskantenabschnitt, der sich von der aktiven Region 7 hin zu der äußeren Umfangsregion 6 erstreckt und der in der äußeren Umfangsregion 6 direkt unterhalb der Flächenabschlussstruktur 20 (bei dieser bevorzugten Ausführungsform die RESURF-Schicht 21) angeordnet ist. Die Drain-Elektrode 24 kann so ausgebildet sein, dass sie die gleiche Größe hat wie die Source-Elektrode 18, wie es in 3 gezeigt ist.
  • In der äußeren Umfangsregion 6 ist in einem Abschnitt an der rückseitigen Fläche bzw. im rückseitigen Oberflächenabschnitt der Halbleiterschicht 2 eine rückseitige Abschlussstruktur 27 ausgebildet. Die rückseitige Abschlussstruktur 27 beinhaltet eine innere Umfangskante 28 an der inneren Seite der Umfangskante 25 der Drain-Elektrode 24, und beinhaltet eine äußere Umfangskante 29, die an der äußeren Seite der Umfangskante 25 der Drain-Elektrode 24 positioniert ist und gegenüber der endseitigen Fläche 5 der Halbleiterschicht 2 nach innen beabstandet ist. Bei dieser bevorzugten Ausführungsform ist der Ausbildungsbereich der rückseitigen Abschlussstruktur 27 im Wesentlichen der gleich wie jener der Oberflächen-Abschlussstruktur 20. Daher kann die äußere Umfangskante 29 der rückseitigen Abschlussstruktur 27 mit der äußeren Umfangskante 30 der äußersten Schutzringschicht 22 zusammenfallen.
  • Die rückseitige Anschlussstruktur 27 kann eine hochresistive Region mit einem höheren Widerstand als die Drift-Region 15 vom n--Typ sein, oder kann eine Dotierungsregion vom p-Typ sein. Wenn es sich um eine hochresistive Region handelt, kann die rückseitige Abschlussstruktur 27 eine Kristalldefektkonzentration von 1 × 1014 cm-3 bis 1 × 1021 cm-3 haben. Andererseits kann die rückseitige Abschlussstruktur 27 für den Fall einer Dotierungsregion vom p-Typ eine Dotierungskonzentration in einem Bereich von 1 × 1016 cm-3 bis 1 × 1019 cm-3 haben.
  • Als Nächstes wird Bezug genommen auf die Fig. 4A bis Fig. 4H, die ein Verfahren zum Herstellen des Halbleiterbauteils 1 beschreiben.
  • Die Fig. 4A bis 4H sind Ansichten, die einen Herstellungsprozess des Halbleiterbauteils 1 in der Reihenfolge von Schritten zeigen. In den Fig. 4A bis 4H sind nur Punkte bzw. Zeitpunkte des Verfahrens des Herstellens des Halbleiterbauteils 1 beschrieben, so dass die Konfiguration des Halbleiterbauteils 1 einfacher ist als bei der in 3 gezeigten Konfiguration.
  • Um das Halbleiterbauteil 1 herzustellen, wird, wie es in 4A gezeigt ist, zunächst auf einem Basissubstrat 31 (Wafer), der aus SiC von n+-Typ hergestellt ist (mit einer Dotierungskonzentration von z.B. 1 × 1018 cm-3 bis 1 × 1020 cm-3), eine Halbleiterschicht 2 mit einer niedrigeren Konzentration als das Basissubstrat 31 ausgebildet, und zwar durch Epitaxialwachstum. Eine Dicke des Basissubstrates 31 kann beispielsweise in einem Bereich von 250 µm bis 450 µm liegen. Als Nächstes wird die oben beschriebene MIS-Transistorstruktur 8 in dem Oberflächenabschnitt bzw. Flächenabschnitt der Halbleiterschicht 2 gebildet, und zwar durch an sich bekannte Halbleiterherstellungstechnologie. Hiernach werden der dielektrische Zwischenschichtfilm 16 (nicht gezeigt) und die Source-Elektrode 18 ausgebildet.
  • Als Nächstes wird, wie es in 4B gezeigt ist, die gesamte rückseitige Fläche 4 der Halbleiterschicht 2 freigelegt, indem das Basissubstrat 31 entfernt wird. In diesem Schritt kann, nachdem das Basissubstrat 31 im Wesentlichen vollständig durch Schleifen von der Seite der rückseitigen Fläche 4 entfernt worden ist, beispielsweise ein Polierschritt (z.B. CMP) zum Zwecke der Endbearbeitung durchgeführt werden. In dem Polierschritt kann die Halbleiterschicht 5, die nach dem Schleifen freiliegt, noch dünner gemacht werden. Im Detail ist es möglich, dass das Basissubstrat 31 mit einer Dicke von 350 µm durch das Schleifen an der rückseitigen Fläche entfernt wird, und dass die Halbleiterschicht 2 hiernach ausgehend von einer Dicke von 50 µm auf eine Dicke von 40 µm geschliffen wird. Indem man letztlich den Polierschritt anwendet, kann der Oberflächenzustand der freiliegenden rückseitigen Fläche 4 der Halbleiterschicht 2 geglättet werden, so dass die Drain-Elektrode 24 in zufriedenstellender Art und Weise Schottky-gefügt werden kann.
  • Als Nächstes wird, wie es in 4C gezeigt ist, an der rückseitigen Fläche 4 der Halbleiterschicht 2 ein Resist-Film 33, der selektiv Öffnungen 32 besitzt, ausgebildet, und über den Resist-Film 33 werden Dotierungsionen vom p-Typ (z.B. Aluminium (A1)) in die rückseitige Fläche 4 der Halbleiterschicht 2 injiziert. Zu diesem Zeitpunkt kann eine Ausrichtung (rückseitige Flächenausrichtüng) durchgeführt werden, um das Muster des Resist-Films 33 zu bilden, und zwar basierend auf einem Muster an der Fläche 3, das durch die Halbleiterschicht 2 hindurch gesehen wird. Beispielsweise können, basierend auf der Source-Elektrode 18, die durch die Halbleiterschicht 2 hindurch gesehen wird, die Öffnungen 32 in dem Resist-Film 33 ausgebildet werden, so dass sie die Source-Elektroden 18 überlappen. Hiernach wird die Dotierung vom p-Typ durch Laserhärten bzw. -glühen aktiviert, und die rückseitige Abschlussstruktur 27 wird ausgebildet.
  • Wenn die rückseitige Abschlussstruktur 27 ausgebildet wird, uns zwar als eine hochresistive Region bzw. als eine Hochwiderstandsregion, und zwar nach dem Bilden des Resist-Films 33, werden Borionen (B), Dotierungsionen vom p-Typ, Protonen oder Elektronenstrahlen abgestrahlt, und hiernach wird, durch Laserglühen bzw. Laserhärten oder Wärmebehandlung bei 500 °C oder weniger, die rückseitige Abschlussstruktur 27 in eine hochresistive Region transformiert, und zwar mit einem höheren Widerstandswert als die Halbleiterschicht 2. Durch Adoptieren des Laserglühens oder Wärmebehandlung bei 500 °C oder weniger kann die MIS-Transistorstruktur 8, die bereits an der Seite der Fläche 3 der Halbleiterschicht 2 ausgebildet worden ist, auch geschützt werden. Beispielseise kann verhindert werden, dass die Source-Elektroden 18 aufschmelzen.
  • Als Nächstes wird, wie es in 4D gezeigt ist, der Resist-Film 33 entfernt.
  • Als Nächstes wird, wie es in 4E gezeigt ist, ein Metallfilm 34 (z.B. Ti/Al) auf der gesamten rückseitigen Fläche 4 der Halbleiterschicht 2 ausgebildet, und zwar z.B. durch Sputtern.
  • Im Folgenden wird, wie es in 4F gezeigt ist, auf dem Metallfilm 34 ein Resist-Film 35 gebildet, der selektiv Regionen abdeckt, in denen Drain-Elektroden 24 ausgebildet werden sollen.
  • Als Nächstes wird, wie es in 4G gezeigt ist, der Metallfilm 34 selektiv entfernt, und zwar durch Ätzen über den Resist-Film 35. Demgemäß werden die Drain-Elektroden 24 gebildet. Indem eine Ausrichtung durchgeführt wird, um das Muster des Resist-Films 35 basierend auf den Source-Elektroden 18 zu bilden, wie es in 3 gezeigt ist, können die Drain-Elektroden 24 und die Source-Elektroden 18 so ausgebildet werden, dass sie die gleiche Größe haben. Nach dem Ausbilden der Drain-Elektroden 24 wird der Resist-Film 35 entfernt.
  • Als Nächstes wird die Halbleiterschicht 2 entlang von Schnittlinien 36, die an Positionen entfernt von den Umfangskanten 25 der Drain-Elektroden 24 entfernt eingestellt sind, geschnitten. Demzufolge werden individualisierte Halbleiterbauteile 1 erhalten.
  • Gemäß dem oben beschriebenen Verfahren kann eine Schottky-Übergangsfläche (rückseitige Fläche 4) in der Halbleiterschicht 2 auf einfache Art und Weise freigelegt werden, und zwar durch Entfernen des Basissubstrats 31, im Unterschied zu einer Trench- bzw. Grabenausbildung durch Ätzen, wie es in der Patentliteratur 1 offenbart ist. Durch Ausbilden der Drain-Elektrode 24 in eine gewünschte Größe auf dieser Schottky-Übergangsfläche, kann ein Schottky-Übergangsflächenbereich eingestellt werden. Beispielsweise wird, wie es in Fig. 4E bis 4G gezeigt ist, der Metallfilm 34 auf der gesamten rückseitigen Fläche 4 der Halbleiterschicht 2 ausgebildet, und Drain-Elektroden 24 mit gewünschten Größen können durch Musterbildung an dem Metallfilm 34 auf einfache Art und Weise erhalten werden.
  • Als Nächstes werden Wirkungen des Halbleiterbauteil 1 gemäß der vorliegenden bevorzugten Ausführungsform beschrieben.
  • Die Fig. 5A bis 5C sind schematische Schnittansichten von Halbleiterbauteilen A, B und C, wobei die Schnittansichten dazu verwendet werden, um Wirkungen von Rückwärts-Leckagecharakteristika zu zeigen.
  • Zunächst ist von den Fig. 5A bis 5C das in 5C gezeigte Halbleiterbauteil C ein Halbleiterbauteil mit der gleichen Konfiguration wie jene des Halbleiterbauteils 1, das in 3 gezeigt und oben beschrieben ist. Andererseits ist es bei dem Halbleiterbauteil A, das in 5A gezeigt ist, so, dass das Basissubstrat 31, das aus SiC von n+-Typ hergestellt ist, an der rückseitigen Fläche 4 der Halbleiterschicht 2 verbleibt, und die Drain-Elektrode 24 befindet sich in Ohm'schem Kontakt mit dem Basissubstrat 31. Das Halbleiterbauteil B, das in 5B gezeigt ist, stimmt mit dem Halbleiterbauteil C, das in 5C gezeigt ist, dahingehend überein, dass das Basissubstrat 31 nicht vorgesehen ist und dass die gesamte rückseitige Fläche 4 der Halbleiterschicht 2 freigelegt ist, wobei die Drain-Elektrode 24 mit der Halbleiterschicht 2 einen Schottky-Übergang bildet, wobei die Drain-Elektrode 24 jedoch so ausgebildet ist, dass sie die endseitige Fläche 5 der Halbleiterschicht 2 erreicht und wobei die rückseitige Abschlussstruktur 27 nicht vorgesehen ist. In den 5B und 5C bezeichnet das Bezugszeichen 38 eine Verarmungsschicht („depletion layer“), wenn eine Rückwärtsspannung angelegt ist.
  • Die Rückwärts-Leckagecharakteristika dieser Halbleiterbauteile A, B und C sind in 6 gezeigt.
  • Unter Bezugnahme auf 6 fließt bei den in den Fig. 5A und 5B gezeigten Konfigurationen ein Rückwärtsleckagestrom, wenn zwischen Source und dem Drain eine Rückwärtsspannung angelegt wird. Bei der Konfiguration, die in 5A gezeigt ist, wird angenommen, dass ein Strom zu der Rückseite auf Ohm'sche Art und Weise fließt (Drain-Elektrode 24), und zwar über die Körperdiode der MIS-Transistorstruktur 8 .
  • Bei der Konfiguration, die in 5B gezeigt ist, wird angenommen, dass in einer Defektregion 37 (Defekt beim Schneiden) der endseitigen Fläche 5 der Halbleiterschicht 2 Elektron-Loch-Paare erzeugt werden, obgleich ein Körperdiodenstrom durch eine Schottky-Barriere der Drain-Elektrode 24 blockiert wird, und ein Strom fließt, indem dieser durch ein elektrisches Feld in der Verarmungsschicht 38 versetzt („drifted“) wird, die sich von der Schottky-Schnittstelle (rückseitige Fläche 4) zu der endseitigen Fläche 5 erstreckt.
  • Andererseits wurde herausgefunden, dass bei der in 5C gezeigten Konfiguration kaum ein Leckagestrom fließt, bevor die Rückwärtsspannung etwa -3 kV erreicht, und wenn -3 kV angelegt sind, erfolgt ein Durchschlag („punch-through“). Dies liegt daran, da ein Körperdiodenstrom durch die Schottky-Barriere an der Drain-Elektrode 24 blockiert ist, und die rückseitige Abschlussstruktur 27 ist so ausgebildet, dass sie den Umfangskantenabschnitt der Drain-Elektrode 24 überlappt, so dass dann, wenn eine Rückwärtsspannung angelegt ist, die Verarmungsschicht 38 daran gehindert wird, die endseitige Fläche 5 (Chip-Endfläche 5) der Halbleiterschicht 2 zu erreichen. Selbst wenn an der an der endseitigen Fläche 5 der Halbleiterschicht 2 aufgrund eines Schneidvorganges eine Defektregion 37 vorhanden ist, kann verhindert werden, dass ein Leckagestrom aufgrund der Erzeugung von Elektron-Loch-Paaren in der Defektregion 37 fließt. Demzufolge wird in dem Halbleiterbauteil C, das in 5C gezeigt ist, eine Rückwärts-Widerstandsspannung von wenigstens etwa 3 kV realisiert.
  • Betreffend das Halbleiterbauteil C, das in 5C gezeigt ist, wurden ferner Vorwärtscharakteristika gemessen. Das Halbleiterbauteil C hatte als eine Messprobe eine Halbleiterschicht 2 mit einer Dicke von 40 µm (Chipgröße: 1,6 mm2 Kantenlänge), und ein Flächenbereich der aktiven Region 7 betrug 1,3 mm2. 7 ist ein Diagramm, das Id-Vd-Vorwärtscharakteristika des Halbleiterbauteils C zeigt, das in 5C gezeigt ist. 8 ist ein Diagramm, das Vorwärts-Schottky-Charakteristika des Halbleiterbauteils C zeigt, das in 5C gezeigt ist.
  • Unter Bezugnahme auf 7 konnte bestätigt werden, dass der Drainstrom hinreichend floss, wenn die Gate-Spannung Vgs in Stufen von 0,5 V, 10 V, 15 V und 20 V erhöht wurde. Unter Bezugnahme auf 8 hatte ein idealer Faktor („ideal factor“) an der Schottky-Schnittstelle zwischen der Drain-Elektrode 24 und der Halbleiterschicht 2 einen Wert von 1, 04 und dies zeigt exzellente Vorwärts-Schottky-Charakteristika.
  • Aus den oben beschriebenen Ergebnissen sind die Widerstandsspannungs-Charakteristika des Halbleiterbauteils C, das in 5C gezeigt ist, zusammengefasst, wie es in 9 gezeigt ist. D.h., durch Adaptieren der Konfiguration des Halbleiterbauteils 1 gemäß der vorliegenden bevorzugten Ausführungsform, wie es in 9 gezeigt ist, trat ein Durchschlag nicht auf, bis die Spannung etwa 3 kV erreichte, und zwar in sowohl der Rückwärtsrichtung (negative Drain-Source-Spannungsseite) und in Vorwärtsrichtung (positive Drain-Source-Spannungsseite), und eine Widerstandsspannung von 3 kV oder mehr könnte realisiert werden.
  • Demzufolge kann das Halbleiterbauteil 1 gemäß der vorliegenden bevorzugten Ausführungsform eine bidirektionale Widerstandsspannung von 3 kV oder mehr realisieren, und daher können, wie es in 10 gezeigt ist, zwei parallel verbundene Halbleiterbauteile 1 in hinreichender Weise als ein bidirektionaler Schalter 39 verwendet werden. Im Detail wird in dem Widerstands-Spannungszustand, der in 10 gezeigt ist, eine Rückwärtsspannung an den oberen Transistor 1A (links nach rechts) und an den unteren Transistor 1B (rechts nach links) angelegt, und eine Vorwärtsspannung wird an den unteren Transistor 1B (links nach rechts) und den oberen Transistor 1A (rechts nach links) angelegt, und aufgrund hinreichender Widerstandsspannungs-Charakteristika in beide Richtungen kann für beide Enden der Transistoren verhindert werden, dass diese leitend werden.
  • Ferner kann dann, wenn ein Strom zugeführt wird, ein Leitungsverlust berechnet werden auf der Basis eines einzelnen Elementes des oberen oder des unteren Transistors 1A oder 1B, so dass ein Verlust im eingeschalteten Zustand so unterdrückt bzw. verringert werden kann, dass er niedrig ist. Zusätzlich hierzu lässt sich durch Konfigurieren der Transistoren 1A und 1B des bidirektionalen Schalters 39 derart, dass eine MISFET-Konfiguration erreicht wird, ein bidirektionaler Schalter für hohe Geschwindigkeiten und mit geringem Leistungsverbrauch realisieren, verglichen mit dem Fall, bei dem ein IGBT verwendet wird.
  • Im Folgenden wird eine Modifikation des Halbleiterbauteils 1 gemäß der vorliegenden bevorzugten Ausführungsform unter Bezugnahme auf die Zeichnung beschrieben.
  • <Variationen der rückseitigen Abschlussstruktur 27>
  • Die 11 und 12 sind Ansichten, die weitere Formen der rückseitigen Abschlussstruktur 27 zeigen, die in 3 gezeigt ist.
  • Wie es in 11 gezeigt ist, kann die rückseitige Abschlussstruktur 27 eine Vielzahl von Abschnitten aufweisen, mit wenigstens einem Abschnitt, der einen Umfangskantenabschnitt der Drain-Elektrode 24 überlappt. In 11 beinhaltet die rückseitige Abschlussstruktur eine RESURF-Schicht 40 (RESURF: Reduced Surface Field, reduziertes Oberflächenfeld) an der innersten Seite, sowie eine Vielzahl von Schutzringen 41, die die RESURF-Schicht 40 umgeben. Die RESURF-Schicht 40 ist dazu ausgebildet, dass sie sich über das Innere und das Äußere bzw. die Innenseite und die Außenseite der Drain-Elektrode 24 erstreckt, und steht in Kontakt mit dem Umfangskantenabschnitt der Drain-Elektrode 24. Die Vielzahl von Schutzringschichten 41 ist in Intervallen gebildet. Die RESURF-Schicht 40 und die Schutzringschichten 41 können der RESURF-Schicht 21 und den Schutzringschichten 22 der Oberflächen-Abschlussstruktur 20 eins zu eins gegenüberliegen.
  • Wie es in 12 gezeigt ist, wenn die rückseitige Abschlussstruktur 27 eine hochresistive Region ist, wie oben beschrieben, kann diese so ausgebildet werden, dass sie die endseitige Fläche 5 der Halbleiterschicht 2 erreicht, und zwar ausgehend von dem Umfangskantenabschnitt der Drain-Elektrode 24. D.h., die äußere Umfangskante 29 der rückseitigen Abschlussstruktur 27 kann mit der endseitigen Fläche 5 der Halbleiterschicht 2 zusammenfallen.
  • <Struktur zum Verhindern eines Durchschlages>
  • 13 und 14 sind schematische Schnittansichten eines Halbleiterbauteils 1, das Feldstoppschichten 42 und 43 beinhaltet.
  • Durch Ausbilden der Feldstoppschichten 42 und 43 kann für den Fall, dass eine Spannung zwischen die Source und das Drain angelegt wird, verhindert werden, dass eine Verarmungsschicht, die sich von einer Niedrigspannungsseite erstreckt, ein Leitungsmuster (z.B. MIS-Transistorstruktur 8) auf einer Hochspannungsseite erreicht. Demzufolge kann ein Leckagestrom aufgrund eines Durchschlagphänomens verhindert werden.
  • Diese Feldstoppschichten 42 und 43 müssen lediglich Feldstoppschichten vom n-Typ sein, die auf wenigstens der Seite der Oberfläche 3 und der Seite der rückseitigen Fläche 4 der Halbleiterschicht 2 gebildet werden, und sie können eine höhere Dotierungskonzentration haben als die Drift-Region 15 vom n--Typ. In den 13 und 14 sind sowohl die oberflächenseitige Feld-Stoppschicht 42 als auch die rückflächenseitige Feld-Stoppschicht 43 gezeigt.
  • Die Feldstoppschichten 42 und 43 können z.B. in Tiefenpositionen entfernt von der Oberfläche 3 oder der rückseitigen Fläche 4 der Halbleiterschicht 2 angeordnet werden, wie es in 13 gezeigt ist.
  • Im Detail kann die oberfächenseitige Feld-Stoppschicht 42 unterhalb der MIS-Transistorstruktur 8 angeordnet sein, und zwar getrennt bzw. beabstandet von den Körperregionen 9 vom p-Typ in Richtung hin zur Seite der rückseitigen Fläche 4.
  • Andererseits kann die rückflächenseitige Feld-Stoppschicht 43 an einer oberen Seite angeordnet sein, und zwar getrennt bzw. beabstandet von der rückseitigen Abschlussstruktur 27 in Richtung hin zu der Seite der Oberfläche 3.
  • Es ist auch zulässig, dass die Feldstoppschichten 42 und 43 so ausgebildet sind, dass sie die Oberfläche 3 oder die rückseitige Fläche 4 der Halbleiterschicht 2 erreichen, wie es in 14 gezeigt ist.
  • Im Detail kann die oberflächenseitige Feld-Stoppschicht 42 in einer gesamten Region von der Oberfläche 3 bis hin zu einer gewissen Tiefenposition ausgebildet werden, so dass sie in Kontakt kommt mit den Körperregionen 9 vom p-Typ 9 und der oberflächenseitigen Abschlussstruktur 20. In diesem Fall kann die Tiefe der oberflächenseitigen Feld-Stoppschicht 42 tiefer sein als die Körperregionen 9 vom p-Typ (durchgezogene Linie A in 14), oder die Tiefe kann auf der Mitte der Körperregionen 9 vom p-Typ eingestellt sein (gestrichelte Linie A' in 14). D.h., im letzteren Fall sind die Körperregionen 9 vom p-Typ selektiv hin zu der rückseitigen Fläche 4 freigelegt, und zwar ausgehend von der oberflächenseitigen Feld-Stoppschicht 42.
  • Andererseits kann die rückflächenseitige Feld-Stoppschicht 43 in einer gesamten Region von der rückseitigen Fläche 4 bis hin zu einer gewissen Tiefenposition ausgebildet erden, so dass sie in Kontakt kommt mit der rückseitigen Abschlussstruktur 27. In diesem Fall kann die Tiefe der rückflächenseitigen Feld-Stoppschicht 43 tiefer sein als die rückflächenseitige Abschlussstruktur 27 (durchgezogene Linie B in 14), oder kann auf die Mitte der rückflächenseitigen Abschlussstruktur 27 eingestellt werden (gestrichelte Linie B' in 14). D.h., in dem letzteren Fall wird die rückflächenseitige Abschlussstruktur 27 selektiv zu der Seite der Oberfläche 3 hin freigelegt, und zwar ausgehend von der rückflächenseitigen Feld-Stoppschicht 43.
  • Dotierungskonzentrationen in den Feldstoppschichten 42 und 43 können Profile haben, die in der Tiefenrichtung der Halbleiterschicht 2 gleichförmig sind, oder können Profile haben, die an bestimmten Tiefenpositionen Spitzenwerte erreichen. Wenn die Dotierungskonzentration einen Spitzenwert hat, muss die Konzentration an diesem Spitzenwert lediglich höher sein als eine Konzentration der Drift-Region 15 vom n--Typ.
  • Die Feldstoppschichten 42 und 43 in den Fig. 13 und 14 können miteinander kombiniert werden, so wie es jeweils geeignet ist. Es ist beispielsweise auch zulässig, dass die rückflächenseitige Feld-Stoppschicht 43 so ausgebildet ist, dass sie die rückseitige Fläche 4 der Halbleiterschicht 2 erreicht, wohingegen die oberflächenseitige Feld-Stoppschicht 42 in einer Position angeordnet ist, die von der Oberfläche 3 der Halbleiterschicht 2 getrennt bzw. beabstandet ist.
  • <Reduktion der rückflächenseitigen Schottky-Leckage>
  • 15 und 16 sind Ansichten zum Beschreiben von Feldrelaxationsregionen 44, die an der Schottky-Schnittstelle gebildet sind. 15 und 16 entsprechen vergrößerten Ansichten einer Region A, die in 3 durch eine gestrichelte Linie umschlossen ist.
  • D.h., das Halbleiterbauteil 1 kann Feldrelaxationsregionen 44 beinhalten, die in einem rückflächenseitigen Abschnitt der Halbleiterschicht 2 ausgebildet sind, und zwar in einer Region an der inneren Seite der rückflächenseitigen Abschlussstruktur 27, wobei sich die Feldrelaxationsregionen 44 in Kontakt mit der Drain-Elektrode 24 befinden.
  • Durch Ausbilden der Feldrelaxationsregionen 44 kann ein elektrisches Feld an der Schottky-Schnittstelle zwischen der Drift-Region 15 vom n--Typ und der Drain-Elektrode 24 relaxiert bzw. entspannt werden. Demgemäß kann selbst dann, wenn ein Metall mit einer vergleichsweise niedrigen Austrittsarbeit („work function“) als die Drain-Elektrode 24 verwendet wird, ein Rückwärtsleckagestrom reduziert werden, so dass durch Verwenden dieses Metall ein niedriger Einschaltwiderstand gewährleistet werden kann. Obgleich es auch möglich ist, einen Rückwärtsleckagestrom auf Kosten eines geringen Einschaltwiderstandes zu reduzieren, kann im Detail bei dieser Konfiguration ein Rückwärtsleckagestrom durch die Feldrelaxationsregionen 44 reduziert werden, so dass ein niedriger Einschaltwiderstandswert realisiert werden kann, und zwar durch Verwenden eines Metalls mit einer niedrigeren Austrittsarbeit als ein Metall, das zu verwenden ist, wenn die Feldrelaxationsregionen 44 nicht bereitgestellt werden.
  • Die Feldrelaxationsregionen 44 können, ähnlich der rückflächenseitigen Abschlussstruktur 27, hochresistive Regionen mit einem höheren Widerstandswert sein als die Drift-Region 15 vom n--Typ, oder können Dotierungsregionen vom p-Typ sein. In dem Falle der hochresistiven Regionen kann die rückflächenseitige Abschlussstruktur 27 eine Kristalldefektkonzentration von 1 × 1014 cm-3 bis 1 × 1021 cm-3 haben. Andererseits kann die rückflächenseitige Abschlussstruktur 27 in dem Falle von Dotierungsregionen vom p-Typ eine Dotierungskonzentration von 1 × 1016 cm-3 bis 1 × 1019 cm-3 haben. Wenn man die Konfigurationen der Feldrelaxationsregionen 44 und der rückflächenseitigen Abschlussstruktur 27 aneinander angleicht, können diese zusammen in dem gleichen Schritt ausgebildet werden (z.B. in dem in 4C gezeigten Schritt) .
  • Wie es in 15 gezeigt ist, können dann, wenn die rückseitige Fläche 4 der Halbleiterschicht 2 einen im Wesentlichen gleichförmigen flachen Abschnitt 45 in einer Region an der inneren Seite der rückflächenseitigen Abschlussstruktur 27 hat, die Feldrelaxationsregionen 44 an dem flachen Abschnitt 45 ausgebildet werden.
  • Wie es in 16 gezeigt ist, wenn die rückseitige Fläche 4 der Halbleiterschicht 2 selektiv Gräben bzw. Trenches 46 in einer Region an der inneren Seite der rückflächenseitigen Abschlussstruktur 27 hat, können die Feldrelaxationsregionen 44 entlang innerer Flächen der Gräben 46 in der Drift-Region 15 vom n--Typ ausgebildet werden. In diesem Fall kann die Drain-Elektrode 24 in die Gräben 46 eingebettet werden und kann in den Gräben 46 mit den Feldrelaxationsregionen 44 verbunden werden.
  • <Ebene Muster der rückflächenseitigen Abschlussstruktur 27 und der Feldrelaxationsregionen 44>
  • Die 17 bis 19 sind Ansichten zum Beschreiben von Variationen des ebenen Musters der rückflächenseitigen Abschlussstruktur 27. Die 20 bis 22 sind Ansichten zum Beschreiben von Beispielen eines Kombinationsmusters der rückseitigen Abschlussstruktur 27 und der Feldrelaxationsregionen 44.
  • Zunächst kann, wie es in 17 gezeigt ist, die rückflächenseitige Abschlussstruktur 27 in eine ringförmige Form ausgebildet werden, die die aktive Region 7 umgibt.
  • Wenn die rückflächenseitige Abschlussstruktur 27 aus einer Vielzahl von Schichten gebildet ist, wie es in 11 gezeigt ist, können, wie es in in 18 gezeigt ist, in der rückseitigen Abschlussstruktur 27 eine RESURF-Schicht 40 und eine Schutzringschicht 41 ringförmige Formen annehmen, die sich konzentrisch ausbreiten bzw. erstrecken.
  • Wie es in 19 gezeigt ist, wenn die rückseitige Abschlussstruktur 27 eine hochresistive Region ist, wie oben beschrieben, so kann diese eine ringförmige Form annehmen, die die endseitige Fläche 5 der Halbleiterschicht 2 erreicht, und zwar ausgehend von dem Umfangskantenabschnitt der Drain-Elektrode 24. Diese Konfiguration entspricht der Konfiguration, die in 12 gezeigt ist.
  • Verschiedene Muster von Feldrelaxationsregionen 44 können mit jedem ebenen Muster der rückseitigen Abschlussstruktur 27 kombiniert werden, die oben gezeigt ist. In den 20 bis 22 sind beispielhaft Kombinationen mit der rückseitigen Abschlussstruktur 27 gezeigt, die in 17 gezeigt ist.
  • Beispielsweise können, wie es in 20 gezeigt ist, die Feldrelaxationsregionen 44 diskret in der aktiven Region 7 angeordnet werden, die von der rückseitigen Abschlussstruktur 27 in einer Draufsicht umgeben wird. In 20 sind die Feldrelaxationsregionen in einer Matrix innerhalb einer Region beabstandet von der rückseitigen Abschlussstruktur 27 angeordnet.
  • Wie es in 21 gezeigt ist, können die Feldrelaxationsregionen 44 in der aktiven Region 7, die von der rückseitigen Abschlussstruktur 27 in einer Draufsicht umgeben ist, in einem Streifenmuster angeordnet sein. Die Feldrelaxationsregionen 44 in einem Streifenmuster können an beiden Endabschnitten mit der rückseitigen Abschlussstruktur 27 verbunden sein, wie es in 21 gezeigt ist, oder können zumindest an einem Endabschnitt von der rückseitigen Abschlussstruktur 27 getrennt bzw. beabstandet sein. Die Streifenrichtung muss nicht notwendigerweise parallel zu der endseitigen Fläche 5 der Halbleiterschicht 2 sein, wie es in 21 gezeigt ist, und kann sich in einer Richtung (Richtung des Pfeils D) erstrecken, die die endseitige Fläche 5 der Halbleiterschicht 2 kreuzt.
  • Wie es in 22 gezeigt ist, können die Feldrelaxationsregionen 44 in ein Gittermuster in der aktiven Region 7 angeordnet sein, die von der rückseitigen Abschlussstruktur 27 umgeben ist. Die Feldrelaxationsregionen 44 in dem Gittermuster können an jedem Endabschnitt mit der rückseitigen Abschlussstruktur 27 verbunden sein, wie es in 22 gezeigt ist, oder können zumindest an einem Endabschnitt von der rückseitigen Abschlussstruktur 27 getrennt sein.
  • Die Muster der Feldrelaxationsregionen 44, die in 20 bis 22 gezeigt sind, können natürlich mit den Mustern der rückseitigen Abschlussstruktur 27 kombiniert werden, die in den 18 und 19 gezeigt sind.
  • Die 25 und 26 sind Ansichten zum Beschreiben von Kurzschlussfehlern, die auftreten können, wenn das Halbleiterbauteil 1 an einem Metallsubstrat 50 montiert ist. Das Metallsubstrat 50 kann ein Element beinhalten, um das Halbleiterbauteil 1 zum Zeitpunkt einer Montage zu lagern bzw. abzustützen, wie ein Inselabschnitt 80 (38, 39) eines Drain-Anschlusses 77, der nachstehend beschrieben wird.
  • Wie es in 10 gezeigt ist, wenn die Halbleiterbauteile 1 als der bidirektionale Schalter 39 verwendet werden und eine Vorwärtsspannung an einen Transistor angelegt wird, wird eine Rückwärtsspannung an den anderen Transistor angelegt. Für den Fall „wenn mit Strom versorgt, links nach rechts“ in der oberen linken Zelle in 10, wird beispielsweise eine Rückwärtsspannung an den Transistor 1A angelegt, wohingegen eine Vorwärtsspannung an den Transistor 1B angelegt wird. D.h., zwischen der Source-Elektrode 18 und der Drain-Elektrode 24 des Transistors 1A (Halbleiterbauteil 1, gezeigt in 25) wird, wie es in 25 gezeigt ist, eine hohe Spannung (z.B. 1000 V) angelegt, die die Source-Seite positiv macht.
  • Zu diesem Zeitpunkt, wie es in 5C gezeigt ist, wird in der Konfiguration des Halbleiterbauteils 1 verhindert, dass die Verarmungsschicht 38 die endseitige Fläche 5 (Chip-Endfläche 5) der Halbleiterschicht 2 erreicht. Wie es in 25 gezeigt ist, wird jedoch in der Region zwischen einem Endabschnitt der Verarmungsschicht 38 und der Chip-Endfläche 5 eine Potenzialverteilung mit dem gleichen Potenzial (z.B. 1000 V) wie jenes der Oberflächenseite erzeugt, und zwar über die Halbleiterschicht 2.
  • Wenn daher, wie es in 26 gezeigt ist, die Seite der Drain-Elektrode 24 als eine Bond-Seite eingestellt wird und wenn das Halbleiterbauteil 1 auf das Metallsubstrat 50 durch ein Bond-Material 51 wie ein Lot montiert ist, können die Halbleiterschicht 2 und das Metallsubstrat 50 über das Bond-Material 51 kurzgeschlossen werden.
  • Daher hat das in 27 gezeigte Halbleiterbauteil 52 einen Schutzisolationsfilm 53, der in Kontakt mit dem Umfangskantenabschnitt der Drain-Elektrode 24 steht und der die Halbleiterregion 26 ausgehend von der Umfangskante 25 der Drain-Elektrode 24 bis hin zu der endseitigen Fläche 5 der Halbleiterschicht 2 abdeckt.
  • Der Schutzisolationsfilm 53 hat bei dieser bevorzugten Ausführungsform eine Struktur, bei der ein erster Film 54 und ein zweiter Film 55 übereinander laminiert werden, und zwar in dieser Reihenfolge ausgehend von der rückseitigen Fläche 4 der Halbleiterschicht 2.
  • Der erste Film 54 ist zwischen dem Umfangskantenabschnitt der Drain-Elektrode 24 und der Halbleiterschicht 2 sandwichartig angeordnet, und der zweite Film 55 weist einen Überlappungsabschnitt 56 auf, der auf dem Umfangskantenabschnitt der Drain-Elektrode 24 aufsitzt. Der Überlappungsabschnitt 56 kann eine innere Umfangskante 57 haben, die an der inneren Seite bzw. auf der Innenseite einer inneren Umfangskante 58 des ersten Films 54 angeordnet ist, wie es in 27 gezeigt ist, und die innere Umfangskante 57 kann ferner auf einer Innenseite einer inneren Umfangskante 28 der rückseitigen Abschlussstruktur 27 angeordnet sein.
  • Der Schutzisolationsfilm 53 kann aus verschiedenen Isolationsmaterialien hergestellt sein. Verwendbare Materialien beinhalten beispielsweise SiO2, SiN und Polyimid, etc. Unter diesen wird vorzugsweise SiO2 oder SiN für den ersten Film 54 verwendet, und Polyimid wird für den zweiten Film 55 verwendet. Eine Formbarkeit des Films ist nicht zufriedenstellend, wenn SiO2 und SiN an einem Metallfilm der Drain-Elektrode 24 etc. gebildet sind, verglichen mit einem Kunstharzfilm aus Polyimid, etc., so dass durch Verwendung dieses Materials für den ersten Film 54 eine Haftfähigkeit des Schutzisolationsfilms 53 verbessert werden kann.
  • Der Schutzisolationsfilm 53 kann eine Dicke t haben, die die folgende Gleichung erfüllt, und zwar auf der Grundlage der rückseitigen Fläche 4 der Halbleiterschicht 2. Diese Dicke t ist eine Dicke eines Abschnittes von der Chip-Endfläche 5 zu dem Umfangskantenabschnitt 25 der Drain-Elektrode 24 in dem Schutzisolationsfilm 53 (Abschnitt an der Halbleiterregion 26) . Wenn der Schutzisolationsfilm 53 ein Laminierungsfilm ist, einschließlich des ersten Films 54 und des zweiten Films 55, wie es in 27 gezeigt ist, kann die Dicke t die Summe der Dicken des ersten Films 54 und des zweiten Films 55 sein.
    t > V / ( 3 MV / cm )
    Figure DE112016005685T5_0001
    (In Gleichung (1) ist V eine Spannung, die in einer Rückwärtsrichtung zwischen der Source-Elektrode 18 und der Drain-Elektrode 24 anzulegen ist.)
  • Wenn beispielsweise der Schutzisolationsfilm 53 SiO2 ist, kann eine Beziehung zwischen einer angelegten Spannung V zwischen Source und Drain und der Dicke t des Schutzisolationsfilm 53 sein wie folgt.
    • Angelegte Spannung V = 650 V: Dicke t > 2,2 µm
    • Angelegte Spannung V = 1200 V: Dicke t > 4,0 µm
    • Angelegte Spannung V = 1700 V: Dicke t > 5,7 µm
    • Angelegte Spannung V = 3000 V: Dicke t > 10,0 µm
  • Gemäß diesem Halbleiterbauteil 52 ist die Halbleiterregion 26 ausgehend von der Umfangskante 25 der Drain-Elektrode 24 auf einer Seite, die an das Metallsubstrat 50 zu bonden ist, hin zu der endseitigen Fläche 5 der Halbleiterschicht 2 durch den Schutzisolationsfilm 53 bedeckt. Wenn demgemäß die Drain-Elektrode 24 an das Metallsubstrat 50 gebondet und dann montiert wird, kann verhindert werden, dass die Halbleiterregion 26 der Halbleiterschicht 2 in Kontakt kommt mit dem Bond-Material 51 und dem Metallsubstrat 50, so dass ein Kurzschluss zwischen der Halbleiterschicht 2 und dem Metallsubstrat 50 verhindert werden kann.
  • Als Nächstes wird ein Verfahren zum Herstellen des Halbleiterbauteils 52 unter Bezugnahme auf die Fig. 28A bis 28F beschrieben.
  • Die 28A bis 28F sind Ansichten, die einen Herstellungsprozess des Halbleiterbauteils 52 zeigen, das in 27 gezeigt ist, und zwar in der Reihenfolge von Schritten. In Fig. 28A bis 28F sind lediglich Punkte bzw. Zeitpunkte des Verfahrens der Herstellung des Halbleiterbauteils 52 beschrieben, so dass die Konfiguration des Halbleiterbauteils 52 einfacher gezeigt ist als die in 27 gezeigte Konfiguration.
  • Um das Halbleiterbauteil 52 herzustellen, wird zunächst, wie es in 28A gezeigt ist, auf einem Basissubstrat 31 (Wafer), das aus SiC vom n+-Typ hergestellt ist (mit einer Dotierungskonzentration von beispielsweise im Bereich von 1 × 1018 cm-3 bis 1 × 1020 cm-3), eine Halbleiterschicht 2 mit einer niedrigeren Konzentration als das Basissubstrat 31 ausgebildet, und zwar durch Epitaxialwachstum. Als Nächstes, wird die oben beschriebene MIS-Transistorstruktur 8 in dem Oberflächenabschnitt der Halbleiterschicht 2 ausgebildet, und zwar durch eine bekannte Halbleiterherstellungstechnologie. Hiernach werden der dielektrische Zwischenschichtfilm 16 und die Source-Elektrode 18 gebildet.
  • Als Nächstes wird, wie es in 28B gezeigt ist, durch Entfernen des Basissubstrat 31 die gesamte rückseitige Fläche 4 der Halbleiterschicht 2 freigelegt.
  • Als Nächstes wird, wie es in 28C gezeigt ist, ein Resist-Film (nicht gezeigt), der selektiv Öffnungen hat, an der rückseitigen Fläche 4 der Halbleiterschicht 2 gebildet, und über den Resist-Film werden Dotierungsionen vom p-Typ (z.B. Aluminium (A1)) in die rückseitige Fläche 4 der Halbleiterschicht 2 injiziert. Hiernach wird die Dotierung vom p-Typ durch Laserglühen aktiviert, und die rückseitige Abschlussstruktur 27 wird gebildet.
  • Als Nächstes wird, wie es in 28D gezeigt ist, beispielsweise durch ein CVD-Verfahren ein Isolationsfilm aus SiO2, SiN, etc. gebildet, und zwar auf der gesamten rückseitigen Fläche 4 der Halbleiterschicht 2, und wird selektiv geätzt, um den ersten Film 54 zu bilden.
  • Als Nächstes wird, wie es in 28E gezeigt ist, beispielsweise durch Sputtern, ein Metallfilm auf der gesamten rückseitigen Fläche 4 der Halbleiterschicht 2 gebildet, und dann selektiv geätzt, um die Drain-Elektrode 24 zu bilden.
  • Als Nächstes wird, wie es in 28F gezeigt ist, ein Kunstharzfilm aus Polyimid, etc., auf die gesamte rückseitige Fläche 4 der Halbleiterschicht 2 aufgebracht, und mit einem Muster versehen, und zwar durch selektive Belichtung und Entwicklung zur Bildung des zweiten Films 55. Demgemäß wird der Schutzisolationsfilm 53 einschließlich des ersten Films 54 und des zweiten Films 55 gebildet.
  • Hiernach wird die Halbleiterschicht 2 entlang von Schnittlinien (nicht gezeigt) geschnitten, die an Positionen entfernt von der Umfangskante 25 der Drain-Elektrode 24 eingestellt werden. Demgemäß werden individualisierte Halbleiterbauteile 52 erhalten.
  • <Variationen des Schutzisolationsfilms 53>
  • Die 29 und 30 sind Ansichten, die andere Formen des Schutzisolationsfilms 53 zeigen, der in 27 gezeigt ist.
  • Der Schutzisolationsfilm 53 kann ein einschichtiger Film aus dem oben beschriebenen ersten Film 54 sein, wie es in 29 gezeigt ist, oder kann ein einschichtiger Film aus dem oben beschriebenen zweiten Film 55 sein, wie es in 30 gezeigt ist. Für den Fall der 30 wird der Schutzisolationsfilm 53 (zweiter Film 55) in Kontakt mit der Halbleiterregion 26 gebildet, ausgehend von der Umfangskante 25 der Drain-Elektrode 24 hin zu der endseitigen Fläche 5 der Halbleiterschicht 2.
  • <Variationen der Elementstruktur>
  • 31 bis 34 sind Ansichten zum Beschreiben von Variationen der Elementstruktur des Halbleiterbauteils 52, das in 27 gezeigt ist. In den 31 bis 34 sind gleiche Komponenten wie in 27 durch gleiche bzw. gemeinsame Bezugszeichen bezeichnet, und deren Beschreibung wird vorliegend weggelassen.
  • Das Halbleiterbauteil 52 hat die MIS-Transistorstruktur 8 in dem Oberflächenabschnitt der Halbleiterschicht 2, und zwar als eine Elementstruktur in 27, das Halbleiterbauteil kann jedoch in dem Oberflächenabschnitt der Halbleiterschicht 2 eine IGBT-Struktur 59 haben, wie es z.B. in 31 gezeigt ist. Die IGBT-Struktur 59 kann als eine Konfiguration, die sich von jener der MIS-Transistorstruktur 8 unterscheidet, Basisregionen 60 vom p-Typ anstelle der Körperregionen 9 vom p-Typ haben, Emitter-Regionen 61 von n+-Typ anstelle der Source-Regionen 10 vom n+-Typ, Basiskontaktregionen 62 vom p+-Typ anstelle der Körperkontaktregionen 13 vom p+-Typ, eine Emitter-Elektrode 63 anstelle der Source-Elektrode 18, und eine Kollektor-Elektrode 64 anstelle der Drain-Elektrode 24.
  • In dem rückseitigen Flächenabschnitt der Halbleiterschicht 2 ist eine Kollektor-Region 65 vom p-Typ gebildet. Die Kollektor-Elektrode 64 befindet sich in Ohm'schem Kontakt mit der Kollektor-Region 65 vom p-Typ. Die rückseitige Abschlussstruktur 27 wird gebildet, so dass sie die Kollektor-Region 65 vom p-Typ teilweise überlappt.
  • Das Halbleiterbauteil 52 kann, wie es in 32 gezeigt ist, beispielsweise eine JFET-Struktur 66 in dem Oberflächenabschnitt der Halbleiterschicht 2 aufweisen. Die JFET-Struktur 66 beinhaltet, als eine Konfiguration, die sich von jener der MIS-Transistorstruktur 8 unterscheidet, Gate-Regionen 67 vom p-Typ anstelle der Gate-Isolationsfilme 11.
  • Das Halbleiterbauteil 52 kann beispielsweise, wie es in 33 gezeigt ist, als ein bidirektionaler Schalter vom MIS-Typ konfiguriert sein, mit MIS-Transistorstrukturen 8, die in beiden Oberflächenabschnitten sowohl an der Seite der Oberfläche 3 als auch an der Seite der rückseitigen Fläche 4 der Halbleiterschicht 2 gebildet sind. In diesem Fall funktioniert die Drain-Elektrode 24 als eine Source-Elektrode der MIS-Transistorstruktur 8 auf der Seite der rückseitigen Fläche 4. D.h., wenn eine Vorwärtsspannung an eine der MIS-Transistorstrukturen 8 auf der Seite der Oberfläche 3 und der Seite der rückseitigen Fläche 4 angelegt wird, wird eine Rückwärtsspannung an die andere MIS-Transistorstruktur 8 angelegt. Ein derartiger bidirektionaler Schalter vom MIS-Typ kann hergestellt werden, indem die rückseitigen Flächen von Halbleiter-Wafern miteinander verbunden bzw. zusammengebondet werden, die jeweils an einer Oberflächenseite eine MIS-Transistorstruktur 8 aufweisen.
  • Ferner kann das Halbleiterbauteil 52 beispielsweise, wie es in 34 gezeigt ist, als ein bidirektionaler Schalter vom JFET-Typ konfiguriert sein, wobei JFET-Strukturen 66 in Oberflächenabschnitten von sowohl der Seite der Oberfläche 3 als auch der Seite der rückseitigen Fläche 4 der Halbleiterschicht 2 gebildet sind. Das Halbleiterbauteil 2 kann eine MIS-Transistorstruktur vom Trench-Gate-Typ sein, oder ein IGBT, was in den Zeichnungen nicht gezeigt ist.
  • <Andere bevorzugte Ausführungsformen, die in der Lage sind, einen Kurzschluss zwischen Halbleiterschicht und Metallsubstrat zu verhindern>
  • Die 27 bis 34 zeigen Beispiele der bevorzugten Ausführungsform, die dazu in der Lage ist, einen Kurzschluss zwischen der Halbleiterschicht und dem Metallsubstrat zu verhindern, und diese Wirkung kann auch durch andere bevorzugte Ausführungsformen erhalten werden.
  • D.h., wie es in 35 gezeigt ist, wird in einer Konfiguration, bei der ein Teil der Halbleiterschicht 2 als eine Halbleiterregion 26 hin zu der Außenseite eines rückseitigen Metalls 68 (z.B. die Drain-Elektrode 24, die in 27 gezeigt ist) freiliegt bzw. freigelegt ist, für den Fall, dass eine Hochspannung (z.B. 1000 V), die die Oberflächenseite positiv macht, an ein Oberflächenmetall 69 und das rückseitige Metall 68 angelegt wird, in der Region zwischen einem Endabschnitt der Verarmungsschicht 38 und der Chip-Endfläche 5 eine Potenzialverteilung mit dem gleichen Potenzial (z.B. 1000 V) wie jenes an der Oberflächenseite erzeugt, und zwar über die Halbleiterschicht 2.
  • Daher können, wie es in 36 gezeigt ist, für den Fall, dass die Seite des rückseitigen Metalls 68 als eine Bond-Seite eingestellt wird und das Halbleiterbauteil auf dem Metallsubstrat 50 durch ein Bond-Material 51 wie Lot montiert wird, die Halbleiterschicht 2 und das Metallsubstrat 50 über das Bond-Material 51 kurzgeschlossen werden. Zusätzlich hierzu, wie es in 37 gezeigt ist, selbst wenn das Bond-Material 51 dünner gemacht wird und ein Kontakt zwischen der Halbleiterschicht 2 und dem Metallsubstrat 50 verhindert wird, ist die Distanz von der Halbleiterschicht 2 zu dem Metallsubstrat 50 oder zu dem Bond-Material 51 kurz, und zwischen diesen kann eine Entladung auftreten. Daher ist eine Widerstandsspannung dann, wenn der Transistor als ein rückwärts-sperrendes Bauteil verwendet wird, nicht hoch, es sei denn, der oben beschriebene Schutzisolationsfilm 53 wird ausgebildet.
  • Daher kann als eine weitere bevorzugte Ausführungsform zur Lösung dieser Art von Problem beispielsweise eine bevorzugte Ausführungsform vorgeschlagen werden, die in den 38 und 39 gezeigt ist.
  • 38 ist eine schematische perspektivische Ansicht eines Halbleitergehäuses 71 gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung. 39 ist eine Teilschnittansicht des Halbleitergehäuses 71, das in 38 gezeigt ist. In den 38 und 39 sind gleiche Komponenten wie in den 1 bis 37 mit den gleichen bzw. gemeinsamen Bezugszeichen bezeichnet, und deren Beschreibung wird vorliegend weggelassen. In 38 ist aus Gründen einer klaren Darstellung das Innere des Kunstharzgehäuses 75 transparent zu sehen.
  • Das Halbleitergehäuse 71 beinhaltet als ein Beispiel des Halbleiterbauteils der vorliegenden Erfindung einen Halbleiterchip 72, einen Substratanschluss 73, ein Abstandselement 74 und ein Kunstharzgehäuse bzw. Kunstharz-„Package“ 75.
  • Der Halbleiterchip 72 kann die gleiche Konfiguration haben wie jener des Halbleiterbauteils 1, das in den 1 bis 3 gezeigt ist. D.h., der Halbleiterchip 72 hat auf einer Oberfläche an der Bond-Seite (in dem Halbleiterchip 72 an der rückseitigen Fläche 4 auf der Drain-Seite) ein Dotierungsregionsmuster 76 wie die rückseitige Abschlussstruktur 27. Eine Elementstruktur des Halbleiterchips 72 ist nicht auf die MIS-Transistorstruktur 8 beschränkt, und kann eine IGBT-Struktur 59 sein (31), eine JFET-Struktur 66 (32), es können MIS-Transistorstrukturen an beiden Flächen vorgesehen sein (33), oder es können JFET-Strukturen 66 an beiden Oberflächen bereitgestellt sein (34) .
  • Ein Substratanschluss 73 ist eine Platte bzw. ein plattenförmiges Element (Metallsubstrat), das aus einem Metallmaterial hergestellt ist, beispielsweise Cu etc., und beinhaltet einen Drain-Anschluss 77, einen Source-Anschluss 78 und einen Gate-Anschluss 79.
  • Der Drain-Anschluss 77 beinhaltet einen Inselabschnitt 80 mit einer vierseitigen Form in der Draufsicht, und beinhaltet einen linearen Anschlussabschnitt 81, der sich von einer Seite des Inselabschnittes 80 erstreckt. Der Source-Anschluss 78 und der Gate-Anschluss 79 sind linear ausgebildet, und zwar parallel zu dem Anschlussabschnitt 81 der Drain-Elektrode 77, und sind jeweils auf der rechten Seite bzw. der linken Seite in der Papierebene so angeordnet, dass sie den zentralen Drain-Anschlusses 77 (Anschlussabschnitt 81) von beiden Seiten in Breitenrichtung gesehen sandwichartig aufnehmen.
  • Der Inselabschnitt 80 soll den Halbleiterchip 72 lagern und hat einen größeren Flächenbereich als der Halbleiterchip 72. Demgemäß beinhaltet der Inselabschnitt 80 einen äußeren Umfangsabschnitt 88, bei dem es sich um einen Abschnitt an der äußeren Seite des Halbleiterchips 72 handelt und der den Halbleiterchip 72 in einem Zustand umgibt, wenn der Halbleiterchip 72 montiert wird (der Zustand, der in den 38 und 39 gezeigt ist).
  • Das Abstandselement 74 ist aus einem Metallmaterial wie Cu (Cu, eine Legierung, die Cu enthält, ein Metall, dessen Oberfläche mit Cu plattiert ist, etc.) hergestellt und ist integral bzw. einstückig mit dem Inselabschnitt 80 bereitgestellt. Die integrierte Struktur des Inselabschnittes 80 und des Abstandselementes 74 kann hergestellt werden beispielsweise durch Vorbereiten eines Metallsubstrates und durch Ätzen und maschinelles Bearbeiten des Metallsubstrates gemäß der Form des Abstandselementes 74.
  • Das Abstandselement 74 ist in der vorliegenden bevorzugten Ausführungsform in eine rechteckförmige Parallelepiped-Form geformt, mit einer Seitenfläche (Umfangsfläche 83), die senkrecht verläuft zu der Fläche des Inselabschnittes 80, und weist einen ebenen Bereich auf, der kleiner ist als jener des rückseitigen Metalls (Drain-Elektrode 24) des Halbleiterchips 72. Das Abstandselement 74 ist zwischen dem Halbleiterchip 72 und dem Inselabschnitt 80 so angeordnet, dass es vollständig innerhalb einer inneren Region des Halbleiterchips 72 eingepasst ist. Der Halbleiterchip 72 ist an ein Abstandselement 74 mittels eines Bond-Materials 82 (Lot, Silverpaste, etc.) gebondet, das an der oberen Fläche des Abstandselementes 74 bereitgestellt ist. Demgemäß ist der Halbleiterchip 72 durch den Inselabschnitt 80 gelagert und zwar über das säulenförmige Abstandselement 74, das einen ebenen Flächenbereich hat, der kleiner ist als jener der Drain-Elektrode 24, und zwar in einem Zustand, bei dem die Halbleiterregion 26 an der äußeren Seite der Umfangsfläche 83 des Abstandselementes 74 schwimmt bzw. schwebt bzw. übersteht („floats“). Demzufolge wird zwischen der Halbleiterregion 26 des Halbleiterchips 72 und dem Inselabschnitt 80 ein Raum 84 mit einer Höhe H im Wesentlichen gleich einer Höhe des Abstandselementes 74 gebildet, und ein Material aus dem Kunstharzgehäuse 75 tritt in diesen Raum 84 ein.
  • Vorliegend sind die Größe (Breite und Höhe) des Abstandselementes 74 vorzugsweise unter Berücksichtigung einer Widerstandsspannung konstruiert, die für den Halbleiterchip 72 erforderlich ist. Wenn eine hohe Rückwärtsspannung an den Halbleiterchip 72 angelegt wird, der in 38 und 39 gezeigt ist, erhalten der Inselabschnitt 80, das Abstandselement 74, das Bond-Material 82 und die Drain-Elektrode 24 alle das gleiche Potenzial von 0 V. Zu diesem Zeitpunkt wird die Halbleiterregion 26 auf ein hohes Potenzial gezogen (beispielsweise 1000 V), so dass Widerstandsspannungen in der vertikalen Richtung und in der horizontalen Richtung von der Halbleiterregion 26 berücksichtigt werden müssen. In der vertikalen Richtung muss ein Abstand (Höhe H des Raums 84) zwischen der Halbleiterregion 26, die ein hohes Potenzial erhält, und dem Inselabschnitt 80 berücksichtigt werden, und in der horizontalen Richtung muss eine Distanz L zwischen der Halbleiterregion 26 und dem Bond-Material 82 berücksichtigt werden.
  • In dem Halbleiterchip 72, der eine Rückwärts-Widerstandsspannung von 1000 V haben soll, muss beispielsweise dann, wenn das Kunstharzmaterial (z.B. Epoxyharz, etc.) des Kunstharzgehäuses 75 eine Widerstandsspannung von 10 kV bis 30 kV pro 1 mm hat, die Größe des Abstandselementes 74 so konstruiert werden, dass die Höhe H und die Distanz L 100 µm überschreiten.
  • Die Drain-Elektrode 24 des Halbleiterchips 72 ist elektrisch mit dem Inselabschnitt 80 verbunden, und zwar über das Abstandselement 74. Andererseits sind die Source-Elektrode 18 und das Gate-Pad 47 des Halbleiterchips 72 elektrisch mit dem Source-Anschluss 78 bzw. dem Gate-Anschluss 79 über Bond-Drähte 85 bzw. 86 verbunden.
  • Das Kunstharzgehäuse 75 dichtet den Halbleiterchip 72 etc. so ab, dass Abschnitte des Anschlussabschnittes 81 des Drain-Anschlusses 77, der Source-Anschluss 78 und der Gate-Anschluss 79 freiliegen.
  • Wie oben beschrieben kann bei diesem Halbleitergehäuse 71 für den Fall, dass eine Rückwärtsspannung angelegt wird, und zwar selbst dann, wenn in der Halbleiterregion 26 auf der Bond-Seite eine Hochpotenzial-Verteilung (z.B. 1000 V) erzeugt wird, aufgrund des Vorhandenseins des Abstandselementes 74 eine Isolationsdistanz zwischen dieser Potenzialverteilung und dem Inselabschnitt 80 gewährleistet werden. Im Ergebnis kann eine Entladung zwischen der Halbleiterschicht 2 und dem Inselabschnitt 80 verhindert werden.
  • Zusätzlich hat das Abstandselement 74 einen kleineren ebenen Flächenbereich als das rückseitige Metall (Drain-Elektrode 24) des Halbleiterchips 72. Wenn daher der Halbleiterchip 72 und das Abstandselement 74 zusammengebondet werden, kann durch Bereitstellen einer geeigneten Menge des Bond-Materials 82 für einen Flächenbereich einer oberen Fläche des Abstandselementes 74 nach dem Bonden verhindert werden, dass überschüssiges Bond-Material 82 sich exzessiv in horizontaler Richtung ausbreitet und in Kontakt kommt mit der Halbleiterschicht 2. Im Ergebnis kann verhindert werden, dass die Halbleiterschicht 2 und das Abstandselement 74 über das Bond-Material 82 kurzgeschlossen werden.
  • Die Form des Abstandselementes 74 ist nicht auf die rechteckförmige Parallelepiped-Form eingeschränkt, die mit dem Inselabschnitt 80 integriert ist, wie oben beschrieben, und kann eine beliebige andere Form sein.
  • Beispielsweise, wie es in 40 gezeigt ist, ist es auch möglich, dass das Abstandselement 74 eine rechteckförmige Parallelepiped-Form hat, die unabhängig von dem Inselabschnitt 80 ausgebildet ist, und die über ein Bond-Material 87 wie ein Lot an den Inselabschnitt 80 gebondet wird. Dieser Fall ist vorteilhaft dahingehend, da das Abstandselement 74 und der Inselabschnitt 80 aus unterschiedlichen Materialien hergestellt werden können, wobei jedoch ein Wärmewiderstandswert von Lot, das als das Bond-Material 87 zu verwenden ist, nicht niedrig ist, so dass es aus dem Gesichtspunkt einer effizienten Wärmeabgabe besser ist, das Abstandselement 74 und den Inselabschnitt 80 miteinander zu integrieren bzw. einstückig auszubilden.
  • Wie es in 41 gezeigt ist, kann die Umfangsfläche 83 des Abstandselementes 74 eine Fläche sein, die in Bezug auf die Fläche des Inselabschnittes 80 geneigt ist. Beispielsweise kann das Abstandselement 74 eine kegelförmige bzw. konische Umfangsfläche 83 aufweisen, so dass sich deren Durchmesser in Richtung hin zu einem oberen Abschnitt verringert.
  • Wie es in 42 gezeigt ist, kann die Umfangsfläche 83 des Abstandselementes 74 eine konkave Fläche sein, die in Richtung hin zum Inneren des Abstandselementes 74 konkav ausgeführt wird. Diese konkave Umfangsfläche 83 kann durch Herstellen des Abstandselementes 74 beispielsweise durch isotropes Nass-Ätzen ausgebildet werden.
  • Das Abstandselement 74 muss nicht in eine Säulenform (Blockform) auf dem Inselabschnitt 80 ausgebildet werden, wie es in 38 bis 42 gezeigt ist, solange gewährleistet werden kann, dass zwischen dem Inselabschnitt 80 und der Halbleiterschicht 2 ein Abstand eingerichtet ist. Beispielsweise kann das Abstandselement 74 ein hohler konvexer Abschnitt sein, der ausgebildet ist, indem man einen Teil des Inselabschnittes 80 selektiv vorstehen lässt. Dieses hohle Abstandselement 74 kann beispielsweise gebildet werden, indem man ein Metallsubstrat presst bzw. durch Pressen umformt, welches den Drain-Anschluss 77 bildet.
  • Bei dem Halbleiterchip 72 ist in 39, genauso wie in 1, ein Dotierungsregionsmuster (die MIS-Transistorstruktur 8, die Oberflächen-Abschlussstruktur 20, etc.) auch auf einer Seite (Seite der Oberfläche 3 der Halbleiterschicht 2 in 39) ausgebildet, die der Bond-Seite gegenüberliegt. Dieses Dotierungsregionsmuster darf jedoch nicht auf einer Seite gegenüberliegend der Bond-Seite gebildet werden, z.B. wie die Flip-Chip-Bondform der Diode, wie es in 44 gezeigt ist. Als ein Beispiel ist es auch möglich, dass die Seite gegenüberliegend der Bond-Seite vollständig eine Kathodenregion 90 vom n+-Typ ist, während auf der Bond-Seite der Halbleiterschicht 2 eine Anodenregion 89 vom p+-Typ ausgebildet ist. In diesem Fall kann eine Kathodenelektrode 91, die in Kontakt kommt mit der Kathodenregion 90 vom n+-Typ, auf der gesamten Oberfläche 3 der Halbleiterschicht 2 gebildet werden, und eine Anodenelektrode 92, die in Kontakt kommt mit der Anodenregion 89 vom p+-Typ, kann selektiv auf einem Teil der rückseitigen Fläche 4 der Halbleiterschicht 2 ausgebildet werden.
  • Ferner, wie es in 45 gezeigt ist, kann bei dem Halbleiterchip 72 die Halbleiterregion 26 auch durch den Schutzisolationsfilm 53 abgedeckt werden, der in 27 gezeigt ist, etc. Demgemäß kann eine Rückwärts-Widerstandsspannung des Halbleiterchips 72 weiter verbessert werden.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung sind oben beschrieben, die vorliegende Erfindung kann jedoch auch in bevorzugten Ausführungsformen ausgeführt werden, die sich von den oben beschriebenen bevorzugten Ausführungsformen unterscheiden.
  • Beispielsweise zeigen die oben beschriebenen bevorzugten Ausführungsformen lediglich jenen Fall, bei dem die Halbleiterschicht 2 aus SiC hergestellt ist, das Material der Halbleiterschicht 2 kann jedoch ein beliebiges anderes Material sein, das von einem sogenannten Typ mit breiter Bandlücke ist, wie GaN, und die Halbleiterschicht 2 kann auch aus Si hergestellt sein. Durch Verwenden des Halbleiterbauteils der bevorzugten Ausführungsform der vorliegenden Erfindung als ein bidirektionaler Schalter einer Leistungsversorgungseinheit, kann eine Leistungsversorgungseinheit auf einfacher Art und Weise erhalten werden, die hinsichtlich Verlässlichkeit der Widerstandsspannung verbessert ist und einen kleinen Verlust im eingeschalteten Zustand hat.
  • Zusätzlich hierzu können innerhalb des Schutzbereiches der Gegenstände, die in den Ansprüchen beschrieben sind, verschiedene Konstruktionsänderungen vorgenommen werden.
  • Das folgende Problem lässt sich als „Technisches Problem“ darstellen, das oben beschrieben ist.
  • Beispielsweise müssen bei der in der Patentliteratur 1 beschriebenen Konfiguration zur Bildung eines Schottky-Überganges an der rückseitigen Fläche der SiC-Schicht vom n-Typ Gräben („trenches“) in dem SiC-Substrat vom p+-Typ ausgebildet werden, und zwar durch Ätzen. Es ist schwierig, die Tiefen der Gräben durch Ätzen fein bzw. genau zu steuern, und die Gräben können möglicherweise die SiC-Schicht vom n-Typ nicht erreichen, oder das SiC vom n-Typ kann überätzt werden. Zusätzlich hierzu breitet sich ein Ätzvorgang nicht nur in Richtung der Dicke aus, sondern auch in der Querrichtung des Substrates, so dass es auch schwierig ist, Gräben mit einer vorgegebenen Breite in der ebenen Richtung des Substrates zu bilden.
  • Demzufolge besteht eine zweite Aufgabe der vorliegenden Erfindung darin, ein SIC-Halbleiterbauteil bereitzustellen, das eine zufriedenstellende Rückwärts-Widerstandsspannung durch einen Schottky-Übergang zwischen einer Drift-Region und einer Drain-Elektrode realisieren kann, wobei der Schottky-Übergang genau gebildet wird, und ein Verfahren zum Herstellen eines solchen Bauteils anzugeben.
  • Eine dritte Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauteil anzugeben, das eine zufriedenstellende Rückwärts-Widerstandsspannung zwischen der ersten Elektrode und der zweiten Elektrode realisieren kann, und zwar durch eine Potenzialbarriere, die gebildet wird, wenn eine Rückwärtsspannung angelegt wird, und das ein Kurzschließen zwischen einer Halbleiterschicht und einem Metallsubstrat verhindern kann, wenn die erste Elektrode an das Metallsubstrat gebondet wird und daran montiert wird.
  • Um die zweite und die dritte Aufgabe zu erzielen, die oben beschrieben sind, lassen sich die folgenden Merkmale aus den oben beschriebenen bevorzugten Ausführungsformen extrahieren.
  • Beispielsweise beinhaltet ein Halbleiterbauteil eine Halbleiterschicht, die einer Fläche und eine endseitige Fläche besitzt, die sich in einer Richtung quer zu der Fläche bzw. die Fläche kreuzend erstreckt, eine Körperregion von einem zweiten Leitfähigkeitstyp, die in einem Flächenabschnitt der Halbleiterschicht ausgebildet ist, eine Source-Region von einem ersten Leitfähigkeitstyp, die in einem Flächenabschnitt der Körperregion gebildet ist, eine Drift-Region von einem ersten Leitfähigkeitstyp, die so ausgebildet ist, dass sie an einer rückseitigen Fläche der Halbleiterschicht freiliegt und von der Source-Region durch die Körperregion getrennt bzw. beabstandet ist, eine Gate-Elektrode, die der Körperregion über einen Isolationsfilm gegenüberliegt, eine Drain-Elektrode, die mit der Drift-Region an der rückseitigen Fläche der Halbleiterschicht Schottky-verbunden ist und eine Umfangskante an einer Position hat, die gegenüber der endseitigen Fläche der Halbleiterschicht nach innen getrennt bzw. beabstandet ist, und eine rückseitige Abschlussstruktur, die in einem rückseitigen Flächenabschnitt der Halbleiterschicht gebildet ist und so angeordnet ist, dass sie den Umfangskantenabschnitt der Drain-Elektrode überlappt.
  • Dieses Halbleiterbauteil kann erhalten werden durch das folgende Verfahren zum Herstellen eines Halbleiterbauteils. Das Verfahren zum Herstellen eines Halbleiterbauteils beinhaltet, an einem Halbleiter-Wafer mit einer Halbleiterschicht eines ersten Leitfähigkeitstyps, einen Schritt des Bildens einer Transistorstruktur in einem Flächenabschnitt der Halbleiterschicht, einen Schritt des selektiven Bildens einer rückseitigen Abschlussstruktur, um eine Rückwärts-Widerstandsspannung des Transistors zu verbessern, und zwar in einem Umfangsabschnitt der rückseitigen Fläche der Halbleiterschicht, einen Schritt des selektiven Bildens einer rückseitigen Elektrode an der rückseitigen Fläche der Halbleiterschicht, so dass wenigstens ein Teil von deren Umfangskantenabschnitt die rückseitige Abschlussstruktur überlappt, und Schottky-Verbinden einer rückseitigen Elektrode mit der Halbleiterschicht, sowie einen Schritt des Schneidens der Halbleiterschicht entlang von Schnittlinien, die auf Positionen eingestellt sind, die von einer Umfangskante der rückseitigen Elektrode beabstandet sind.
  • Gemäß diesem Verfahren kann ein Schottky-Verbindungsbereich eingestellt werden durch Bilden einer rückseitigen Elektrode mit einer gewünschten Größe an einer Schottky-Verbindungsfläche bzw. Schottky-Übergangsfläche (rückseitige Fläche) in der Halbleiterschicht. Beispielsweise wird ein Elektrodenfilm auf der gesamten rückseitigen Fläche der Halbleiterschicht gebildet, und durch Bilden eines Musters an diesem Elektrodenfilm kann eine rückseitige Elektrode mit einer gewünschten Größe auf leichte Art und Weise erhalten werden.
  • Bei dem so erhaltenen Halbleiterbauteil kann beispielsweise dann, wenn eine Rückwärtsspannung zwischen der Source und dem Drain angelegt wird, ein Strom, der in einer Dickenrichtung innerhalb der Halbleiterschicht über eine Körperdiode fließt, die durch einen p-n-Übergang zwischen einer Körperregion und einer Drift-Region gebildet ist, durch eine Schottky-Barriere des Schottky-Übergangs bzw. der Schottky-Verbindung blockiert werden. Ferner ist eine rückseitige Abschlussstruktur so gebildet, dass sie den Umfangskantenabschnitt der Drain-Elektrode (rückseitige Elektrode) überlappt, so dass dann, wenn eine Rückwärtsspannung angelegt wird, verhindert werden kann, dass eine Verarmungsschicht eine endseitige Fläche (Chipendfläche) der Halbleiterschicht erreicht. Selbst wenn eine Defektregion an der endseitigen Fläche der Halbleiterschicht vorhanden ist, und zwar aufgrund eines Schneidvorganges, kann demgemäß verhindert werden, dass ein Leckagestrom aufgrund der Erzeugung von Elektronen-Loch-Paaren in dieser Defektregion fließt. Als Ergebnis hiervon gewährleistet das Halbleiterbauteil eine zufriedenstellende Rückwärts-Widerstandsspannung, und kann demgemäß zufriedenstellend als ein rückwärts-sperrender MISFET für einen bidirektionalen Schalter verwendet werden.
  • Bei dem Halbleiterbauteil kann die rückseitige Abschlussstruktur eine erste Hochwiderstandsregion bzw. eine erste hochresistive Region mit einem höheren Widerstandwert als die Drift-Region beinhalten. In diesem Fall ist es möglich, dass die Halbleiterschicht SiC ist, und dass die erste Hochwiderstandsregion eine Kristalldefektkonzentration von 1 × 1014 cm-3 bis 1 × 1021 cm-3 hat.
  • In dem Halbleiterbauteil kann die rückseitige Abschlussstruktur eine erste Dotierungsregion eines zweiten Leitfähigkeitstyps beinhalten. In diesem Fall ist es möglich, dass die Halbleiterschicht SiC ist, und dass die erste Dotierungsregion eine Dotierungskonzentration von 1 × 1016 cm-3 bis 1 × 1019 cm-3 hat.
  • Bei dem Halbleiterbauteil kann die rückseitige Abschlussstruktur eine innere Umfangskante an der inneren Seite bzw. innen von einer Umfangskante der Drain-Elektrode haben, und eine äußere Umfangskante an einer Position, die gegenüber der Umfangskante der Drain-Elektrode nach außen abgetrennt bzw. beabstandet ist, und von der endseitigen Fläche der Halbleiterschicht nach innen.
  • Bei dem Halbleiterbauteil kann eine Distanz der äußeren Umfangskante von der endseitigen Fläche der Halbleiterschicht ein Abstand sein, der dazu dient, zu verhindern, dass eine Verarmungsschicht, die in der rückseitigen Abschlussstruktur gebildet wird, die endseitige Fläche der Halbleiterschicht erreicht.
  • Bei dem Halbleiterbauteil kann die äußere Umfangskante der rückseitigen Abschlussstruktur an einer Position näher an der Drain-Elektrode angeordnet sein als eine Region, in der sich die Verarmungsschicht, die in der rückseitigen Abschlussstruktur gebildet ist, ausbreitet.
  • In dem Halbleiterbauteil kann die rückseitige Abschlussstruktur eine Vielzahl von Abschnitten beinhalten, mit wenigstens einem Abschnitt, der den Umfangskantenabschnitt der Drain-Elektrode überlappt.
  • Bei dem Halbleiterbauteil kann die rückseitige Abschlussstruktur eine Hochwiderstandsregion sein mit einem höheren Widerstandswert als die Drift-Region, und kann so ausgebildet sein, dass sie die endseitige Fläche der Halbleiterschicht erreicht.
  • Das Halbleiterbauteil kann eine Feld-Stoppschicht eines ersten Leitfähigkeitstyps beinhalten, die an der Oberflächenseite und/oder an der Rückflächenseite der Halbleiterschicht ausgebildet ist, und die eine höhere Dotierungskonzentration hat als die Drift-Region. In diesem Fall kann die Feld-Stoppschicht in einer Tiefenposition angeordnet sein, die von der Oberfläche oder der rückseitigen Oberfläche der Halbleiterschicht getrennt bzw. beabstandet ist, oder kann so ausgebildet sein, dass sie die Oberfläche oder die rückseitige Oberfläche der Halbleiterschicht erreicht.
  • Bei dieser Konfiguration, wenn zwischen der Source und dem Drain eine Spannung angelegt wird, kann verhindert werden, dass eine Verarmungsschicht, die sich von einer Seite einer Niedrigspannung erstreckt bzw. hiervon ausgeht, ein Leitungsmuster (beispielsweise eine MIS-Transistorstruktur) auf einer Hochspannungsseite erreicht. Demgemäß kann ein Leckagestrom aufgrund eines Durchschlagphänomens verhindert werden.
  • Das Halbleiterbauteil kann Feldrelaxationsregionen beinhalten, die in dem rückseitigen Flächenabschnitt der Halbleiterschicht gebildet sind, und zwar in einer Region an der inneren Seite der rückseitigen Abschlussstruktur, und die sich in Kontakt befinden mit der Drain-Elektrode.
  • Bei dieser Konfiguration kann ein elektrisches Feld an der Schottky-Schnittstelle zwischen der Drift-Region und der Drain-Elektrode entspannt bzw. relaxiert werden. Selbst wenn ein Metall mit einer vergleichsweise kleinen Austrittsarbeit („work function“) als die Drain-Elektrode verwendet wird, kann demgemäß ein Rückwärtsleckagestrom reduziert werden, so dass durch Verwenden dieses Metalls ein niedriger Widerstandswert im eingeschalteten Zustand gewährleistet werden kann.
  • Bei dem Halbleiterbauteil kann die Feldrelaxationsregion eine zweite Hochwiderstandsregion mit einem höheren Widerstandswert als die Drift-Region beinhalten. In diesem Fall kann die zweite Hochwiderstandsregion eine Kristalldefektkonzentration von 1 × 1014 cm-3 bis 1 × 1021 cm-3 haben.
  • In dem Halbleiterbauteil kann die Feldrelaxationsregion eine zweite Dotierungsregion eines zweiten Leitfähigkeitstyps beinhalten. In diesem Fall kann die zweite Dotierungsregion eine Dotierungskonzentration von 1 × 1016 cm-3 bis 1 × 1019 cm-3 haben.
  • In dem Halbleiterbauteil kann, in einer Region an der inneren Seite bzw. innerhalb der rückseitigen Abschlussstruktur, die rückseitige Fläche der Halbleiterschicht einen im Wesentlichen gleichförmigen flachen Abschnitt haben, und die Feldrelaxationsregionen können auf dem flachen Abschnitt gebildet sein.
  • Bei dem Halbleiterbauteil können in einer Region an der Innenseite der rückseitigen Abschlussstruktur Gräben selektiv in der rückseitigen Fläche der Halbleiterschicht gebildet werden, und die Feldrelaxationsregionen können entlang der inneren Flächen der Gräben innerhalb der Drift-Region ausgebildet werden.
  • Bei dem Halbleiterbauteil können die Feldrelaxationsregionen diskret in einer Draufsicht angeordnet werden, können in einem Streifenmuster in einer Draufsicht angeordnet werden oder können in einer Draufsicht in einem Gittermuster angeordnet werden.
  • Das Halbleiterbauteil kann ferner eine Source-Elektrode beinhalten, die an der Oberflächenseite der Halbleiterschicht gebildet ist und die mit der Source-Region verbunden ist, und eine Oberflächen-Abschlussstruktur, die an einem Umfangskantenabschnitt der Source-Elektrode angeordnet ist, so dass wenigstens ein Teil der Oberflächen-Abschlussstruktur die Source-Elektrode überlappt.
  • Bei dem Verfahren zum Herstellen eines Halbleiterbauteils kann der Schritt des Bildens der rückseitigen Abschlussstruktur einen Schritt beinhalten, die rückseitige Abschlussstruktur in eine Hochwiderstandsregion zu transformieren, und zwar mit einem höheren Widerstandswert als die Halbleiterschicht, und zwar durch Laserglühen oder eine Wärmebehandlung bei 500 °C oder weniger nach einem Bestrahlen mit zweiten Dotierungsionen, Protonen, oder Elektronenstrahlen auf die rückseitige Fläche der Halbleiterschicht, wobei ein Ende der rückseitigen Abschlussstruktur mit der geschnittenen Fläche bündig ausgerichtet sein kann.
  • Bei dem Verfahren des Herstellens eines Halbleiterbauteils kann der Schritt des Bildens der rückseitigen Abschlussstruktur einen Schritt beinhalten, die rückseitige Abschlussstruktur in eine erste Dotierungsregion eines zweiten Leitfähigkeitstyps zu transformieren, und zwar durch Aktivieren der rückseitigen Abschlussstruktur durch Laserglühen nach dem Injizieren von zweiten Dotierungsionen in die rückseitige Fläche der Halbleiterschicht, und ein Ende der rückseitigen Abschlussstruktur kann eine Länge auf einer Seite näher an der Seite der rückseitigen Elektrode als eine Verarmungsschicht haben, die gebildet wird, wenn eine Rückwärtsspannung an das Halbleiterbauteil angelegt wird.
  • Das Verfahren zum Herstellen eines Halbleiterbauteils kann ferner einen Schritt beinhalten, eine Schutzisolationsschicht zu bilden, die eine Umfangskante der rückseitigen Elektrode teilweise überlappt.
  • Ein Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform beinhaltet eine Halbleiterschicht, die auf einer Chip-Bond-Seite eine erste Oberfläche hat, auf einer Seite gegenüberliegend der ersten Oberfläche eine zweite Oberfläche hat und eine endseitige Oberfläche hat, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, wobei eine aktive Region und eine äußere Umfangsregion, die die aktive Region umgibt, gebildet werden, eine erste Elektrode, die an der ersten Fläche der Halbleiterschicht gebildet ist und eine Umfangskante an einer Position einwärts beabstandet von der endseitigen Fläche der Halbleiterschicht aufweist, eine erste Abschlussstruktur bzw. Anschlussstruktur, die in einem Flächenabschnitt an der Seite der ersten Fläche der Halbleiterschicht gebildet ist, und die angeordnet ist, so dass sie den Umfangskantenabschnitt der ersten Elektrode überlappt, eine zweite Elektrode, die an der zweiten Fläche der Halbleiterschicht gebildet ist und eine Umfangskante an einer Position hat, die gegenüber der endseitigen Fläche der Halbleiterschicht nach innen versetzt bzw. beabstandet ist, und einen Schutzisolationsfilm, der so ausgebildet ist, dass er in Kontakt kommt mit wenigstens dem Umfangskantenabschnitt der ersten Elektrode und eine Halbleiterfläche der Halbleiterschicht von der Umfangskante der ersten Elektrode bis hin zu der endseitigen Fläche der Halbleiterschicht bedeckt, wobei dann, wenn eine Rückwärtsspannung zwischen der ersten Elektrode und der zweiten Elektrode angelegt wird, ein Strom, der in einer Rückwärtsrichtung zwischen der ersten Elektrode und der zweiten Elektrode fließt, durch eine Potenzialbarriere reduziert wird, die an der ersten Fläche und/oder an der zweiten Fläche gebildet ist.
  • Bei dieser Konfiguration kann dann, wenn eine Rückwärtsspannung zwischen der ersten Elektrode und der zweiten Elektrode angelegt wird, ein Strom, der in einer Dickenrichtung innerhalb der Halbleiterschicht fließt, durch eine Potenzialbarriere blockiert werden, die an der ersten Fläche und/oder der zweiten Fläche gebildet ist. Ferner ist sowohl an der ersten Fläche als auch an der zweiten Fläche der Halbleiterschicht eine Abschlussstruktur gebildet, so dass dann, wenn eine Rückwärtsspannung angelegt wird, verhindert werden kann, dass eine Verarmungsschicht die endseitige Fläche (Chip-Endfläche) der Halbleiterschicht erreicht. Selbst wenn eine Defektregion an der endseitigen Fläche der Halbleiterschicht vorhanden ist, und zwar aufgrund eines Schneidvorganges, kann demgemäß verhindert werden, dass ein Leckagestrom aufgrund einer Erzeugung von Elektronen-Loch-Paaren in der Defektregion fließt. Als Ergebnis hiervon kann in dem Halbleiterbauteil eine zufriedenstellende Rückwärts-Widerstandsspannung gewährleistet werden, so dass das Halbleiterbauteil zufriedenstellend als ein rückwärts-sperrendes Bauteil für einen bidirektionalen Schalter verwendet werden kann.
  • Ferner ist eine Halbleiterfläche der Halbleiterschicht von der Umfangskante der ersten Elektrode auf der Bond-Seite zu der endseitigen Fläche der Halbleiterschicht durch einen Schutzisolationsfilm bedeckt. Wenn demgemäß die erste Elektrode auf ein Metallsubstrat gebondet und dann montiert wird, kann verhindert werden, dass die Halbleiterfläche der Halbleiterschicht in Kontakt kommt mit dem Metallsubstrat, so dass ein Kurzschluss zwischen der Halbleiterschicht und dem Metallsubstrat verhindert werden kann.
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann ferner eine zweite Abschlussstruktur beinhalten, die an einem Oberflächenabschnitt der Seite der zweiten Fläche der Halbleiterschicht ausgebildet ist, und die so angeordnet ist, dass sie den Umfangskantenabschnitt der zweiten Elektrode überlappt.
  • Bei dem Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform können sich der Umfangskantenabschnitt der ersten Elektrode und ein Teil des Schutzisolationsfilms überlappen.
  • Bei dem Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann der Schutzisolationsfilm eine Laminierungsstruktur mit einem ersten Film, der sandwichartig zwischen dem Umfangskantenabschnitt der ersten Elektrode und der Halbleiterschicht angeordnet ist, und mit einem zweiten Film beinhalten, der auf dem ersten Film gebildet ist und der den Umfangskantenabschnitt der ersten Elektrode überlappt.
  • Bei dem Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann der erste Film aus SiO2 oder aus SiN gebildet sein, und der zweite Film kann aus Polyimid hergestellt sein.
  • Bei dem Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann der Schutzisolationsfilm eine Dicke t haben, die die folgende Gleichung (1) erfüllt, und zwar basierend auf der Halbleiterfläche. t > V / ( 3 MV / cm )
    Figure DE112016005685T5_0002
    (In der Gleichung ist V eine Spannung, die zwischen der ersten Elektrode und der zweiten Elektrode anzulegen ist.)
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann eine MISFET-Struktur beinhalten, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht ausgebildet ist, und die erste Elektrode kann an der ersten Fläche der Halbleiterschicht an die Halbleiterschicht Schottky-verbunden werden.
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann eine IGBT-Struktur beinhalten, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht ausgebildet ist.
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann eine JFET-Struktur beinhalten, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht gebildet ist, und die erste Elektrode kann an der ersten Fläche der Halbleiterschicht an die Halbleiterschicht Schottky-verbunden werden.
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann MISFET-Strukturen beinhalten, die in den Flächenabschnitten sowohl an der Seite der ersten Fläche als auch an der Seite der zweiten Fläche der Halbleiterschicht gebildet sind.
  • Das Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann JFET-Strukturen beinhalten, die in den Oberflächenabschnitten an sowohl der Seite der ersten Fläche als auch an der Seite der zweiten Fläche der Halbleiterschicht gebildet sind.
  • Bei dem Halbleiterbauteil gemäß einer weiteren bevorzugten Ausführungsform kann die Halbleiterschicht hergestellt sein aus einem beliebigen Material von Si, SiC, und GaN.
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung mit der Nr. 2015-242486, die im Japanischen Patentamt am 11. Dezember 2015 eingereicht wurde, der japanischen Patentanmeldung mit der Nr. 2016-116466, die im Japanischen Patentamt am 10. Juni 2016 eingereicht wurde, und der japanischen Patentanmeldung mit der Nr. 2016-123817, die im Japanischen Patentamt am 22. Juni 2016 eingereicht wurde, und die gesamte Offenbarung dieser Anmeldungen ist vorliegend durch Bezugnahme enthalten.
  • Bezugszeichenliste
    • 1:
    Halbleiterbauteil
    2:
    Halbleiterschicht
    3:
    Fläche bzw. Oberfläche (von Halbleiterschicht)
    4:
    Rückseitige Fläche bzw. Oberfläche (von Halbleiterschicht)
    5:
    Endseitige Fläche bzw. Oberfläche (von Halbleiterschicht)
    8:
    MIS-Transistorstruktur
    9:
    Körperregion vom p-Typ
    10:
    Source-Region vom n+-Typ
    11:
    Gate-Isolationsfilm
    12:
    Gate-Elektrode
    15:
    Drift-Region vom n--Typ
    18:
    Source-Elektrode
    20:
    Flächenabschlussstruktur
    24:
    Drain-Elektrode
    25:
    Umfangskante (von Drain-Elektrode)
    27:
    Rückseitige Abschlussstruktur
    28:
    Innere Umfangskante
    29:
    Äußere Umfangskante
    31:
    Basissubstrat
    34:
    Metallfilm
    36:
    Schnittlinie
    40:
    RESURF-Schicht
    41:
    Schutzringschicht
    42:
    Flächenseitige Feldstoppschicht
    43:
    Rückflächenseitige Feldstoppschicht
    44:
    Feldrelaxationsregion
    45:
    Flacher Abschnitt
    46:
    Trench bzw. Graben
    50:
    Metallsubstrat
    51:
    Bond-Material
    52:
    Halbleiterbauteil
    53:
    Schutzisolationsfilm
    54:
    Erster Film
    55:
    Zweiter Film
    56:
    Überlappungsabschnitt
    57:
    Innere Umfangskante
    58:
    Innere Umfangskante
    59:
    IGBT-Struktur
    66:
    JFET-Struktur
    71:
    Halbleitergehäuse bzw. -„package“
    72:
    Halbleiterchip
    73:
    Substratanschluss
    74:
    Abstandselement
    75:
    Kunstharzgehäuse bzw. -„packung“
    76:
    Dotierungsregionsmuster
    77:
    Drain-Anschluss
    78:
    Source-Anschluss
    79:
    Gate-Anschluss
    80:
    Inselabschnitt
    81:
    Anschlussabschnitt
    82:
    Bond-Material
    83:
    Umfangsfläche
    84:
    Raum
    85:
    Bond-Draht
    86:
    Bond-Draht
    87:
    Bond-Material
    88:
    Äußerer Umfangsabschnitt
    89:
    Anodenregion vom p+-Typ
    90:
    Kathodenregion vom n+-Typ
    91:
    Kathodenelektrode
    92:
    Anodenelektrode

Claims (53)

  1. Halbleiterbauteil mit: einem Halbleiterchip, der eine Halbleiterschicht aufweist, die eine erste Fläche an einer Chip-Bond-Seite aufweist, die eine zweite Fläche auf der der ersten Fläche gegenüberliegenden Seite besitzt und die eine endseitige Fläche besitzt, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, wobei der Halbleiterchip eine erste Elektrode aufweist, die an der ersten Fläche gebildet ist und eine Umfangskante besitzt, und zwar an einer Position nach innen beabstandet von der endseitigen Fläche, und der eine zweite Elektrode aufweist, die an der zweite Fläche gebildet ist; einem leitfähigen Substrat, auf das der Halbleiterchip chip-gebondet ist; einem leitfähigen Abstandselement, das eine ebene Fläche besitzt, die kleiner ist als jene der ersten Elektrode und die den Halbleiterchip auf dem leitfähigen Substrat lagert; und einem Kunstharzgehäuse, das wenigstens den Halbleiterchip und das leitfähige Abstandselement abdichtet.
  2. Halbleiterbauteil nach Anspruch 1, wobei das leitfähige Abstandselement ein säulenförmiges Abstandselement beinhaltet, welches einstückig mit dem leitfähigen Substrat ausgebildet ist.
  3. Halbleiterbauteil nach Anspruch 2, wobei das säulenförmige Abstandselement in eine rechteckförmige Parallelepiped-Form ausgebildet bzw. geformt ist, die eine Seitenfläche besitzt, die senkrecht zu einer Fläche des leitfähigen Substrates ausgerichtet ist.
  4. Halbleiterbauteil nach Anspruch 2, wobei das säulenförmige Abstandselement in eine Form gebildet ist, die eine kegelförmige bzw. konische Seitenfläche hat, die in Bezug auf die Fläche des leitfähigen Substrates geneigt ist.
  5. Halbleiterbauteil nach Anspruch 2, wobei das säulenförmige Abstandselement in eine Form gebildet ist, die eine Seitenfläche mit einer gekrümmten Fläche besitzt, die konkav in Richtung hin zum Inneren des säulenförmigen Abstandselementes ausgebildet ist.
  6. Halbleiterbauteil nach Anspruch 1, wobei das leitfähige Abstandselement über ein zweites Bond-Material an das leitfähige Substrat gebondet ist.
  7. Halbleiterbauteil nach Anspruch 6, wobei das leitfähige Abstandselement und das leitfähige Substrat aus voneinander unterschiedlichen Materialien gebildet sind.
  8. Halbleiterbauteil mit: einem Halbleiterchip, der eine Halbleiterschicht, die eine erste Fläche an einer Chip-Bond-Seite besitzt, eine zweite Fläche an einer der ersten Fläche gegenüberliegenden Seite besitzt, und eine endseitige Fläche besitzt, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, der eine erste Elektrode aufweist, die an der ersten Fläche ausgebildet ist und eine Umfangskante an einer Position hat, die gegenüber der endseitigen Fläche nach innen beabstandet ist, und der eine zweite Elektrode aufweist, die an der zweiten Fläche gebildet ist; einem leitfähigen Substrat, auf das der Halbleiterchip chip-gebondet ist; einem leitfähigen Abstandselement, das ein hohles leitfähiges Abstandselement ist, das gebildet ist, indem ein Teil des leitfähigen Substrates selektiv vorsteht, und das einen ebenen Flächenbereich hat, der kleiner ist als jener der ersten Elektrode; und einem Kunstharzgehäuse, das wenigstens den Halbleiterchip und das leitfähige Abstandselement abdichtet.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, wobei der Halbleiterchip in einem Flächenabschnitt der der Halbleiterchip in einem Flächenabschnitt der Halbleiterschicht an der Seite der ersten Fläche eine erste Dotierungsregion von einem ersten Leitfähigkeitstyp besitzt, die mit der ersten Elektrode elektrisch verbunden ist, und eine Dotierungsregion von einem zweiten Leitfähigkeitstyp besitzt, die gegenüber der Außenseite der ersten Elektrode freigelegt ist, und die zweite Dotierungsregion einen Abschnitt besitzt, der auf dem gleichen Potenzial liegt wie die zweite Elektrode, wenn zwischen der ersten Elektrode und der zweiten Elektrode eine Rückwärtsspannung angelegt wird.
  10. Halbleiterbauteil nach einem der Ansprüche 1 bis 9, mit: einem Bond-Material, das zwischen dem leitfähigen Abstandselement und der ersten Elektrode des Halbleiterchips bereitgestellt ist, und mit einem vorstehenden Abschnitt, der gegenüber dem leitfähigen Abstandselement vorsteht und in das Innenere der ersten Elektrode hinein eingepasst ist.
  11. Halbleiterbauteil nach einem der Ansprüche 1 bis 10, ferner mit: einem Schutzisolationsfilm, der so gebildet ist, dass er sich in Kontakt befindet mit wenigstens einem Umfangskantenabschnitt der ersten Elektrode, und der einen Flächenbereich von der Umfangskante der ersten Elektrode hin zu der endseitigen Fläche der Halbleiterschicht bedeckt.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei ein Teil des Kunstharzgehäuses in einen Raum zwischen einem Abschnitt des Halbleiterchips an einer Außenseite des leitfähigen Abstandselementes und dem leitfähigen Substrat eintritt, und dann, wenn eine Widerstandsspannung des Halbleiterbauteils VB1 (V) ist, eine Widerstandsspannung des Kunstharzgehäuses pro Einheitslänge VB2 (V/mm) ist und ein Höhenabstand zwischen dem Halbleiterchip und dem leitfähigen Substrat H ist, die Höhe H einen Wert von VB1/VB2 überschreitet.
  13. Halbleiterbauteil nach Anspruch 9, wobei ein Teil des Kunstharzgehäuses in einen Raum zwischen einem Abschnitt des Halbleiterchips an einer Außenseite des leitfähigen Abstandselementes und dem leitfähigen Substrat eintritt, und dann, wenn eine Widerstandsspannung des Halbleiterbauteil VB1 (V) ist, eine Widerstandsspannung des Kunstharzgehäuses pro Einheitslänge VB2 (V/mm) ist und ein Abstand zwischen einer Umfangsfläche des leitfähigen Abstandselementes und einer Umfangsfläche der zweiten Dotierungsregion L ist, der Abstand L einen Wert von VB1/VB2 überschreitet.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei das leitfähige Abstandselement aus Cu oder einer Legierung, die Cu beinhaltet, oder einem Metall hergestellt ist, dessen Oberfläche mit Cu plattiert ist.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 14, wobei das leitfähige Substrat einen Inselabschnitt beinhaltet, an dem der Halbleiterchip angeordnet ist, und einen Anschlussabschnitt beinhaltet, der sich von dem Inselabschnitt erstreckt.
  16. Halbleiterbauteil nach Anspruch 9, wobei der Halbleiterchip eine aktive Region beinhaltet, in der eine Vielzahl von Transistoren an einem Flächenabschnitt der Halbleiterschicht gebildet sind, und eine äußere Umfangsregion besitzt, in der ein Schutzelement gebildet ist, so dass es die aktive Region umgibt.
  17. Halbleiterbauteil nach einem der Ansprüche 1 bis 16, wobei die Halbleiterschicht eine Halbleiterschicht von einem Typ mit breiter Bandlücke ist.
  18. Leistungswandler, der das Halbleiterbauteil gemäß einem der Ansprüche 1 bis 17 verwendet, und zwar als eine bidirektionale Umschaltschaltung.
  19. Halbleiterbauteil mit einer Struktur vom MISFET-Typ, mit: einer Halbleiterschicht, die eine Fläche und eine endseitige Fläche beinhaltet, die sich in einer Richtung erstreckt, die die Fläche kreuzt; einer Körperregion von einem zweiten Leitfähigkeitstyp, die in einem Flächenabschnitt der Halbleiterschicht gebildet ist; einer Source-Region von einem ersten Leitfähigkeitstyp, die in einem Flächenabschnitt der Körperregion gebildet ist; einer Drift-Region von einem ersten Leitfähigkeitstyp, die so ausgebildet ist, dass sie gegenüber einer rückseitigen Fläche der Halbleiterschicht freiliegt und um die Körperregion von der Source-Region getrennt ist; einer Gate-Elektrode, die der Körperregion über einen Isolationsfilm gegenüberliegt; einer Drain-Elektrode, die mit der Drift-Region an der rückseitigen Fläche der Halbleiterschicht Schottky-verbunden ist und die eine Umfangskante in einer Position hat, die gegenüber der endseitigen Fläche der Halbleiterschicht nach innen beabstandet ist; und einer rückseitigen Abschlussstruktur, die in einem Abschnitt der rückseitigen Fläche der Halbleiterschicht gebildet ist und die so angeordnet ist, dass sie den Umfangskantenabschnitt der Drain-Elektrode überlappt.
  20. Halbleiterbauteil nach Anspruch 19, wobei die rückseitige Abschlussstruktur eine erste Hochwiderstandsregion mit einem höheren Widerstandwert als die Drift-Region beinhaltet.
  21. Halbleiterbauteil nach Anspruch 20, wobei die Halbleiterschicht SiC ist und wobei die erste Hochwiderstandsregion eine Kristalldefektkonzentration in einem Bereich von 1 × 1014 cm-3 bis 1 × 1021 cm-3 besitzt.
  22. Halbleiterbauteil nach Anspruch 19, wobei die rückseitige Abschlussstruktur eine erste Dotierungsregion von einem zweiten Leitfähigkeitstyp beinhaltet.
  23. Halbleiterbauteil nach Anspruch 22, wobei die zweite Schicht SiC ist und wobei die erste Dotierungsregion eine Dotierungskonzentration von 1 × 1016 cm-3 bis 1 × 1019 cm-3 hat.
  24. Halbleiterbauteil nach einem der Ansprüche 19 bis 23, wobei die rückseitige Abschlussstruktur eine innere Umfangskante an der Innenseite einer Umfangskante der Drain-Elektrode hat, und eine äußere Umfangskante an einer Position hat, die gegenüber der Umfangskante der Drain-Elektrode nach außen beabstandet ist und gegenüber der endseitigen Fläche der Halbleiterschicht nach innen beabstandet ist.
  25. Halbleiterbauteil nach Anspruch 24, wobei ein Abstand der äußeren Umfangskante gegenüber der endseitigen Fläche der Halbleiterschicht ein Abstand ist, der dazu dient, zu verhindern, dass eine Verarmungsschicht, die in der rückseitigen Abschlussstruktur gebildet ist, die endseitige Fläche der Halbleiterschicht erreicht.
  26. Halbleiterbauteil nach Anspruch 24 oder 25, wobei die äußere Umfangskante der rückseitigen Abschlussstruktur an einer Position angeordnet ist, die näher an der Drain-Elektrode ist als eine Region, in der sich die in der rückseitigen Abschlussstruktur gebildete Verarmungsschicht ausbreitet.
  27. Halbleiterbauteil nach einem der Ansprüche 19 bis 26, wobei die rückseitige Abschlussstruktur eine Vielzahl von Abschnitten beinhaltet, die wenigstens einen Abschnitt aufweisen, der den Umfangskantenabschnitt der Drain-Elektrode überlappt.
  28. Halbleiterbauteil nach Anspruch 20 oder 21, wobei die rückseitige Abschlussstruktur so ausgebildet ist, dass sie die endseitige Fläche der Halbleiterschicht erreicht.
  29. Halbleiterbauteil nach einem der Ansprüche 19 bis 28, mit: einer Feld-Stoppschicht von einem ersten Leitfähigkeitstyp, die an der Seite der Fläche und/oder an der Seite der rückseitigen Fläche der Halbleiterschicht gebildet ist, und die eine höhere Dotierungskonzentration besitzt als die Drift-Region.
  30. Halbleiterbauteil nach Anspruch 29, wobei die Feld-Stoppschicht in einer Tiefenposition angeordnet ist, die gegenüber der Fläche oder der rückseitigen Oberfläche der Halbleiterschicht beabstandet ist.
  31. Halbleiterbauteil nach Anspruch 29, wobei die Feld-Stoppschicht so ausgebildet ist, dass sie die Fläche oder die rückseitige Fläche der Halbleiterschicht erreicht.
  32. Halbleiterbauteil nach einem der Ansprüche 19 bis 31, mit: Feldrelaxationsregionen, die in dem Abschnitt der rückseitigen Fläche der Halbleiterschicht gebildet sind, und zwar in einer Region an der Innenseite der rückseitigen Abschlussstruktur, und die sich in Kontakt befinden mit der Drain-Elektrode.
  33. Halbleiterbauteil nach Anspruch 32, wobei die Feldrelaxationsregionen eine zweite Hochwiderstandsregion mit einem höheren Widerstandswert als die Drift-Region beinhalten.
  34. Halbleiterbauteil nach Anspruch 33, wobei die zweite Hochwiderstandsregion eine Kristalldefektkonzentration in einem Bereich von 1 × 1014 cm-3 bis 1 × 1021 cm-3 besitzt.
  35. Halbleiterbauteil nach einem der Ansprüche 32 bis 34, wobei die Feldrelaxationsregionen eine zweite Dotierungsregion von einem zweiten Leitfähigkeitstyp beinhalten.
  36. Halbleiterbauteil nach Anspruch 35, wobei die zweite Dotierungsregion eine Dotierungskonzentration in einem Bereich von 1 × 1016 cm-3 bis 1 × 1019 cm-3 besitzt.
  37. Halbleiterbauteil nach einem der Ansprüche 32 bis 36, wobei in einer Region an der Innenseite der rückseitigen Abschlussstruktur die rückseitige Fläche der Halbleiterschicht einen im Wesentlichen gleichförmigen flachen Abschnitt aufweist, und die Feldrelaxationsregionen an dem flachen Abschnitt ausgebildet sind.
  38. Halbleiterbauteil nach einem der Ansprüche 32 bis 37, wobei in einer Region an der Innenseite der rückseitigen Abschlussstruktur selektiv Gräben in der rückseitigen Fläche der Halbleiterschicht gebildet sind, und die Feldrelaxationsregionen entlang der inneren Flächen der Gräben im Inneren der Drift-Region gebildet sind.
  39. Halbleiterbauteil nach einem der Ansprüche 19 bis 38, ferner mit: einer Source-Elektrode, die an der Seite der Fläche der Halbleiterschicht gebildet ist und die mit der Source-Region verbunden ist; und einer Flächenabschlussstruktur, die an einem Umfangskantenabschnitt der Source-Elektrode angeordnet ist, so dass wenigstens ein Teil der Flächenabschlussstruktur die Source-Elektrode überlappt.
  40. Halbleiterbauteil mit: einer Halbleiterschicht, die eine erste Fläche an einer Chip-Bond-Seite besitzt, eine zweite Fläche an einer Seite gegenüberliegend der ersten Fläche besitzt und eine endseitige Fläche besitzt, die sich in einer Richtung erstreckt, die die erste Fläche und die zweite Fläche kreuzt, und wobei in der Halbleiterschicht eine aktive Region und eine äußere Umfangsregion gebildet sind, die die aktive Region umgibt; einer ersten Elektrode, die an der ersten Fläche der Halbleiterschicht gebildet ist und die eine Umfangskante an einer Position besitzt, die gegenüber der endseitigen Fläche der Halbleiterschicht nach innen beabstandet ist; einer ersten Abschlussstruktur, die in einem Flächenabschnitt an der Seite der ersten Fläche der Halbleiterschicht gebildet ist und die so angeordnet ist, dass sie den Umfangskantenabschnitt der ersten Elektrode überlappt; einer zweiten Elektrode, die an der zweiten Fläche der Halbleiterschicht gebildet ist und die eine Umfangskante an einer Position besitzt, die gegenüber der endseitigen Fläche der Halbleiterschicht nach innen beabstandet ist; und einem Schutzisolationsfilm, der so ausgebildet ist, dass er mit zumindest dem Umfangskantenabschnitt der ersten Elektrode in Kontakt kommt und der eine Halbleiterfläche der Halbleiterschicht ausgehend von der Umfangskante der ersten Elektrode bis hin zu der endseitigen Fläche der Halbleiterschicht bedeckt, wobei dann, wenn eine Rückwärtsspannung zwischen der ersten Elektrode und der zweiten Elektrode angelegt wird, ein Strom reduziert ist, der in einer Rückwärtsrichtung zwischen der ersten Elektrode und der zweiten Elektrode fließt.
  41. Halbleiterbauteil nach Anspruch 40, ferner mit: einer zweiten Abschlussstruktur, die in einem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht gebildet ist und die so angeordnet ist, dass sie den Umfangskantenabschnitt der zweiten Elektrode überlappt.
  42. Halbleiterbauteil nach Anspruch 40 oder 41, wobei der Umfangskantenabschnitt der ersten Elektrode und ein Teil des Schutzisolationsfilms einander überlappen.
  43. Halbleiterbauteil nach Anspruch 40 oder 41, wobei der Schutzisolationsfilm eine Laminierungsstruktur besitzt, die einen ersten Film beinhaltet, der sandwichartig von dem Umfangskantenabschnitt der ersten Elektrode und der Halbleiterschicht aufgenommen ist, und einen zweiten Film besitzt, der an dem erstem Film gebildet ist und der den Umfangskantenabschnitt der ersten Elektrode überlappt.
  44. Halbleiterbauteil nach Anspruch 43, wobei der erste Film aus SiO2 oder SiN hergestellt ist und wobei der zweite Film aus Polyimid hergestellt ist.
  45. Halbleiterbauteil nach einem der Ansprüche 40 bis 44, wobei der Schutzisolationsfilm eine Dicke t hat, die die folgende Gleichung (1) auf der Grundlage der Halbleiterfläche erfüllt: t > V / ( 3 MV / cm )
    Figure DE112016005685T5_0003
    (In Gleichung (1) ist V eine Spannung, die in einer Rückwärtsrichtung zwischen der ersten Elektrode und der zweiten Elektrode anzulegen ist.)
  46. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, mit: einer MISFET-Struktur, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht gebildet ist, wobei die erste Elektrode an der ersten Fläche der Halbleiterschicht mit der Halbleiterschicht Schottky-verbunden ist.
  47. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, mit: einer IGBT-Struktur, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht gebildet ist.
  48. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, mit: einer JFET-Struktur, die in dem Flächenabschnitt an der Seite der zweiten Fläche der Halbleiterschicht gebildet ist, wobei die erste Elektrode an der ersten Fläche der Halbleiterschicht mit der Halbleiterschicht Schottky-verbunden ist.
  49. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, mit: MISFET-Strukturen, die in den Flächenabschnitten an sowohl der Seite der ersten Fläche als auch der Seite der zweiten Fläche der Halbleiterschicht gebildet sind.
  50. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, mit: JFET-Strukturen, die in den Flächenabschnitten an sowohl der Seite der ersten Fläche als auch der Seite der zweiten Fläche der Halbleiterschicht gebildet sind.
  51. Halbleiterbauteil nach einem der Ansprüche 40 bis 45, wobei die Halbleiterschicht aus einem beliebigen Material von Si, SiC und GaN hergestellt ist.
  52. Halbleitergehäuse zur Abdichtung des Halbleiterbauteils gemäß einem der Ansprüche 19 bis 51, wobei das Halbleiterbauteil an einem säulenförmigen Abstands - element mit einem ebenen Flächenbereich montiert ist, der kleiner ist als ein Flächenbereich des Halbleiterbauteils.
  53. Leistungsversorgungseinheit, die das Halbleiterbauteil gemäß einem der Ansprüche 19 bis 51 als ein bidirektionaler Schalter verwendet.
DE112016005685.0T 2015-12-11 2016-12-07 Halbleiterbauteil Pending DE112016005685T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015-242486 2015-12-11
JP2015242486 2015-12-11
JP2016116466 2016-06-10
JP2016-116466 2016-06-10
JP2016-123817 2016-06-22
JP2016123817 2016-06-22
PCT/JP2016/086369 WO2017099122A1 (ja) 2015-12-11 2016-12-07 半導体装置

Publications (1)

Publication Number Publication Date
DE112016005685T5 true DE112016005685T5 (de) 2018-09-20

Family

ID=59013174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005685.0T Pending DE112016005685T5 (de) 2015-12-11 2016-12-07 Halbleiterbauteil

Country Status (5)

Country Link
US (2) US10366905B2 (de)
JP (2) JP6908528B2 (de)
CN (2) CN108463885A (de)
DE (1) DE112016005685T5 (de)
WO (1) WO2017099122A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892319B2 (en) 2016-08-19 2021-01-12 Rohm Co., Ltd. Semiconductor device
CN110709969A (zh) * 2017-06-02 2020-01-17 三菱电机株式会社 半导体元件接合用基板、半导体装置及电力转换装置
JP6904279B2 (ja) * 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
CN109461706A (zh) * 2018-09-29 2019-03-12 江苏芯力特电子科技有限公司 一种便于更换内部集成电路的芯片
JP7230434B2 (ja) 2018-10-30 2023-03-01 富士電機株式会社 半導体装置の製造方法
US10998256B2 (en) * 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
JP7156641B2 (ja) * 2019-02-14 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
JP7349089B2 (ja) * 2019-05-09 2023-09-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7132340B2 (ja) * 2020-01-30 2022-09-06 三菱電機株式会社 半導体装置および電力変換装置
CN115668510A (zh) * 2020-05-29 2023-01-31 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
US11175321B1 (en) * 2020-07-08 2021-11-16 Renesas Electronics Corporation Semiconductor device
JP2022073525A (ja) 2020-11-02 2022-05-17 株式会社東芝 半導体装置及び半導体モジュール
CN112786532A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种功率模组制造方法及功率模组封装结构
WO2023062943A1 (ja) * 2021-10-14 2023-04-20 富士電機株式会社 電力変換装置および双方向スイッチ
EP4310891A1 (de) * 2022-07-20 2024-01-24 Infineon Technologies Austria AG Halbleiterbauelement, batterieverwaltungssystem und verfahren zur herstellung eines halbleiterbauelements

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951741B2 (ja) * 1977-11-04 1984-12-15 三菱電機株式会社 樹脂封止形半導体装置
JP2841940B2 (ja) * 1990-12-19 1998-12-24 富士電機株式会社 半導体素子
JPH0523547A (ja) 1991-07-19 1993-02-02 Nissin Electric Co Ltd 溶液濃縮装置
JPH0523547U (ja) * 1991-09-06 1993-03-26 シヤープ株式会社 電力半導体装置
JP2582724Y2 (ja) * 1991-10-08 1998-10-08 株式会社明電舎 絶縁ゲート型半導体素子
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
DE4240027A1 (de) * 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
JPH11265976A (ja) * 1998-03-18 1999-09-28 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
JP3935343B2 (ja) * 2001-12-05 2007-06-20 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003197831A (ja) 2001-12-25 2003-07-11 Nippon Inter Electronics Corp アキシャルリード型半導体装置
JP2004095572A (ja) 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP2005129747A (ja) * 2003-10-24 2005-05-19 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2005183891A (ja) * 2003-12-19 2005-07-07 Success International Kk 双方向ブロック型プレーナデバイスの構造と製法
JP4942367B2 (ja) * 2006-03-02 2012-05-30 新電元工業株式会社 半導体装置
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP2007305609A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP4973055B2 (ja) * 2006-08-01 2012-07-11 日産自動車株式会社 半導体装置及びその製造方法
JP2009094433A (ja) 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP5198030B2 (ja) 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP2009123914A (ja) 2007-11-15 2009-06-04 Fuji Electric Device Technology Co Ltd 逆耐圧を有するスイッチング用半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP4635067B2 (ja) 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8860039B2 (en) 2010-04-26 2014-10-14 Mitsubishi Electric Corporation Semiconductor device
JP5757103B2 (ja) 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2012124190A1 (ja) 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5811325B2 (ja) * 2011-06-08 2015-11-11 良孝 菅原 半導体素子および半導体装置
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
CN107195544B (zh) * 2012-03-19 2020-07-17 富士电机株式会社 半导体装置的制造方法
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
WO2014041652A1 (ja) 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5628462B1 (ja) 2012-12-03 2014-11-19 パナソニック株式会社 半導体装置およびその製造方法
JP6112600B2 (ja) 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014241345A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6491201B2 (ja) * 2013-06-24 2019-03-27 アイディール パワー インコーポレイテッド 双方向バイポーラトランジスタを有するシステム、回路、素子、及び方法
JP2015023118A (ja) 2013-07-18 2015-02-02 株式会社東芝 半導体装置
JP6197461B2 (ja) * 2013-08-06 2017-09-20 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6242633B2 (ja) * 2013-09-03 2017-12-06 株式会社東芝 半導体装置
EP2851946A1 (de) * 2013-09-19 2015-03-25 Nxp B.V. Überspannungsschutzvorrichtung
US9184248B2 (en) 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
US10020367B2 (en) * 2014-04-30 2018-07-10 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP2015220437A (ja) 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
US9224816B2 (en) * 2014-05-21 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US9985124B2 (en) * 2014-06-27 2018-05-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
US10892319B2 (en) * 2016-08-19 2021-01-12 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2017099122A1 (ja) 2017-06-15
CN108463885A (zh) 2018-08-28
US20180366346A1 (en) 2018-12-20
JP7286715B2 (ja) 2023-06-05
US10366905B2 (en) 2019-07-30
US20190311917A1 (en) 2019-10-10
CN114823859A (zh) 2022-07-29
JP6908528B2 (ja) 2021-07-28
JPWO2017099122A1 (ja) 2018-09-27
US10832922B2 (en) 2020-11-10
JP2021158388A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
DE112016005685T5 (de) Halbleiterbauteil
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004374B4 (de) Halbleitervorrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE10211688B4 (de) Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE10303335B4 (de) Halbleiterbauteil
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE112011101442B4 (de) Halbleitervorrichtung
DE10205345B9 (de) Halbleiterbauelement
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102016106346B4 (de) Feldplattengraben-Halbleitervorrichtung mit planarem Gate
DE202012013723U1 (de) Halbleiterbauteil
DE102013204252B4 (de) Halbleiterbauelement
DE10133543A1 (de) Bidirektionales Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102011080891A1 (de) Halbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE112017004153T5 (de) Halbleitervorrichtung
DE112010005980T5 (de) Halbleiterelement
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication