CN112786532A - 一种功率模组制造方法及功率模组封装结构 - Google Patents
一种功率模组制造方法及功率模组封装结构 Download PDFInfo
- Publication number
- CN112786532A CN112786532A CN202110038664.7A CN202110038664A CN112786532A CN 112786532 A CN112786532 A CN 112786532A CN 202110038664 A CN202110038664 A CN 202110038664A CN 112786532 A CN112786532 A CN 112786532A
- Authority
- CN
- China
- Prior art keywords
- wafer
- carrier
- electrode
- power module
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 37
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 4
- 238000011068 loading method Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 149
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Abstract
本发明公开一种功率模组制造方法及功率模组封装结构，该功率模组制造方法包括：准备步骤、晶圆划片步骤、上载体步骤、第一互连步骤及第二互连步骤；该功率模组封装结构包括：载体；晶片堆叠体，其包括第一晶片，以及制备于第一晶片的顶部的第二晶片；第一晶片的顶部设有第一顶部电极，第二晶片的顶部设有第二顶部电极；第一晶片的底部固定于载体；第一电连接件，其将第一顶部电极与载体电连接；第二电连接件，其将第二顶部电极与第一顶部电极电连接。该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率模组制造方法及功率模组封装结构。
背景技术
现有的半导体功率模组，一般将两个或多个晶片焊在引线框架上，然后通过金属线实现晶片的电极之间的电性互连，以满足功率模组的功能设计需求。半导体封装产品(如半导体功率模组)的体积越小，越有利于提高器件的密集度、集成度。但是，现有技术中的功率模组的封装尺寸较大。
发明内容
本发明实施例的一个目的在于：提供一种功率模组制造方法，其可缩短封装时间，提高封装效率；并且可缩小功率模组的封装尺寸。
本发明实施例的另一个目的在于：提供一种功率模组封装结构，其可降低封装高度，且第一晶片和第二晶片的平坦度可得到优化。
为达上述目的，本发明采用以下技术方案：
一种功率模组制造方法，包括：
准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；
晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片，将第二晶圆切割为若干第二晶片，从而得到若干晶片堆叠体；所述晶片堆叠体包括所述第一晶片，以及堆叠于所述第一晶片的顶部的第二晶片；
上载体步骤：提供载体，将所述晶片堆叠体固定于所述载体；
第一互连步骤：采用第一电连接件将第一晶片顶部的第一顶部电极与载体电连接；
第二互连步骤：采用第二电连接件将第二晶片顶部的第二顶部电极与第一晶片顶部的第一顶部电极电连接。
作为优选，还包括晶圆处理步骤：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成隔离层，所述隔离层为钝化层或绝缘层，将所述第一顶部电极由所述隔离层露出；在所述隔离层的顶部加工形成铜层；在所述铜层的顶部制备所述第二晶圆，以形成堆叠型晶圆。
作为优选，在所述上载体步骤中，在所述载体上提供结合材料，将所述晶片堆叠体设于所述结合材料上，经过固化，使所述结合材料固化形成结合层，所述晶片堆叠体通过所述结合层固定于所述载体。
一种功率模组封装结构，包括：
载体；
晶片堆叠体，其包括第一晶片，以及制备于所述第一晶片的顶部的第二晶片；所述第一晶片的顶部设有第一顶部电极，所述第二晶片的顶部设有第二顶部电极；所述第一晶片的底部固定于所述载体；
第一电连接件，其将所述第一顶部电极与所述载体电连接；
第二电连接件，其将所述第二顶部电极与所述第一顶部电极电连接。
作为优选，所述晶片堆叠体包括隔离层，所述隔离层为钝化层或绝缘层；所述隔离层设于所述第一晶片的顶面，所述第二晶片生长于所述隔离层的顶部。
作为优选，所述隔离层上设有引出窗口，所述第一顶部电极由所述引出窗口露出；在高度方向上，所述第一顶部电极的投影位于所述第二晶片外。
作为优选，还包括铜层，在所述隔离层的顶部设有铜层，所述第二晶片生长于所述铜层的顶部。
作为优选，所述第一晶片通过含银的结合层结合于所述载体的顶部。
作为优选，所述第一电连接件为金属键合线，所述第二电连接件为金属键合线。
作为优选，所述第一晶片包括第一源极、第一栅极和第一漏极，所述第一源极、第一栅极和第一漏极均为所述第一顶部电极；所述第二晶片包括第二源极、第二栅极和第二漏极，所述第二源极、第二栅极和第二漏极均为所述第二顶部电极；
所述第二源极通过所述第一电连接件与所述第一源极电连接，所述第二栅极通过所述第一电连接件与所述第一栅极电连接，所述第二漏极通过所述第一电连接件与所述第一漏极电连接；
所述第一源极通过所述第二电连接件与所述载体电连接，所述第一栅极通过所述第二电连接件与所述载体电连接，所述第一漏极通过所述第二电连接件与所述载体电连接；所述载体为引线框架。
本发明的有益效果为：该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明实施例所述功率模组封装结构的结构示意图；
图2为图1中的A部放大图；
图中：10、载体；20、晶片堆叠体；21、第一晶片；211、第一源极；212、第一栅极；213、第一漏极；22、第二晶片；221、第二源极；222、第二栅极；223、第二漏极；23、隔离层；231、引出窗口；24、铜层；31、第一电连接件；32、第二电连接件；40、结合层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明提出了一种功率模组制造方法，该制造方法制造对晶片堆叠体20进行封装得到的功率模组封装结构，既缩小了封装结构的平面尺寸(x-y平面)，使其可满足高密集度需求；并且，第一晶片21和第二晶片22的堆叠在晶圆制程中完成，如此可缩短封装制程的时间，提高封装的效率，提高UPH；再者，由于第一晶片21和第二晶片22的堆叠在晶圆制程中完成，如此可优化第一晶片21和第二晶片22的平坦度，使二者的平坦度一致性更高，满足更高的平坦度参数要求，同时，也可以降低封装产品的封装高度。
如图1-2所示，在本发明的功率模组制造方法的一实施例中，该功率模组制造方法包括晶圆制程和封装制程；
在所述晶圆制程中，对晶圆进行处理，晶圆处理方法如下：
提供顶部具有第一顶部电极的第一晶圆；
在第一晶圆的顶面加工形成钝化层或绝缘层，钝化层或绝缘层作为隔离层23，所述第二顶部电极由所述隔离层23的引出窗口231露出；
在隔离层23的顶部，即在隔离层23背离第一晶圆的一侧，加工形成铜层24；
在铜层24的顶部，即在铜层24背离隔离层23的一侧，制备顶部具有第二顶部电极的第二晶圆；
该封装制程包括：
准备步骤：提供堆叠型晶圆，堆叠型晶圆包括第一晶圆及设于第一晶圆的顶部的第二晶圆，第一晶圆的顶部设有第一顶部电极，第二晶圆的顶部设有第二顶部电极；
晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片21，将第二晶圆切割为若干第二晶片22，从而得到若干晶片堆叠体20；所述晶片堆叠体20包括所述第一晶片21，以及堆叠于所述第一晶片21的顶部的第二晶片22；
上载体10步骤：提供载体10，将所述晶片堆叠体20固定于所述载体10；
第一互连步骤：采用第一电连接件31将第一晶片21顶部的第一顶部电极与载体10电连接；
第二互连步骤：采用第二电连接件32将第二晶片22顶部的第二顶部电极与第一晶片21顶部的第一顶部电极电连接。
优选地，第一晶片21和第二晶片22为功率晶片，第一晶片21和第二晶片22为裸芯片。
本发明的功率模组制造方法，第一晶片21和第二晶片22在同一晶圆制程中实现堆叠，无需在封装制程中采用锡膏等结合材料将第二晶片22焊接或粘合于第一晶片21的顶部，第二晶片22直接制备于第一晶片21的顶部，可减小整个晶片堆叠体20的高度，从而减小整个功率模组封装结构的高度，从而满足功率模组的更高的应用需求。并且，第一晶片21和第二晶片22可在同一晶圆制程中实现打磨抛光，从而可优化第一晶片21和第二晶片22的共平坦度，使第一晶片21和第二晶片22的平坦度的一致性更高，满足更高的平坦度要求。
在本实施例中，在第一晶片21的顶部设有三个第一顶部电极，三个第一顶部电极分别为第一源极211、第一栅极212和第一漏极213；在第二晶片22的顶部设有三个第二顶部电极，三个第二顶部电极分别为第二源极221、第二栅极222和第二漏极223。
在其他实施例中，第一晶片21和第二晶片22也可采用其他电极分布形式。
在本实施例中，载体10用于作为晶片堆叠体20的层承载支撑结构，载体10还用于将第一晶片21和第二晶片22的电极外引，以实现第一晶片21、第二晶片22与外部电路(如PCB板)的导通。
在本实施例中，采用引线框架作为载体10。在其他实施例中，也可以采用陶瓷覆铜板等作为载体10。
由于对于功率器件而言，其在工作时会产生较多热量，要保证功率模组的散热性能，才能保证功率模组的运行的可靠性，本发明的制造方法在制备第二晶圆之前，在第一晶片21和第二晶片22之间加工形成铜层24，铜具有良好的导热性能，可提升功率模组的散热性能。
本实施例中，通过镀铜的方式加工形成铜层24，镀铜的方式也便于在晶圆制程中应用。在其他实施例中，也可以通过其他方式加工形成铜层24。
本发明的制造方法中，通过加工隔离层23，可为第一晶圆的表面提供电气保护和物理保护，并且，便于在第一晶圆和第二晶圆之间加工铜层24，将铜层24加工在隔离层23的顶部而非直接加工在第一晶圆的顶部，避免铜层24影响第一晶圆。
在一实施例中，在第一互连步骤中，采用的第一电连接件31为第一键合线，第一键合线为铜线或铝线或其他导电线，通过热压焊或超声焊或热超声焊将第一键合线的两端分别焊接于第一顶部电极和载体10的焊盘；在第二互连步骤中，采用的第二电连接件32为第二键合线，第二键合线为铜线或铝线或其他导电线，通过热压焊或超声焊或热超声焊将第二键合线的两端分别焊接于第二顶部电极和载体10的焊盘。
在其他实施例中，也可以采用其他第一电连接件31、第二电连接件32，例如铜片等；也可通过其他电连接方式实现第一电连接件31与其他结构的电连接。
在一实施例中，在上载体10步骤中，在载体10上提供结合材料，将所述晶片堆叠体20设于所述结合材料上，使所述第一晶片21的底部与所述结合材料接触，经过固化，使所述结合材料固化形成结合层40，所述晶片堆叠体20通过所述结合层40固定于所述载体10。
优选地，采用的结合材料为含银的结合材料；在结合材料中掺银颗粒，银具有良好的导热性能，如此，可提升该功率模组的散热性能。
优选地，可采用掺银的环氧树脂(Ag epoxy)或烧结银作为结合材料。
在另一实施例中，在加工隔离层23时，通过对第一晶圆的顶面进行钝化处理，形成钝化层，钝化层作为隔离层23，钝化层为不良导电层。
在另一实施例中，在加工隔离层23时，通过在第一晶圆的顶面涂覆散热绝缘胶，可形成绝缘层。
本发明还提出一种功率模组封装结构，该封装结构可缩小封装结构的尺寸，并且可优化第一晶片21和第二晶片22的共平坦度。
如图1-2所示，在本发明的功率模组封装结构的一实施例中，该功率模组封装结构包括：
载体10；
晶片堆叠体20，其包括第一晶片21，以及制备于所述第一晶片21的顶部的第二晶片22；所述第一晶片21的顶部设有第一顶部电极，所述第二晶片22的顶部设有第二顶部电极；所述第一晶片21的底部通过结合层40结合于所述载体10的顶部；
第一电连接件31，其将所述第一顶部电极与所述载体10电连接；
第二电连接件32，其将所述第二顶部电极与所述第一顶部电极电连接。
其中，本实施例中，载体10为引线框架，引线框架包括引脚，第一顶部电极通过第一电连接件31与引脚电连接，引脚用于第一晶片21和第二晶片22的电极与外部的电路板或其他电子器件电连接。
在其他实施例中，载体10也可以采用陶瓷覆铜板等。
本实施例的功率模组封装结构，通过第二晶片22与第一晶片21堆叠，缩小了封装结构的平面尺寸(x-y平面)，可满足高密集度需求；并且，由于第一晶片21和第二晶片22的堆叠在晶圆制程中完成，如此可优化第一晶片21和第二晶片22的平坦度，使二者的平坦度一致性更高，满足更高的平坦度参数要求，同时，也可以降低封装产品的封装高度(z方向高度)。
在本实施例中，第一晶片21和第二晶片22均为三极管晶片，在第一晶片21的顶部设有三个第一顶部电极，三个第一顶部电极分别为第一源极211、第一栅极212和第一漏极213；在第二晶片22的顶部设有三个第二顶部电极，三个第二顶部电极分别为第二源极221、第二栅极222和第二漏极223。其中，所述第二源极221通过所述第一电连接件31与所述第一源极211电连接，所述第二栅极222通过所述第一电连接件31与所述第一栅极212电连接，所述第二漏极223通过所述第一电连接件31与所述第一漏极213电连接；所述第一源极211通过所述第二电连接件32与所述载体10电连接，所述第一栅极212通过所述第二电连接件32与所述载体10电连接，所述第一漏极213通过所述第二电连接件32与所述载体10电连接。
在其他实施例中，第一晶片21和第二晶片22也可采用其他电极分布形式。
在另一实施例中，第一晶片21的平面尺寸大于第二晶片22的平面尺寸，第一晶片21的顶面的面积大于第二晶片22的底面的面积，从而既可实现第二晶片22在晶圆制程时堆叠于第一晶片21的顶部，又可使第一晶片21的顶面的一部分露出，以使第一顶部电极露出，便于实现第一晶片21与第二晶片22、载体10的电性互连。
在另一实施例中，为了提升功率模组封装结构中的晶片的散热性能，晶片堆叠体20还包括铜层24，在第二晶片22的顶部还设有铜层24，在铜层24背离第一晶片21的一侧制备第二晶片22；铜层24具有良好的散热性能，可改善该功率模组封装结构的热性能。
在另一实施例中，为了保证第一晶片21的可靠工作，在第一晶片21的顶面设有隔离层23，隔离层23为钝化层或绝缘层，通过隔离层23对第一晶片21的内部电路进行电气保护，也便于在第一晶片21的顶部设置第二晶片22。
在另一实施例中，晶片堆叠体20包括设置第一晶片21和第二晶片22之间的隔离层23和铜层24，第一晶片21的顶面、隔离层23、铜层24、第二晶片22的底面依次结合，在铜层24与第一晶片21之间，设置隔离层23，将铜层24加工在隔离层23的顶部而非直接加工在第一晶片21的顶部，避免铜层24影响第一晶片21的电路，保证第一晶片21的可靠工作。
在该实施例中，为了在封装时，便于将第一顶部电极与第二顶部电极、载体10电连接，在隔离层23上设置引出窗口231，第一顶部电极由引出窗口231露出，并且，在高度方向上，第一顶部电极的投影位于第二晶片22之外，从而避免第二晶片22遮挡覆盖第一顶部电极，便于将第一顶部电极与其他结构电连接。
在另一实施例中，第一晶片21与载体10之间通过含银的结合材料结合，结合材料固化后形成结合层40；银具有良好的导热性能，结合层40为含银的结合层40可降低第一晶片21与载体10之间的热阻，从而提升该功率模组的散热性能。
在另一实施例中，第一晶片21与载体10之间通过掺杂银的环氧树脂结合层40(Agepoxy)结合。
在另一实施例中，第一晶片21与载体10之间通过烧结银结合。
在另一实施例中，第一顶部电极设在第一晶片21背离载体10的一侧，第二顶部电极设在第二晶片22背离载体10的一侧，第一电连接件31、第二电连接件32均为金属键合线。
其中，金属键合线可以为铜线、铝线等。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。
Claims (10)
1.一种功率模组制造方法，其特征在于，包括：
准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；
晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片(21)，将第二晶圆切割为若干第二晶片(22)，从而得到若干晶片堆叠体(20)；所述晶片堆叠体(20)包括所述第一晶片(21)，以及堆叠于所述第一晶片(21)的顶部的第二晶片(22)；
上载体(10)步骤：提供载体(10)，将所述晶片堆叠体(20)固定于所述载体(10)；
第一互连步骤：采用第一电连接件(31)将第一晶片(21)顶部的第一顶部电极与载体(10)电连接；
第二互连步骤：采用第二电连接件(32)将第二晶片(22)顶部的第二顶部电极与第一晶片(21)顶部的第一顶部电极电连接。
2.根据权利要求1所述的功率模组制造方法，其特征在于，还包括晶圆处理步骤：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成隔离层(23)，所述隔离层(23)为钝化层或绝缘层，将所述第一顶部电极由所述隔离层(23)露出；在所述隔离层(23)的顶部加工形成铜层(24)；在所述铜层(24)的顶部制备所述第二晶圆，以形成堆叠型晶圆。
3.根据权利要求1所述的功率模组制造方法，其特征在于，在所述上载体(10)步骤中，在所述载体(10)上提供结合材料，将所述晶片堆叠体(20)设于所述结合材料上，经过固化，使所述结合材料固化形成结合层(40)，所述晶片堆叠体(20)通过所述结合层(40)固定于所述载体(10)。
4.一种功率模组封装结构，其特征在于，包括：
载体(10)；
晶片堆叠体(20)，其包括第一晶片(21)，以及制备于所述第一晶片(21)的顶部的第二晶片(22)；所述第一晶片(21)的顶部设有第一顶部电极，所述第二晶片(22)的顶部设有第二顶部电极；所述第一晶片(21)的底部固定于所述载体(10)；
第一电连接件(31)，其将所述第一顶部电极与所述载体(10)电连接；
第二电连接件(32)，其将所述第二顶部电极与所述第一顶部电极电连接。
5.根据权利要求4所述的功率模组封装结构，其特征在于，所述晶片堆叠体(20)包括隔离层(23)，所述隔离层(23)为钝化层或绝缘层；所述隔离层(23)设于所述第一晶片(21)的顶面，所述第二晶片(22)生长于所述隔离层(23)的顶部。
6.根据权利要求5所述的功率模组封装结构，其特征在于，所述隔离层(23)上设有引出窗口(231)，所述第一顶部电极由所述引出窗口(231)露出；在高度方向上，所述第一顶部电极的投影位于所述第二晶片(22)外。
7.根据权利要求6所述的功率模组封装结构，其特征在于，还包括铜层(24)，在所述隔离层(23)的顶部设有铜层(24)，所述第二晶片(22)生长于所述铜层(24)的顶部。
8.根据权利要求4-7任一项所述的功率模组封装结构，其特征在于，所述第一晶片(21)通过含银的结合层(40)结合于所述载体(10)的顶部。
9.根据权利要求4-7任一项所述的功率模组封装结构，其特征在于，所述第一电连接件(31)为金属键合线，所述第二电连接件(32)为金属键合线。
10.根据权利要求4-7任一项所述的功率模组封装结构，其特征在于，所述第一晶片(21)包括第一源极(211)、第一栅极(212)和第一漏极(213)，所述第一源极(211)、第一栅极(212)和第一漏极(213)均为所述第一顶部电极；所述第二晶片(22)包括第二源极(221)、第二栅极(222)和第二漏极(223)，所述第二源极(221)、第二栅极(222)和第二漏极(223)均为所述第二顶部电极；
所述第二源极(221)通过所述第一电连接件(31)与所述第一源极(211)电连接，所述第二栅极(222)通过所述第一电连接件(31)与所述第一栅极(212)电连接，所述第二漏极(223)通过所述第一电连接件(31)与所述第一漏极(213)电连接；
所述第一源极(211)通过所述第二电连接件(32)与所述载体(10)电连接，所述第一栅极(212)通过所述第二电连接件(32)与所述载体(10)电连接，所述第一漏极(213)通过所述第二电连接件(32)与所述载体(10)电连接；所述载体(10)为引线框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110038664.7A CN112786532A (zh) | 2021-01-12 | 2021-01-12 | 一种功率模组制造方法及功率模组封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110038664.7A CN112786532A (zh) | 2021-01-12 | 2021-01-12 | 一种功率模组制造方法及功率模组封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786532A true CN112786532A (zh) | 2021-05-11 |
Family
ID=75755400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110038664.7A Pending CN112786532A (zh) | 2021-01-12 | 2021-01-12 | 一种功率模组制造方法及功率模组封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786532A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020031864A1 (en) * | 1996-05-20 | 2002-03-14 | Ball Michael B. | Method of fabrication of stacked semiconductor devices |
| US20040124512A1 (en) * | 2002-12-30 | 2004-07-01 | Advanced Semiconductor Engineering, Inc. | Thermal enhance MCM package |
| TWI248178B (en) * | 2004-10-21 | 2006-01-21 | Advanced Semiconductor Eng | Chip scale package |
| US20090278167A1 (en) * | 2008-05-08 | 2009-11-12 | Desno Corporation | Semiconductor device including a plurality of chips and method of manufacturing semiconductor device |
| US20120181510A1 (en) * | 2011-01-19 | 2012-07-19 | International Business Machines Corporation | Graphene Devices and Semiconductor Field Effect Transistors in 3D Hybrid Integrated Circuits |
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
| CN108463885A (zh) * | 2015-12-11 | 2018-08-28 | 罗姆股份有限公司 | 半导体装置 |
-
2021
- 2021-01-12 CN CN202110038664.7A patent/CN112786532A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020031864A1 (en) * | 1996-05-20 | 2002-03-14 | Ball Michael B. | Method of fabrication of stacked semiconductor devices |
| US20040124512A1 (en) * | 2002-12-30 | 2004-07-01 | Advanced Semiconductor Engineering, Inc. | Thermal enhance MCM package |
| TWI248178B (en) * | 2004-10-21 | 2006-01-21 | Advanced Semiconductor Eng | Chip scale package |
| US20090278167A1 (en) * | 2008-05-08 | 2009-11-12 | Desno Corporation | Semiconductor device including a plurality of chips and method of manufacturing semiconductor device |
| US20120181510A1 (en) * | 2011-01-19 | 2012-07-19 | International Business Machines Corporation | Graphene Devices and Semiconductor Field Effect Transistors in 3D Hybrid Integrated Circuits |
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
| CN108463885A (zh) * | 2015-12-11 | 2018-08-28 | 罗姆股份有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
| KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
| EP2526565B1 (en) | Semiconductor packaging method | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| TW200537672A (en) | Land grid array packaged device and method of forming same | |
| CN214043635U (zh) | 一种智能功率模块及电力电子设备 | |
| CN211150513U (zh) | 封装体 | |
| CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
| CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN112786532A (zh) | 一种功率模组制造方法及功率模组封装结构 | |
| CN112786567A (zh) | 一种半导体功率模组及半导体功率模组的封装方法 | |
| KR20110055985A (ko) | 스택 패키지 | |
| CN213635958U (zh) | 复合封装结构及复合封装结构模块 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN112701049A (zh) | 一种半导体模块的封装方法及半导体模块 | |
| CN211238226U (zh) | 功率半导体封装器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| TWI820690B (zh) | 功率模組及其製造方法 | |
| CN217933787U (zh) | 一种大功率整流器件 | |
| CN211428145U (zh) | 一种叠层芯片封装结构 | |
| CN217691140U (zh) | 一种提升散热性能的倒装氮化镓功率器件 | |
| CN213340380U (zh) | 一种半导体器件封装结构 | |
| CN216250730U (zh) | 一种堆叠式芯片封装件 | |
| EP4084063A1 (en) | Semiconductor module with bond wire loop exposed from a moulded body and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210511 |