JP7349089B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7349089B2 JP7349089B2 JP2019089389A JP2019089389A JP7349089B2 JP 7349089 B2 JP7349089 B2 JP 7349089B2 JP 2019089389 A JP2019089389 A JP 2019089389A JP 2019089389 A JP2019089389 A JP 2019089389A JP 7349089 B2 JP7349089 B2 JP 7349089B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor
- silicon carbide
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明にかかる炭化珪素半導体装置として、nチャネル炭化珪素IGBT20を例に説明する。図1は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
y=2(Y=0.6μm)のとき、x=-0.2~0.2(X=-0.3~0.3μm)
y=3(Y=0.9μm)のとき、x=0~0.9(X=0~1.4μm)
y=4(Y=1.2μm)のとき、x=0.5~2.5(X=0.9~3.9μm)
y=2(Y=0.6μm)のとき、x=-0.2~0(X=-0.3~0μm)
y=3(Y=0.9μm)のとき、x=0~0.6(X=0~0.9μm)
y=4(Y=1.2μm)のとき、x=0.5~1.5(X=0.9~2.4μm)
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、nチャネル型IGBTを作製(製造)する場合を例に説明する。図6~図10は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
2、102 n型FS層
3、103 n-型ドリフト層
4、104 n型ホールバリア領域
5、105 n型CS層
6、106 p型ベース領域
7、107 n+型エミッタ領域
8、108 p+型コンタクト領域
9、109 ゲート絶縁膜
10、110 ゲート電極
11、111 層間絶縁膜
12、112 エミッタ電極
13、113 エミッタ配線
14、114 保護膜
15、115 コレクタ電極
16 JFET領域
17、117 p型コンタクト層
20、120 nチャネル炭化珪素IGBT
30 nチャネル炭化珪素MOSFET
31 n型半導体基板
37 n+型ソース領域
42 ソース電極
43 ソース配線
45 ドレイン電極
Claims (3)
- 第1導電型の第1半導体層と、
前記第1半導体層の一方の主面側に設けられた第1導電型の第2半導体層と、
前記第2半導体層の、前記第1半導体層に対して反対側の表面に設けられた第2導電型の第1半導体領域と、
前記第1半導体層内に設けられた前記第1半導体層より不純物濃度が高い第1導電型の第2半導体領域と、
前記第1半導体領域の、前記第1半導体層に対して反対側の表面に選択的に設けられた第1導電型の第3半導体領域と、
前記第1半導体領域の、前記第1半導体層と前記第3半導体領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記第1半導体領域および前記第3半導体領域に接する第1電極と、
前記第1半導体層の他方の主面側に設けられた第2導電型の第3半導体層と、
前記第3半導体層の、前記第1半導体層に対して反対側の表面に接する第2電極と、
を備え、
前記第1半導体領域と前記第2半導体領域とは離間し、
前記第2半導体領域は、前記第1半導体領域と深さ方向に対向する領域のみに設けられ、
前記第2半導体領域の幅は、前記第1半導体領域の幅より所定の距離狭められ、
前記離間の距離および前記所定の距離は、オン抵抗を前記第2半導体領域が設けられていない炭化珪素半導体装置の0.9倍、かつ、前記ゲート絶縁膜中の電界強度を1.9MV/cm以下とする範囲内の値であることを特徴とする炭化珪素半導体装置。 - 前記離間の距離および前記所定の距離は、オン抵抗を前記第2半導体領域が設けられていない炭化珪素半導体装置の0.8倍、かつ、前記ゲート絶縁膜中の電界強度を1.9MV/cm以下とする範囲内の値であることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 第2導電型の第3半導体層の一方の主面側に第1導電型の第1半導体層を形成する第1工程と、
前記第1半導体層内に、前記第1半導体層より不純物濃度が高い第1導電型の第2半導体領域を形成する第2工程と、
前記第1半導体層の、前記第3半導体層に対して反対側の表面に第1導電型の第2半導体層を形成する第3工程と、
前記第2半導体層の、前記第1半導体層に対して反対側の表面に、前記第2半導体領域と離間している第2導電型の第1半導体領域を形成する第4工程と、
前記第1半導体領域の、前記第1半導体層に対して反対側の表面に選択的に第1導電型の第3半導体領域を形成する第5工程と、
前記第1半導体領域の、前記第1半導体層と前記第3半導体領域とに挟まれた領域の表面上にゲート絶縁膜を形成する第6工程と、
前記ゲート絶縁膜の上にゲート電極を形成する第7工程と、
前記第1半導体領域および前記第3半導体領域に接する第1電極を形成する第8工程と、
前記第3半導体層の、前記第1半導体層に対して反対側の表面に接する第2電極を形成する第9工程と、
を含み、
前記第2工程では、前記第2半導体領域を、前記第1半導体領域と深さ方向に対向する領域のみに形成し、前記第2半導体領域の幅を、前記第1半導体領域の幅より所定の距離狭め、前記離間の距離および前記所定の距離を、オン抵抗を前記第2半導体領域が設けられていない炭化珪素半導体装置の0.9倍、かつ、前記ゲート絶縁膜中の電界強度を1.9MV/cm以下とする範囲内の値にすることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089389A JP7349089B2 (ja) | 2019-05-09 | 2019-05-09 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089389A JP7349089B2 (ja) | 2019-05-09 | 2019-05-09 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188039A JP2020188039A (ja) | 2020-11-19 |
JP7349089B2 true JP7349089B2 (ja) | 2023-09-22 |
Family
ID=73222856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019089389A Active JP7349089B2 (ja) | 2019-05-09 | 2019-05-09 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7349089B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116137283A (zh) | 2021-11-17 | 2023-05-19 | 苏州东微半导体股份有限公司 | 半导体超结功率器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013089700A (ja) | 2011-10-14 | 2013-05-13 | Fuji Electric Co Ltd | 半導体装置 |
WO2017099122A1 (ja) | 2015-12-11 | 2017-06-15 | ローム株式会社 | 半導体装置 |
WO2018016208A1 (ja) | 2016-07-19 | 2018-01-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
2019
- 2019-05-09 JP JP2019089389A patent/JP7349089B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013089700A (ja) | 2011-10-14 | 2013-05-13 | Fuji Electric Co Ltd | 半導体装置 |
WO2017099122A1 (ja) | 2015-12-11 | 2017-06-15 | ローム株式会社 | 半導体装置 |
WO2018016208A1 (ja) | 2016-07-19 | 2018-01-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020188039A (ja) | 2020-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793392B2 (en) | Semiconductor device | |
JP5992094B2 (ja) | 半導体装置 | |
US8354715B2 (en) | Semiconductor device and method of fabricating the same | |
JP5481605B2 (ja) | 半導体素子 | |
JP6611960B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
US10490625B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
WO2017047286A1 (ja) | 半導体装置 | |
US20150263150A1 (en) | Semiconductor device and method for manufacturing same | |
US20170141222A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2018037701A1 (ja) | 半導体装置 | |
JP2013102111A (ja) | 半導体装置およびその製造方法 | |
JP3800047B2 (ja) | 電界効果トランジスタ | |
US10269952B2 (en) | Semiconductor device having steps in a termination region and manufacturing method thereof | |
JP7349089B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US8766277B2 (en) | Semiconductor device and manufacturing method of the same | |
US10147797B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP6234696B2 (ja) | 半導体装置 | |
WO2016013182A1 (ja) | 炭化珪素半導体素子およびその製造方法 | |
JP7410478B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2020087958A (ja) | 半導体装置 | |
JP7106882B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7396000B2 (ja) | 炭化珪素半導体装置 | |
JP2021010027A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 | |
JP7476502B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7349089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |