JP2841940B2 - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2841940B2
JP2841940B2 JP3194600A JP19460091A JP2841940B2 JP 2841940 B2 JP2841940 B2 JP 2841940B2 JP 3194600 A JP3194600 A JP 3194600A JP 19460091 A JP19460091 A JP 19460091A JP 2841940 B2 JP2841940 B2 JP 2841940B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode plate
semiconductor
convex step
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3194600A
Other languages
English (en)
Other versions
JPH04251942A (ja
Inventor
建志 甕
好友 荻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3194600A priority Critical patent/JP2841940B2/ja
Priority to GB9126847A priority patent/GB2251725B/en
Priority to DE4142066A priority patent/DE4142066A1/de
Publication of JPH04251942A publication Critical patent/JPH04251942A/ja
Priority to US08/047,612 priority patent/US5381038A/en
Application granted granted Critical
Publication of JP2841940B2 publication Critical patent/JP2841940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを挟んで
その両側に電極板を重ね合わせ、両者間をはんだ接合し
て組立てたディスク型半導体素子に関する。
【０００２】
【従来の技術】まず、シリコン・サージアブソーバを例
に、頭記したディスク型半導体素子の従来構造を図２０
ないし図２３に示す。図において、１は外形が方形状で
ある半導体チップ、２は半導体チップ１を挟んでその上
下両面に重ね合わせて両者間をはんだ接合した円板状の
電極板、３は半導体チップ１と電極板２との間を接合し
たはんだ層である。ここで、半導体チップ１の上下両面
にはＰ形領域とＮ形領域とが接する接合４に沿って厚み
数μｍ程度の保護膜（シリコン酸化膜）５が肉盛り形成
されており、該保護膜５で囲まれた内側の面域（方形
面）をはんだ接合面６として、ここに平坦板としてなる
電極板２がはんだ付けされている。なお、半導体チップ
１に電極板２をはんだ付けするには、半導体チップ１と
電極板２との間にはんだシートを挟み込み、組立治具を
用いてチップ，電極板，はんだシートを上下に積み重ね
た状態に保持し、加熱炉に通してチップ１と電極板２と
の間をはんだ接合するようにしている。
【０００３】
【発明が解決しようとする課題】ところで、前記のよう
に平坦な電極板を半導体チップの両面にはんだ付け接合
して組立てた従来構造では次記のような問題がある。 （１）電極板２が平坦板であると、半導体素子の組立て
の際に半導体チップ１の表面に肉盛りされた保護膜５が
邪魔となって電極板２が半導体チップ１のはんだ接合面
６に密着せず、僅かに浮いた状態になる。このために、
はんだ付け工程ではんだ量が不足すると半導体チップ１
と電極板２との間のはんだ付けが不良となり、半導体素
子の動作特性が十分に発揮できなくなる。さらに、当該
半導体素子の使用時に電極板２を介して外部から半導体
チップ１に加圧力を加えると、電極板２が保護膜５の表
面に直接接触してるために、保護膜５に集中応力が作用
し、これが原因で保護膜５にクラック，破損の生じるお
それがある。
【０００４】（２）はんだ付けを行う際に、溶融はんだ
が電極板２の全面域に広がろうとするため、そのときに
働くはんだの表面張力により半導体チップ１が電極板２
の中心位置から勝手にずれ動き、図２２，図２３の鎖線
で表すように半導体チップ１の周縁一部が電極板２の外
周縁より外側にはみ出した状態ではんだ付けされること
がある。しかも、このような状態ではんだ付けされた半
導体素子は、その後の取扱い時に電極板より外側にはみ
出した半導体チップ１に物が当たるとチップに亀裂が生
じたり破損するおそれがあるため不良製品となる。
【０００５】（３）半導体チップ１を挟んで向かい合う
２枚の電極板２の相互間隔は、半導体チップの厚み寸法
に相当した絶縁距離しか確保できないため、サージ電圧
が印加した際に半導体チップ１の特性に関係なく電極板
と電極板の間で放電が生じ、この結果としてサージアブ
ソーバでは半導体チップによるサージ吸収機能が発揮で
きなくなることがある。
【０００６】（４）また、前記半導体素子の組立体に対
しては、半導体チップを外力から保護する手段として、
半導体チップ１の周面にシリコーンゴムなどを塗布，硬
化させて保護層を形成することが従来より一般に実施さ
れているが、この方法は作業性が頗る悪く、液状のシリ
コーンゴムを塗布する際に細心の注意を払わないと所定
箇所以外の不要部分、例えば電極板の表面にも誤ってシ
リコーンゴムが付着したり、半導体チップの四隅コーナ
ー部で層厚が薄くなるなど不具合が多く生じるおそれが
あり、その改善策が望まれている。
【０００７】本発明は上記の点にかんがみなされたもの
であり、頭記したシリコン・サージアブソーバなどのデ
ィスク型半導体素子を対象に、第１の目的は、半導体チ
ップと電極板との間のはんだ付け性を改善して製品の良
品率を高め、併せて電極間に十分な絶縁距離を確保でき
るようにした半導体素子の電極構造を提供することにあ
り、第２の目的は、簡易な方法で素子組立体に対するチ
ップ周域の保護層が形成できるようにした半導体素子を
提供することにある。
【０００８】
【課題を解決するための手段】
【０００９】上記した第１の目的は、本発明により、電
極板の基板中央に半導体チップのはんだ接合面と当接し
合う凸状段部を膨出形成し、該凸状段部を、その端面よ
りも径大，半導体チップの外形よりも径小な第２段部を
備えた二段形の凸状段部に形成した構造、および、前記
の第２段部に対してその段面周縁部に溶融はんだ保持用
のノッチ，あるいはダムを形成した構造とすることによ
り達成される。そして、前記段部の周側面は裾広がりな
テーパ面とするのが好ましい。
【００１０】また、特に凸状段部の端面外形が方形状で
ある電極板については、半導体素子の組立工程で電極板
と半導体チップとの向きを正しく合わせるための補助手
段として、電極基板の凸状段部と反対側の面にオリエン
テーションスリットを形成するか、あるいは電極基板の
周縁一部にオリエンテーションフラットを形成して実施
することができる。
【００１１】一方、第２の目的を達成するために、本発
明の半導体素子においては、半導体チップを囲繞して素
子組立体の外周に電気絶縁性の熱収縮チューブを被着す
るものとする。
【００１２】
【作用】前記構成の電極板を採用して半導体チップとは
んだ接合すると、電極板の基板中央に膨出形成した凸状
段部の端面が半導体チップのはんだ接合面に当接するの
で、この凸状段部がスペーサの役目を果たして電極板の
基板はチップ側の保護膜と非接触の状態ではんだ接合さ
れる。したがって電極板がチップ側の保護膜に直接当た
って保護膜を破損するおそれはない。さらに半導体チッ
プを挟んでその両側に向かい合う電極板の間には凸状段
部がスペーサとなって半導体チップの厚みよりも大な絶
縁距離が確保されるので電極板間での不要な放電のおそ
れがなくなる。
【００１３】そして、前記の凸状段部に第２段部を形成
した二段形構造とすることで、はんだ付けの際に溶融は
んだの広がる範囲が第２段部の段面域内に制限される。
したがって、半導体チップは溶融はんだの表面張力を受
けて電極板の第２段部の領域内に止まるように保持され
る。しかも第２段部の外径は半導体チップの対角寸法よ
りも小径に選定されているので、結果として半導体チッ
プは電極板の基板外周よりはみ出すことがなく、電極板
の中央位置に納まってはんだ接合される。ここで、第２
段部の段面周域にノッチ，ないしダムを形成することに
より、余剰の溶融はんだがノッチ，ダムで阻止されるの
で、溶融はんだが第２段部より外方に流出することがな
くなる。
【００１４】さらに、前記段部の周面を裾広がりなテー
パ面とすることにより、当該半導体素子の組立体を加圧
保持した際に、外部から電極板に加わる加圧力は前記テ
ーパ面域において、はんだ層を介して半導体チップを上
下から押圧する垂直成分の分力と、これと直角方向には
んだ層を外周へ押す成分の分力とに分散される。したが
って半導体チップに荷重する集中応力が緩和されるの
で、チップの破損防止に効果がある。
【００１５】また、特に凸状段部の外形を方形状となし
た電極板に対して、あらかじめオリエンテーションスリ
ット，オリエンテーションフラットを形成しておくこと
により、半導体チップと電極板とを重ね合わせてはんだ
付けする組立工程で、組立治具に対し電極板のオリエン
テーションスリット，オリエンテーションフラットを基
準に半導体チップと電極板の凸状段部の辺が互いに平行
に並ぶように位置合わせが行える。
【００１６】一方、半導体素子の組立体に対して半導体
チップの周域に被着した熱収縮チューブは、その後の取
扱いで半導体チップを外力から保護するように働く。し
かも熱収縮チューブを採用することで、チップ周域に密
着して均一な厚さの保護層を簡単に形成でき、液状のシ
リコーンゴムを塗布，硬化する方法と比べて作業が頗る
簡単となる。
【００１７】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。なお、図２２，図２３に対応する同一部材には同じ
符号が付してある。 参考例１： 図１ないし図３は本発明の参考例を示すものであり、半
導体チップ１を挟んでその両側にはんだ接合される円板
形の電極板２に対し、その基板２ａの中央には半導体チ
ップ１に向けて突き出すように端面の外形が円形をなす
凸状段部２ｂが膨出形成されている。この凸状段部２ｂ
の端面径寸法は半導体チップ１の保護膜５で囲まれたは
んだ接合面６（図２１参照）の一辺の長さよりも小径で
あり、かつその突出高さは保護膜５の厚みよりも大に定
めてある。そして、半導体素子の組立工程では、図４で
示すように、カーボンで作られた組立用治具８の内腔
（組立用治具の内径は電極板の外径よりも0.1 〜0.2 mm
程度大）に半導体チップ１，電極板２，およびはんだシ
ート７を図示のように積み重ねて収容し、続いて治具８
を加熱炉に通してはんだ付けを行う。
【００１８】前記構成の電極板２を採用することによ
り、図１から判るように、電極板２は凸状段部２ｂが半
導体チップ１のはんだ接合面に当接してスペーサの役目
を果たすので、電極板２の基板２ａは半導体チップ１，
特にその保護膜５とは非接触に浮いた状態ではんだ接合
される。また、はんだ付け後の組立状態でも半導体チッ
プ１を挟んで向かい合う電極板２の基板２ａの周縁相互
間には半導体チップ１の厚み寸法ｄよりも大な絶縁距離
Ｄが確保される。また、はんだ付け時に溶融はんだの表
面張力の作用で半導体チップ１が電極２に対して外周側
へずれ動こうとしても、凸状段部２ｂがチップ側の保護
膜５に引っ掛かるので大きく側方にずれるおそれはな
く、基板２ａの略中央に納まってはんだ付けされる。
【００１９】実施例１： 図５〜図９は本発明の請求項１，２，３に対応する実施
例を示すものである。この実施例では、参考例１で述べ
た凸状段部２ｂが二段形の突起として、その中段部には
凸状段部２ｂの端面よりも外方に張り出した第２段部２
ｃが形成されている。なお、この第２段部２ｃの外形は
半導体チップ１の対角寸法よりも小径に定めてある。こ
こで、各寸法についての具体的な数値例を示すと、半導
体チップ１の１辺の長さが 2.6mm（対角寸法が3.67mm）
に対して、電極板２は図７に表したような寸法で構成さ
れている。また、第２段部２ｃに対しては、その段面外
周域に図８に示すようなＶ字溝のノッチ２ｄ、あるいは
図９に示すようなダム２ｅを形成し、はんだ付け時に溶
融はんだが第２段部２ｃの段面領域から外周側へ流出す
るのを防ぐようにしている。
【００２０】上記の構成により、はんだ付け時には溶融
はんだが第２段部２ｃを越えて外周側へ流出することが
なく、これにより半導体チップ１は溶融はんだの表面張
力により基板２ａの中央部に引き寄せられてはんだ接合
される。したがって、図２２，図２３で示したようには
んだ付け工程で半導体チップ１が電極板２より外周へは
み出すことがなく、しかも第２段部２ｃは半導体チップ
１の保護膜５に直接接触することがなく、図５に示すよ
うに半導体チップ１が電極板２の中央位置に正しく納ま
ってはんだ接合される。
【００２１】実施例２： 図１０は本発明の請求項４に対応する実施例を示すもの
である。この実施例では、電極板２の基板２ａの中央に
膨出形成した凸状段部２ｂを円錐台形として、その周側
面が裾広がりなテーパ面２ｆを呈するように形成されて
いる。このように凸状段部２ｂの周側面をテーパ面２ｆ
とすることにより、当該半導体素子を加圧保持した際
に、電極板２に加わる外部からの加圧力は、前記テーパ
面２ｆにおいて、はんだ層３を介して半導体チップ１を
上下から押圧する垂直成分の分力と、これと直角方向に
はんだ層３を外周へ押す分力とに分散される。したがっ
て半導体チップ１に対しその厚み方向に作用する応力が
緩和されるので、半導体チップの破損防止に効果を発揮
する。
【００２２】実施例３： 図１１ないし図１５は本発明の請求項５，６に対応する
実施例を示すものである。すなわち、先述した各実施例
では電極板２に形成した凸状段部２ａが円形であるもの
を示したが、これに対して図１１〜図１５の実施例にお
いては、凸状段部２ｂの端面外形が半導体チップ１と同
じ方形状をなしている。ここで、図１１，図１２におけ
る凸状段部２ｂの端面は一辺の長さが半導体チップ１の
はんだ接合面６（図２１参照）の一辺の長さよりも小さ
く設定されている。また、図１３は先に述べた実施例１
（図５〜図９）と同様に凸状段部を２段形構造としたも
のであり、その第２段部２ｃの外形寸法は半導体チップ
の対角寸法よりは小さく定めてある。さらに図１３の構
成においては、第２段部２ｃの段面周域には図８ないし
図９と同様に溶融はんだの流出防止用のノッチ，あるい
はダムを形成する、さらに図１０と同様に凸状段部の周
側面をテーパ面に形成して実施することができる。
【００２３】さらに、図１１，図１３に示した電極板に
対して、図１４においては、電極板２の凸状突起２ａを
形成した面と反対側の面に位置合わせ用のオリエンテー
ションスリット２ｇが、また図１５においては、電極板
２の周縁一部にオリエンテーションフラット２ｈが形成
されている。そして、半導体素子の組立工程では、図１
６のように組立治具８の腔内底部に設けた突起８ａに前
記した電極板２のオリエンテーションスリット２ｇを嵌
め込んで定位置に保持する。ここで、電極板２に形成し
た方形状の凸状段部２ｂの辺とオリエンテーションスリ
ット２ｇの向きとの関係をあらかじめ定めておけば、オ
リエンテーションスリット２ｇを基準にして、組立治具
８内で電極板２の凸状段部２ｂと半導体チップ１との辺
が互いに平行となるような正しい姿勢に重ね合わせては
んだ付け作業を行うことができる。なお、図１４ではオ
リエンテーションスリット２ｇを２条の平行溝とした
が、これに限定されるものではなく、例えば十字溝とす
ることもできる。また、図１７では組立治具８側にもオ
リエンテーションフラット部８ｂを形成しておき、半導
体素子の組立工程で組立治具８のオリエンテーションフ
ラット部８ｂに電極板２のオリエンテーションフラット
２ｈの向きを合わせて定位置に保持することにより、図
１６と同様にオリエンテーションフラットを基準に組立
治具８で半導体チップと電極板との位置合わせが簡単に
実現できる。
【００２４】実施例４ 図１８，図１９は本発明の請求項７に対応する実施例を
示すものである。この実施例では図１に表した半導体素
子の組立体に対し、半導体チップ１を囲繞して組立体の
外周にプラスチックで作られた電気絶縁性の熱収縮チュ
ーブ９を被着してチップを外力から保護するように構成
したものである。ここで使用する熱収縮チューブ９は肉
厚が数mmから数十mm程度のものであり、半導体チップ１
と電極板２とをはんだ付けして半導体素子を組立てた後
に、図１９のような熱収縮チューブ９を半導体チップ１
の外周に被せて加熱する。これにより熱収縮チューブ９
が収縮してチップ１の周面に密着して周域で均一な厚み
の保護層を形成する。
【００２５】かかる熱収縮チューブを採用することによ
り、従来のように液状のシリコーンゴムを半導体チップ
の周面に塗布して硬化させる方法と比べて作業が簡便で
あり、かつ液状シリコーンゴムが所定箇所以外の不要部
分に付着するといった不具合の生じることもない。
【００２６】
【発明の効果】本発明による半導体素子は、以上説明し
たように構成されているので、次記の効果を奏する。 （１）電極基板の中央に凸状段部を膨出形成したので、
はんだ付け不良を起こすことなく半導体チップのはんだ
接合面に電極板を確実にはんだ付けできる他、凸状段部
がスペーサの役目を果たして電極板の基板を半導体チッ
プ側の保護膜から浮かした状態に保持して半導体チップ
と電極板との間をはんだ接合することができ、これによ
り電極板との機械的な接触による集中応力が原因で保護
膜を破損するようなトラブルの発生を回避できる。
【００２７】（２）また、半導体チップを挟んで対向し
合う電極板の相互間には、凸状段部がスペーサの役目を
果たして半導体チップの厚み寸法よりも大な絶縁距離が
確保されるので、半導体素子の使用時に電極板の間で不
用意な放電が生じるのを防止できる。 （３）さらに、かかる電極板を採用することで、はんだ
接合時に半導体チップが溶融はんだの表面張力により電
極板の中央位置に引き寄せられるようになるので、従来
の平坦電極板を使用したときのように半導体チップが外
側にずれ動いて電極板の周縁からはみ出すといった不具
合を回避でき、これにより製品の良品率が向上する。
【００２８】（４）特に、凸状段部に形成した第２段部
の段面周縁にはんだ保持用のノッチ，ないしダムを形成
した構造では、溶融はんだが第２段部の領域から外側へ
流出するのが防止できるし、また、段部の周面を裾広が
りなテーパ面となすことで、半導体素子を加圧保持した
際に電極板からはんだ層を介して半導体チップに直接作
用する応力荷重を緩和し、半導体チップを破損から安全
に保護できる。 （５）また、凸状段部の端面外形を方形状とした電極板
に対しては、電極板にオリエンテーションスリット，な
いしオリエンテーションフラットを形成しておくことに
より、このオリエンテーションスリット，オリエンテー
ションフラットを基準に半導体素子の組立工程で電極板
の凸状段部と半導体チップの辺と辺が互いに平行となる
ようにする位置合わせが簡単に実現できる。
【００２９】（６）半導体素子の組立体に対して、半導
体チップの外周に熱収縮チューブを被着することによ
り、液状のシリコーンゴムを塗布，硬化させる従来方法
で比べて頗る簡単な作業で、しかもチップ周面に均一な
厚みの保護層を形成できる。
【図面の簡単な説明】
【図１】本発明の参考例１による半導体素子の組立状態
図
【図２】図１の平面図
【図３】図２における電極板の外形斜視図
【図４】半導体チップと電極板とをはんだ付けする組立
工程での状態図
【図５】本発明の実施例１による半導体素子の組立構成
図
【図６】図５の平面図
【図７】図６における電極板の外形斜視図
【図８】ノッチ付き電極板の断面斜視図
【図９】ダム付き電極板の断面斜視図
【図１０】本発明の実施例２による半導体素子の組立構
成図
【図１１】本発明の実施例３による半導体素子の平面図
【図１２】図１１における電極板の外形斜視図
【図１３】図１２の応用実施例を示す電極板の外形斜視
図
【図１４】オリエンテーションスリットを備えた電極板
の外形斜視図
【図１５】オリエンテーションフラットを備えた電極板
の外形斜視図
【図１６】図１４の電極板を採用した半導体素子の組立
工程の状態図
【図１７】図１５の電極板を採用した半導体素子の組立
工程の状態図
【図１８】本発明の実施例４による半導体素子の組立構
成図
【図１９】図１８における熱収縮チューブの外形図
【図２０】本発明の半導体素子に組み込んだ半導体チッ
プの側面図
【図２１】図２０の平面図
【図２２】従来の電極板を採用した半導体素子の組立構
成図
【図２３】図２２の平面図
【符号の説明】
１ 半導体チップ ２ 電極板 ２ａ 電極基板 ２ｂ 凸状段部 ２ｃ 第２段部 ２ｄ ノッチ ２ｅ ダム ２ｆ テーパ面 ２ｇ オリエンテーションスリット ２ｆ オリエンテーションフラット ３ はんだ層 ５ 保護膜 ６ 半導体チップのはんだ接合面 ７ はんだシート ８ 組立治具 ９ 熱収縮チューブ

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】方形状の半導体チップを挟んでその両側に
    半導体チップの対角寸法よりも径大な電極板を重ね合わ
    せ、半導体チップと電極板との間をはんだ接合して組立
    てた半導体素子において、前記電極板の基板中央に半導
    体チップのはんだ接合面と当接し合う凸状段部を膨出形
    成し、該凸状段部が、該凸状段部の端面よりも径大，半
    導体チップの外形よりも径小な第２段部を備えた二段形
    の凸状段部であることを特徴とする半導体素子。
  2. 【請求項２】請求項１記載の半導体素子において、第２
    段部の段面周縁部に溶融はんだ保持用のノッチを形成し
    たことを特徴とする半導体素子。
  3. 【請求項３】請求項１記載の半導体素子において、第２
    段部の段面周縁部に溶融はんだ保持用のダムを形成した
    ことを特徴とする半導体素子。
  4. 【請求項４】方形状の半導体チップを挟んでその両側に
    半導体チップの対角寸法よりも径大な電極板を重ね合わ
    せ、半導体チップと電極板との間をはんだ接合して組立
    てた半導体素子において、前記電極板の基板中央に半導
    体チップのはんだ接合面と当接し合う凸状段部を膨出形
    成し、該凸状段部の周側面が裾広がりなテーパ面である
    ことを特徴とする半導体素子。
  5. 【請求項５】方形状の半導体チップを挟んでその両側に
    半導体チップの対角寸法よりも径大な電極板を重ね合わ
    せ、半導体チップと電極板との間をはんだ接合して組立
    てた半導体素子において、前記電極板の基板中央に半導
    体チップのはんだ接合面と当接し合う凸状段部を膨出形
    成し、該凸状段部の外形が方形状で、かつその端面の一
    辺の長さを半導体チップ表面のはんだ接合面内に納まる
    寸法に定め、電極基板の凸状段部と反対側の面に、位置
    合わせ用のオリエンテーションスリットを形成したこと
    を特徴とする半導体素子。
  6. 【請求項６】方形状の半導体チップを挟んでその両側に
    半導体チップの対角寸法よりも径大な電極板を重ね合わ
    せ、半導体チップと電極板との間をはんだ接合して組立
    てた半導体素子において、前記電極板の基板中央に半導
    体チップのはんだ接合面と当接し合う凸状段部を膨出形
    成し、該凸状段部の外形が方形状で、かつその端面の一
    辺の長さを半導体チップ表面のはんだ接合面内に納まる
    寸法に定め、電極基板の周縁一部に、位置合わせ用のオ
    リエンテーションフラットを形成したことを特徴とする
    半導体素子。
  7. 【請求項７】請求項１，４，５又は６に記載の半導体素
    子において、半導体チップを囲繞して素子組立体の外周
    に電気絶縁性の熱収縮チューブを被着したことを特徴と
    する半導体素子。
JP3194600A 1990-12-19 1991-08-05 半導体素子 Expired - Lifetime JP2841940B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3194600A JP2841940B2 (ja) 1990-12-19 1991-08-05 半導体素子
GB9126847A GB2251725B (en) 1990-12-19 1991-12-18 Semiconductor element including an electrode construction
DE4142066A DE4142066A1 (de) 1990-12-19 1991-12-19 Elektrodenaufbau eines halbleiterelementes
US08/047,612 US5381038A (en) 1990-12-19 1993-04-08 Semiconductor device having passivation protrusions defining electrical bonding area

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP40339590 1990-12-19
JP2-403395 1990-12-19
JP3194600A JP2841940B2 (ja) 1990-12-19 1991-08-05 半導体素子

Publications (2)

Publication Number Publication Date
JPH04251942A JPH04251942A (ja) 1992-09-08
JP2841940B2 true JP2841940B2 (ja) 1998-12-24

Family

ID=26508602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3194600A Expired - Lifetime JP2841940B2 (ja) 1990-12-19 1991-08-05 半導体素子

Country Status (4)

Country Link
US (1) US5381038A (ja)
JP (1) JP2841940B2 (ja)
DE (1) DE4142066A1 (ja)
GB (1) GB2251725B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038330C2 (de) * 2000-08-05 2002-07-11 Bosch Gmbh Robert Lötverfahren zur Befestigung elektrischer Bauelemente
DE10200372A1 (de) * 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul
JP4610250B2 (ja) * 2004-07-20 2011-01-12 富士通株式会社 プリント基板実装部品およびプリント基板ユニット
JP2009224560A (ja) * 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP6263014B2 (ja) 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
US10366905B2 (en) * 2015-12-11 2019-07-30 Rohm Co., Ltd. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE577086A (ja) * 1958-04-03 1900-01-01
DE1176451B (de) * 1958-09-10 1964-08-20 Siemens Ag Verfahren zur Herstellung eines Halbleiter-bauelementes
NL264049A (ja) * 1960-04-29
NL269308A (ja) * 1960-09-16
DE1639420B2 (de) * 1960-09-30 1975-01-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Scheibenförmiges Halbletterbauelement
AT231568B (de) * 1962-02-03 1964-02-10 Siemens Ag Halbleiteranordnung
US3294895A (en) * 1964-07-23 1966-12-27 Westinghouse Electric Corp Semiconductor device with flexible lead connection
DE1439714A1 (de) * 1964-08-12 1969-08-14 Telefunken Patent Verfahren zum sperrschichtfreien Kontaktieren eines Halbleiterkoerpers
DE1564604A1 (de) * 1966-05-14 1970-08-06 Siemens Ag Halbleiterbauelement mit mindestens einem Druckkontakt
GB1255780A (en) * 1968-05-10 1971-12-01 Lucas Industries Ltd Thyristor assemblies
JPS548975A (en) * 1977-06-23 1979-01-23 Mitsubishi Electric Corp Semiconuctor device
WO1982002798A1 (en) * 1981-01-30 1982-08-19 Inc Motorola Button rectifier package for non-planar die
DE3308661A1 (de) * 1983-03-11 1984-09-20 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterelement
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
US5006921A (en) * 1988-03-31 1991-04-09 Kabushiki Kaisha Toshiba Power semiconductor switching apparatus with heat sinks
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung

Also Published As

Publication number Publication date
DE4142066A1 (de) 1992-07-30
GB9126847D0 (en) 1992-02-19
US5381038A (en) 1995-01-10
JPH04251942A (ja) 1992-09-08
GB2251725A (en) 1992-07-15
GB2251725B (en) 1995-01-25

Similar Documents

Publication Publication Date Title
JP3248149B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR930007517B1 (ko) 압접형 반도체장치
CN112166506A (zh) 半导体装置
JPH1098072A (ja) 半導体装置及びその製造方法
JP2841940B2 (ja) 半導体素子
US20020020923A1 (en) Semiconductor device and manufacturing method thereof
JPH08116007A (ja) 半導体装置
JPH04218934A (ja) 半導体装置
US4059837A (en) Glass-moulded type semiconductor device
JPH0951067A (ja) リードフレーム
JPH1050928A (ja) 半導体装置およびその製造方法
US4477826A (en) Arrangement for aligning and attaching a shim to a semiconductor element
JPH0438859A (ja) 電子部品組立構造及びその組立方法
JPH06232385A (ja) 半導体装置
JPS6412092B2 (ja)
JP3520976B2 (ja) 半導体装置の接合構造
JPH07211731A (ja) 半導体装置
JPH0684923A (ja) 半導体装置
JP3576540B2 (ja) マルチチップパッケージ
JP2528687Y2 (ja) プレナ−型２端子双方向サイリスタ
JP2003338524A (ja) 電子部品および電子部品実装体
JP3180868B2 (ja) 加圧接触形半導体装置の製造方法
JP2598573B2 (ja) 圧接型半導体装置
CA1177580A (en) Button rectifier package for non-planar die
JP2004079742A (ja) 半導体チップを使用した半導体装置