DE4142066A1 - Elektrodenaufbau eines halbleiterelementes - Google Patents
Elektrodenaufbau eines halbleiterelementesInfo
- Publication number
- DE4142066A1 DE4142066A1 DE4142066A DE4142066A DE4142066A1 DE 4142066 A1 DE4142066 A1 DE 4142066A1 DE 4142066 A DE4142066 A DE 4142066A DE 4142066 A DE4142066 A DE 4142066A DE 4142066 A1 DE4142066 A1 DE 4142066A1
- Authority
- DE
- Germany
- Prior art keywords
- stepped
- semiconductor chip
- semiconductor element
- projection
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Description
Die Erfindung betrifft den Elektrodenaufbau eines Halbleiter
scheibenelementes und insbesondere den Elektrodenaufbau eines
Scheiben-Halbleiterelementes mit einem Halbleiterchip, der
zwischen Elektrodenplatten gehalten wird, welche einen größe
ren Durchmesser aufweisen als der Halbleiterchip und mit den
jeweiligen Seiten des Halbleiterchips mit Lötmittel verbunden
werden.
Ein herkömmlicher Elektrodenaufbau dieses Halbleiterscheiben
elementes wird anhand der Fig. 20 bis 23 beschrieben, der
einen Silizium-Wellenschlucker als Beispiel verwendet. Wie in
den Fig. 20 bis 23 gezeigt, umfaßt das Halbleiterelement
einen quadratischen Halbleiterchip 1, Scheibenelektrodenplat
ten 2, die dazu verwendet werden, den Halbleiterchip 1 dazwi
schen zu halten, und mit dessen jeweiligen Seiten mit Lötmit
tel verbunden sind, Lötschichten 3 und eine Passivierung
(Siliziumoxidschicht) 5, die annähernd einige µm dick ist und
an entsprechenden Seiten des Halbleiterchips 1 entlang einer
Grenzschicht 4 ausgebildet ist, wo p- und n-Regionen einander
kontaktieren.
Jede flache Elektrodenplatte 2 ist an den Halbleiterchip 1
angelötet, wobei der Bereich innerhalb der Passivierungs
schicht 5 eine Lötverbindung 6 definiert. Wenn der Halblei
terchip 1 an die Elektrodenplatten angelötet wird, wird eine
Vorrichtung dazu verwendet, die temporäre Anordnung intakt zu
halten, indem eine Lötschicht zwischen den Halbleiterchip 1
und jede der Elektrodenplatten 2 eingefügt wird und dann die
Schichtung durch einen Heizofen geschickt wird, um das Löten
zu bewirken.
Der herkömmliche Elektrodenaufbau eines Halbleiterscheiben
elementes, das die beschriebenen flachen Elektrodenplatten
verwendet, welche mit beiden Seiten eines Halbleiterchips
verbunden sind, weist die folgenden Mängel auf:
- 1) Da die Passivierungsschicht 5 des Halbleiterchips 1 die Elektrodenplatte 2 behindert, wird diese etwas schwimmend über der Lötverbindung des Halbleiterchips gehalten. Wenn die Lötmittelmenge nicht ausreicht, wird die Lötverbindung dazwi schen, das heißt der ohmische Kontakt, unvollständig. Folg lich führt das Halbleiterelement während seines Betriebs seine charakteristischen Funktionen nicht aus. Ferner kann, wenn äußerer Druck über die Elektrodenplatte 2 auf den Halb leiterchip 1 ausgeübt wird, die Passivierungsschicht gebro chen und beschädigt werden, da die Schweißkraft über die Elektrodenplatte 2 direkt auf die Passivierungsschicht 5 aus geübt wird.
- 2) Da geschmolzenes Lötmittel dazu neigt, sich aufgrund der Feuchtigkeit der Elektrodenplatten während des Lötens über den gesamten Bereich der Elektrodenplatten 2 auszubreiten, läßt die Oberflächenspannung des Lötmittels, das darauf wirkt, zu, daß sich der Halbleiterchip 1 zufällig aus der Zentralstellung der Elektrodenplatten 2 verschiebt. In eini gen Fällen kann der Halbleiterchip 1 so angelötet werden, daß sein Kantenabschnitt zur Außenseite der äußeren Umfangskante der Elektrodenplatten 2 gedrängt wird, wie durch eine gestri chelte Linie in den Fig. 22 und 23 gezeigt. Darüberhinaus kann das auf diese Weise gelötete Halbleiterelement beschä digt werden, wenn der Chipabschnitt, der über die Elektroden platte hinaus vorragt, gestoßen wird, während der Halbleiterchip 1 gehandhabt wird. Solche Halbleiterchips wären schlecht und unerwünscht.
- 3) Da der Raum zwischen jeder der Elektrodenplatten 2, die über und unter dem Halbleiterchip 1 angeordnet sind, und dem Halbleiterchip etwa auf das Ausmaß eines zu der Dicke des Halbleiterchips äquivalenten Isolierabstands befestigt ist, kann eine elektrische Ladung zwischen den Elektrodenplatten auftreten, wenn die Stoßspannung angelegt wird, ohne Rück sicht auf die Kennwerte des Halbleiterchips 1. Folglich ist der Halbleiterchip 1 (der Wellenschlucker) eventuell nicht in der Lage, die Wellenschluckfunktion angemessen durchzuführen.
- 4) Herkömmlich ist verflüssigter Silikongummi auf die Um fangsseiten des Halbleiterchips 1 aufgebracht und gehärtet worden, um den Halbleiterchip 1 vor äußeren Kräften zu schüt zen. Dies ist jedoch äußerst schwierig und unpraktisch. Wenn keine peinlich genaue Sorgfalt beim Aufbringen des verflüs sigten Silikongummis angewendet wird, kann der Silikongummi versehentlich auf einen unerwünschten Abschnitt wie bei spielsweise die Oberfläche der Elektrodenplatte aufgebracht werden, in welchem Fall die Dicke der Schicht des Halbleiter chips 1 dünn werden kann.
Die Erfindung ist in Anbetracht der obigen Umstände unternom
men worden und hat zum Ziel, einen Elektrodenaufbau eines
Halbleiterelementes zu schaffen, das für ein Scheibenhalblei
terelement gedacht ist wie zum Beispiel einen Silizium-Wel
lenschlucker, welcher so konstruiert ist, daß der Prozentsatz
nicht mangelhafter Einheiten erhöht wird durch Verbessern der
Lötung des Halbleiterchips und der Elektrodenplatten.
Ein weiteres Ziel ist die Schaffung eines ausreichenden Iso
lierabstands zwischen den Elektrodenplatten.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Halb
leiterelementes mit Schutzschichten, die bei den peripheren
Bereichen eines Chips relativ zu der Halbleiterelementanord
nung angeordnet sind.
Zusätzliche Ziele und Vorteile der Erfindung werden teilweise
in der folgenden Beschreibung erklärt und sind teilweise aus
der Beschreibung offensichtlich, oder können durch Praktizie
ren der Erfindung gelernt werden. Die Ziele und Vorteile der
Erfindung können realisiert und erhalten werden mittels der
Mittel und Kombinationen, die in den Ansprüchen im einzelnen
aufgezeigt sind.
Um die Ziele gemäß dem Zweck der Erfindung zu erreichen, wie
sie hier verkörpert und allgemein beschrieben sind, umfaßt
der Elektrodenaufbau eines Halbleiter-Scheibenelementes der
Erfindung eine erste Elektrodenplatte und eine zweite Elek
trodenplatte, wobei jede Elektrodenplatte eine Basis und
einen ersten abgestuften Vorsprung aufweist, einen Halblei
terchip mit einer Lötverbindung, der zwischen den Elektroden
platten positioniert ist, wobei jede Elektrodenplatte mit der
jeweiligen Seite des Halbleiterchips mit Lötmittel verbunden
ist. Jeder der ersten abgestuften Vorsprünge steht in Kontakt
mit der Lötverbindung des Halbleiterchips, und jeder der er
sten abgestuften Vorsprünge ist in einem zentralen Abschnitt
der Basis jeder Elektrodenplatte positioniert. Der abgestufte
Vorsprung kann eine abgeschrägte periphere Fläche zu einem
Ende hin aufweisen.
Der Elektrodenaufbau umfaßt ferner ein zweites abgestuftes
Teil, das von jeder der Basen der Elektrodenplatte derart
vorragt, daß es den ersten abgestuften Vorsprung umgibt, wo
bei der zweite abgestufte Teil eine kleinere Höhe aufweist
als der erste abgestufte Vorsprung und einen kleineren Durch
messer als die diagonale Abmessung des Halbleiterchips.
Der Elektrodenaufbau umfaßt ferner eine Kerbe oder einen Damm
zum Halten von geschmolzenem Lötmittel, der an der Umfangs
fläche des zweiten abgestuften Teiles ausgebildet ist.
Der Elektrodenaufbau umfaßt ferner eine Einrichtung zum Posi
tionieren der ersten und der zweiten Elektrodenplatte und
eine Schutzschicht, um das Halbleiterelement gegen die äußere
Umgebung zu schützen.
Im folgenden wird die Erfindung anhand eines in der Zeichnung
gezeigten Ausführungsbeispiels näher beschrieben. In der
Zeichnung zeigen:
Fig. 1 ein Diagramm eines zusammengesetzten Halbleiterele
mentes gemäß einer ersten Ausführungsform der Er
findung;
Fig. 2 eine Draufsicht auf Fig. 1;
Fig. 3 eine äußere perspektivische Ansicht der Elektroden
platte in Fig. 1;
Fig. 4 ein Diagramm des Halbleiterchips und der Elektro
denplatte, die mit Lötmittel miteinander verbunden
sind;
Fig. 5 ein Diagramm eines zusammengesetzten Halbleiterele
mentes gemäß einer zweiten Ausführungsform der Er
findung;
Fig. 6 eine Draufsicht auf Fig. 5;
Fig. 7 eine äußere perspektivische Ansicht der Elektroden
platte in Fig. 6;
Fig. 8 einen perspektivischen Schnitt einer Elektroden
platte mit einer Kerbe;
Fig. 9 einen perspektivischen Schnitt einer Elektroden
platte mit einem Damm;
Fig. 10 ein Diagramm eines zusammengesetzten Halbleiterele
mentes gemäß einer dritten Ausführungsform der Er
findung;
Fig. 11 eine Draufsicht eines zusammengesetzten Halbleiter
elementes gemäß einer vierten Ausführungsform der
Erfindung;
Fig. 12 eine äußere perspektivische Ansicht der Elektrodenplatte
der Fig. 11 gezeigten Ausführungsform mit einem abge
stuften Vorsprung,
Fig. 13 eine äußere perspektivische Ansicht einer Elektro
denplatte der Ausführungsform von Fig. 12 mit
einem zweiten abgestuften Teil;
Fig. 14 eine äußere perspektivische Ansicht einer Elektro
denplatte mit Orientierungsschlitzen;
Fig. 15 eine äußere perspektivische Ansicht einer Elektro
denplatte mit einer Ausrichtungsabflachung;
Fig. 16 ein Diagramm einer Montagevorrichtung während der
Montage eines Halbleiterelementes, das die Elektro
denplatte von Fig. 14 verwendet;
Fig. 17 eine Draufsicht einer Montagevorrichtung während
der Montage eines Halbleiterelementes, das die
Elektrodenplatte von Fig. 15 verwendet;
Fig. 18 ein Diagramm eines zusammengesetzten Halbleiterele
mentes gemäß einer fünften Ausführungsform der Er
findung;
Fig. 19 eine äußere Abbildung des Aufschrumpfrohres der
Ausführungsform von Fig. 18;
Fig. 20 eine Seitenansicht eines Halbleiterchips, der in
ein Halbleiterelement gemäß der Erfindung eingebaut
ist;
Fig. 21 eine Draufsicht von Fig. 20;
Fig. 22 ein Diagramm eines zusammengesetzten Halbleiterele
mentes, das herkömmliche Elektrodenplatten verwen
det; und
Fig. 23 eine Draufsicht von Fig. 22.
Der Elektrodenaufbau der Erfindung umfaßt abgestufte Vor
sprünge, die darauf gerichtet sind, Verbindungen eines Halb
leiterchips zu löten, und an zentralen Teilen von Basen der
jeweiligen Elektrodenplatten ausgebildet sind. Der Durchmes
ser der Kantenfläche der abgestuften Vorsprünge in dem Elek
trodenaufbau ist kleiner als der Durchmesser der Lötverbin
dung des Halbleiterchips. Die Kantenfläche der abgestuften
Vorsprünge kann auch ein Quadrat sein mit einer Seitenlänge,
die kleiner ist als die der Lötverbindung.
Außerdem kann ein zweites abgestuftes Teil von jeder Basis
der Elektrodenplatten derart vorragen, daß es den abgestuften
Vorsprung in dem oben beschriebenen Elektrodenaufbau umgibt.
Der zweite abgestufte Teil weist eine kleinere Höhe auf als
der abgestufte Vorsprung und einen kleineren Durchmesser als
die diagonale Abmessung des Halbleiterchips, um das Löten
zwischen dem Halbleiterchip und den Elektrodenplatten weiter
zu erleichtern.
Zusätzlich kann eine Kerbe oder ein Damm zum Halten von ge
schmolzenem Lötmittel an der Umfangsfläche des zweiten abge
stuften Teiles in dem oben beschriebenen Aufbau ausgebildet
sein.
Ferner kann der so aufgebaute abgestufte Vorsprung eine abge
schrägte Umfangsfläche zu einem Ende in dem oben beschrieben
nen Aufbau aufweisen, um die Schweißkraft zu verteilen, die
äußerlich über die Elektrodenplatte ausgeübt wird, und die
Kraft zu mindern, welche direkt auf den Halbleiterchip ein
wirkt.
Hinsichtlich einer Elektrodenplatte, bei welcher das Äußere
der Umfangsfläche des abgestuften Teiles quadratisch ist,
können Orientierungsschlitze in der dem abgestuften Teil der
Elektrodenplatte entgegengesetzten Seite ausgebildet sein
oder eine Ausrichtungsabflachung in einem Teil der Umfangs
kante der Elektrodenplatte als zusätzliches Mittel zum ge
nauen Einstellen der Richtungen der Elektrodenplatte und des
Halbleiterchips während des Zusammensetzprozesses des Halb
leiterelementes.
Um das zweite Ziel zu erreichen, wird ein elektrisch isolie
rendes Aufschrumpfrohr an der äußeren Peripherie der Element
anordnung derart befestigt, daß es den Halbleiterchip in dem
Halbleiterelement gemäß der Erfindung umgibt.
Wenn die verwendeten Elektrodenplatten mit dem Halbleiterchip
mit Lötmittel verbunden werden, kontaktiert die Kantenfläche
des abgestuften Vorsprungs, der an dem zentralen Teil jeden
Basis der Elektrodenplatten ausgebildet ist, die Lötstelle
des Halbleiterchips. Folglich wirkt der abgestufte Vorsprung
als ein Abstandshalter, und die Basis jeder Elektrodenplatte
wird mit dem Halbleiterchip derart verbunden, daß die Passi
vierungsschicht auf der Seite des Halbleiterchips mehr in der
Schwebe bleibt.
Also kann die Elektrodenplatte nicht auf die Passivierung auf
der Halbleiterchipseite aufschlagen und sie beschädigen.
Außerdem kann eine überflüssige elektrische Ladung zwischen
den Elektrodenplatten verhindert werden, da der Isolierab
stand, der größer ist als die Dicke des Halbleiterchips, si
chergestellt ist zwischen den Elektrodenplatten, die zueinan
der hinweisen mit dem Halbleiterchip dazwischen.
In dem Aufbau des zweiten abgestuften Teiles, das an der
Elektrodenplatte ausgebildet ist, besteht zusätzlich zu dem
Stufenabschnitt eine Niveaudifferenz zwischen der Elektroden
platte und dem zweiten abgestuften Teil, wodurch zum Zeit
punkt des Lötens die Ausbreitung des geschmolzenen Lötmittels
auf die Seite der zweiten Stufe beschränkt ist. Daher wird
der Halbleiterchip durch die Oberflächenspannung des ge
schmolzenen Lötmittels in dem Ausmaß beeinflußt, daß das Löt
mittel innerhalb des Bereichs des zweiten abgestuften Teiles
an der Elektrodenplatte gehalten wird und verbleibt. Außerdem
wird, da der Außendurchmesser des zweiten abgestuften Teiles
kleiner gewählt wird als die diagonale Abmessung des Halblei
terchips, der Halbleiterchip folglich in der zentralen Posi
tion der Elektrodenplatte befestigt und innerhalb der äußeren
Peripherie der Basis der Elektrodenplatte zurückgehalten.
Bei der Konstruktion der Kerbe oder des Dammes, die an der
Umfangsfläche des zweiten abgestuften Teiles ausgebildet ist,
wird Lötmittel daran gehindert, aus dem zweiten abgestuften
Teil herauszufließen, da die Kerbe oder der Damm das ge
schmolzene Lötmittel daran hindert herauszufließen.
Ferner wird mit der zu einem Ende des Stufenabschnitts abge
schrägten Umfangsfläche die äußerlich auf die Elektroden
platte ausgeübte Schweißkraft an der abgeschrägten Fläche in
Komponenten unterteilt. Die vertikale Komponente drückt den
Halbleiterchip auf die abgeschrägte Fläche, und die horizon
tale Komponente drückt die Lötmittelschicht peripher und
senkrecht dazu. Daher wird die Spannungskonzentration an dem
Halbleiterchip gemindert, um zu verhindern, daß der Chip be
schädigt wird.
Orientierungsschlitze und/oder eine Ausrichtungsabflachung,
die an jeder der Elektrodenplatten mit dem quadratischen ab
gestuften Vorsprung ausgebildet sind, wirken als ein Bezugs
punkt während des Positionierungsprozesses des Halbleiter
chips und der Elektrodenplatten zum Löten. Zum Beispiel ge
statten die Orientierungsschlitze und/oder die Ausrichtungs
abflachung der Elektrodenplatten die parallele Anordnung des
Halbleiterchips und der Seite des abgestuften Vorsprungs re
lativ zu der Montagevorrichtung.
Ferner schützt ein Aufschrumpfrohr, das an der Peripherie des
Halbleiterchips in der Halbleiterelementanordnung befestigt
ist, den Halbleiterchip vor äußeren Kräften nach dem Behand
lungsstadium. Außerdem gestattet die Anwendung des Auf
schrumpfrohres, daß die Schutzschichten eine gleichförmige
Dicke in dichtem Kontakt mit der Peripherie des Chips aufwei
sen. Das Aufschrumpfrohr ist viel bequemer und praktischer
als der flüssige Silikongummi.
Bei der Beschreibung der bevorzugten Ausführungsformen werden
die den Teilen in den Fig. 22 und 23 gleichen und entspre
chenden Teile mit gleichen Bezugszeichen bezeichnet.
Die Fig. 1 bis 3 zeigen eine erste Ausführungsform der Er
findung. Die Ausführungsform umfaßt einen Halbleiterchip 1,
der zwischen Scheiben-Elektrodenplatten 2 gehalten wird, die
an seine beiden Seiten angelötet sind, einen an einem Mittel
abschnitt jeder Elektrodenbasis 2a ausgebildeten abgestuften
Vorsprung 2b, welcher von der Basis zu dem Halbleiterchip
vorragt. Eine Passivierung bzw. Passivierungsschicht oder
Schutzschicht definiert eine Lötverbindung 6. Der Kantenflä
chendurchmesser des abgestuften Vorsprungs 2b ist ausreichend
klein eingestellt, um in die Passivierungsschicht 5 des Halb
leiterchip 1 zu passen, und seine Kantenflächenhöhe ist
größer eingestellt als die Dicke der Passivierung 5.
Um die Elektrodenplatten an beide Seiten des Halbleiterchips
1 anzulöten, werden der Halbleiterchip 1, die Elektrodenplat
ten 2 und Lötschichten 7 aufgestapelt, wie in Fig. 4 ge
zeigt. Diese Kombination wird in ein Loch eingesetzt (der
Durchmesser des Loches ist um etwa 0,1 bis 0,2 mm größer als
der Außendurchmesser der Elektrodenplatte), das in einer aus
Kohlenstoff gebildeten Lötvorrichtung 8 gebildet ist. An
schließend wird die Vorrichtung 8 durch einen Heizofen ge
schickt, um die Lötung zu bewirken.
Mit den Elektrodenplatten 2, die auf diese Weise in dem oben
beschriebenen Aufbau angewendet werden, kontaktiert der abge
stufte Vorsprung 2b jeder Elektrodenplatte 2 die Lötverbin
dung des Halbleiterchips 1 und fungiert als Abstandshalter,
wie in Fig. 1 gezeigt. Also wird die Elektrodenbasis 2a in
einem schwebenden Zustand an den Halbleiterchip 1 angelötet,
ohne die Passivierungsschicht 5 zu kontaktieren. Daher können
die Elektrodenplatten 2 die Passivierungsschicht 5 nicht
durch direktes Drücken der Schicht beschädigen. Selbst nach
dem die Elektrodenplatten an den Halbleiterchip angelötet
sind, ist es möglich, einen Isolierabstand D sicherzustellen,
der größer ist als die Dickenabmessung d des Halbleiterchips
1 zwischen den Umfangskanten der Basen 2a der Elektrodenplat
ten 2, die vertikal zueinander hinweisen. Ferner wird, selbst
wenn der Halbleiterchip 1 sich aufgrund von Oberflächenspan
nung des geschmolzenen Lötmittels zum Zeitpunkt der Lötung zu
der äußeren Peripherie der Elektrode 2 hin verschiebt, der
abgestufte Ansatz 2b nicht sehr weit versetzt, da der abge
stufte Ansatz 2b durch die Passivierungsschicht 5 auf der
Seite des Halbleiterchips gehemmt wird. Daher kann der Halb
leiterchip 1 im wesentlichen im Zentrum der Basis 2a plaziert
werden.
Die Fig. 5 bis 9 zeigen eine zweite Ausführungsform der
Erfindung. In dieser Ausführungsform sind zweite abgestufte
Teile 2c zusätzlich zu den abgestuften Vorsprüngen 2b an den
jeweiligen Elektrodenbasen 2a ausgebildet. Die zweiten abge
stuften Teile 2c sind niedriger als die abgestuften Vor
sprünge 2b und im Außendurchmesser kleiner als die diagonale
Abmessung des Halbleiterchips 1. Zum Beispiel können die spe
zifischen Zahlenwerte der entsprechenden Abmessungen folgende
sein: eine Seite des quadratischen Halbleiterchips 1 ist 2,6
mm lang, wobei die diagonale Abmessung 3,67 mm beträgt, und
die Elektrodenplatten 2 weisen Abmessungen auf, wie in Fig.
7 gezeigt. Außerdem kann bezüglich des zweiten abgestuften
Teiles 2c eine V-förmige Kerbe 2d ausgebildet sein, wie in
Fig. 8 gezeigt, oder es kann ein Damm 2e entlang seiner
äußeren Umfangsfläche ausgebildet sein, wie in Fig. 9 ge
zeigt, um zu verhindern, daß zum Zeitpunkt der Lötung das ge
schmolzene Lötmittel aus dem Stufenflächenbereich des zweiten
abgestuften Teiles 2c zu der äußeren Umfangsseite heraus
fließt.
Bei dem oben beschriebenen Aufbau wird das geschmolzene Löt
mittel daran gehindert, zum Zeitpunkt der Lötung über den
zweiten abgestuften Teil 2c hinaus zu der äußeren Umfangs
seite herauszufließen, wodurch der Halbleiterchip 1 aufgrund
der Oberflächenspannung des geschmolzenen Lötmittels zu dem
Zentrum der Basis 2a hingezogen wird und mit dieser mit Löt
mittel verbunden wird. Der Halbleiterchip 1 wird daran gehin
dert, sich zur Außenseite der äußeren Peripherie der Elektro
denplatten 2a zu bewegen, wie oben anhand der Fig. 22 und
23 beschrieben. Darüberhinaus wird der zweite abgestufte Teil
2c in der zentralen Stellung jeder der Elektrodenplatten 2
richtig plaziert, bevor er mit diesen verbunden wird, ohne
die Passivierungsschicht 5 des Halbleiterchips 1 direkt zu
kontaktieren, wie in Fig. 5 gezeigt.
Fig. 10 zeigt eine dritte Ausführungsform der Erfindung. In
dieser Ausführungsform weist der abgestufte Vorsprung 2b an
dem zentralen Abschnitt der Basis 2a der Elektrodenplatte 2
eine Umfangsfläche 2f auf, die zu einem Ende hin abgeschrägt
ist.
Da die Umfangsfläche 2f zu einem Ende des abgestuften Vor
sprungs 2b abgeschrägt ist, wird die von außen auf die Elek
trodenplatte 2 ausgeübte Schweißkraft unterteilt in eine ver
tikale Komponente der. Kraft, welche den Halbleiterchip 1 ver
tikal drückt, und eine horizontale Komponente, um die Löt
schicht 3 senkrecht zu der äußeren Peripherie zu pressen,
wenn die Halbleitervorrichtung in Betrieb unter Druck gehal
ten wird. Folglich wird die Schweißkraft, die direkt auf den
Halbleiterchip 1 wirkt, gemindert, um eine Beschädigung des
Halbleiterchips zu vermeiden.
Die Fig. 11 bis 15 zeigen eine vierte Ausführungsform der
Erfindung. In dieser Ausführungsform weisen im Unterschied zu
den vorhergehenden Ausführungsformen, welche an den Elektro
denplatten ausgebildete kreisförmige abgestufte Vorsprünge 2b
aufweisen, die äußere Peripherie des abgestuften Vorsprungs
2b und der Halbleiterchip 1 quadratische Gestalt auf. Die
Länge einer Kantenfläche auf einer Seite des in den Fig.
11 und 12 gezeigten abgestuften Vorsprungs 2b ist kleiner als
die der Lötverbindung 6 (siehe Fig. 21) des Halbleiterchips
1. Anders ausgedrückt ist die diagonale Abmessung des abge
stuften Vorsprungs 2b kleiner als die diagonale Abmessung der
Lötverbindung 6. Der abgestufte Vorsprung ist dem, was in der
oben beschriebenen Aufführungsform von Fig. 13 gezeigt ist,
darin ähnlich, daß er einen dualen Aufbau aufweist und die
äußere Abmessung des zweiten abgestuften Teiles 2c kleiner
ist als die diagonale Abmessung des Halbleiterchips. Eine
Kerbe oder ein Damm kann in der Ausführungsform von Fig. 13
ähnlich den Fig. 8 bzw. 9 der zweiten Ausführungsform aus
gebildet sein entlang der äußeren Umfangsfläche des zweiten
abgestuften Teiles 2c, um zu verhindern, daß geschmolzenes
Lötmittel herausfließt. Ferner kann die Umfangsseite des ab
gestuften Vorsprungs 2b zu einem Ende hin abgeschrägt sein,
wie in Fig. 10 der dritten Ausführungsform gezeigt.
Wie in Fig. 14 gezeigt, sind Orientierungsschlitze 2g zum
Zweck der Positionierung auf der dem abgestuften Vorsprung
entgegengesetzten Seite in die Elektrodenplatte 2 gebohrt.
Ferner kann eine Ausrichtungsabflachung 2h an einem Teil der
Umfangskante der Elektrodenplatte 2 ausgebildet sein. Während
des Prozesses der Zusammensetzung des Halbleiterelementes
werden Ansätze 8a, die an dem Boden des Hohlraumes einer Mon
tagevorrichtung 8 (Fig. 16) angeordnet sind, in die Orien
tierungsschlitze 2g der Elektrodenplatte 2 eingesetzt, um
diese in der richtigen Stellung zu halten. Wenn die relativen
Positionen zwischen der Seite des quadratischen abgestuften
Vorsprungs 2b und der Richtung der Orientierungsschlitze 2g
an den Elektrodenplatten vorbestimmt sind, können jeder der
abgestuften Vorsprünge 2b der Elektrodenplatten 2 und der
Halbleiterchip 1 korrekt in einer gestapelten Stellung mit
einander verlötet werden, indem sie parallel zueinander in
die Montagevorrichtung 8 eingesetzt werden mit den Orientie
rungsschlitzen 2g als Bezugspunkt. Obwohl zwei parallele Nu
ten als Orientierungsschlitze 2g in Fig. 14 eingeführt wor
den sind, sind die Schlitze nicht auf diese Anordnung be
schränkt. Zum Beispiel können die Schlitze kreuzförmige Nuten
sein.
Wie in Fig. 17 gezeigt, kann auch eine Ausrichtungsabfla
chung 8b an der Seite der Montagevorrichtung 8 ausgebildet
sein. Die Richtung der Ausrichtungsabflachung 2a jeder Elek
trodenplatte 2 wird auf die Ausrichtungsabflachung 8b der
Montagevorrichtung 8 eingestellt, um die Elektrodenplatte
während des Prozesses der Zusammensetzung des Halbleiterele
mentes in ihrer Stellung zu halten. Folglich wird die Posi
tionierung des Halbleiterchips und der Elektrodenplatten
leicht in der Montagevorrichtung 8 implementiert mit der Ori
entierungsabflachung als Bezugsfläche.
Die Fig. 18 und 19 zeigen eine fünfte Ausführungsform der
Erfindung. In dieser Ausführungsform wird ein elektrisch iso
lierendes Aufschrumpfrohr 9, welches aus Plastik bestehen
kann, dazu verwendet, die Anordnung des in Fig. 1 gezeigten
Halbleiterelementes so zu bedecken, daß es den Halbleiterchip
1 umgibt. Das Halbleiterelement wird auf diese Weise vor
äußeren Kräften geschützt. Das Aufschrumpfrohr 9 weist vor
zugsweise eine Wanddicke auf, die von annähernd einigen Mil
limetern zu einigen 10 Millimetern reicht.
Der Halbleiterchip 1 wird mit dem Aufschrumpfrohr 9 überzo
gen, nachdem der Halbleiterchip 1 und die Elektrodenplatten 2
mit Lötmittel verbunden und erhitzt sind, wie in Fig. 19 ge
zeigt. Das Aufschrumpfrohr 9 wird dann zum Schrumpfen veran
laßt und haftet an der Umfangsfläche des Halbleiterchips 1,
so daß eine in der Dicke gleichförmige Schutzschicht auf der
Umfangsfläche gebildet wird.
Die Implementierung eines Aufschrumpfrohres gemäß obiger Be
schreibung gestattet eine einfachere und besser durchführbare
Form einer Schutzschicht im Vergleich zu dem herkömmlichen
Prozeß des Aufbringens und Härtens von verflüssigtem Silikon
gummi auf die Umfangsfläche des Halbleiterchips. Zusätzlich
werden die Probleme vermieden, die davon herrühren, daß der
verflüssigte Silikongummi an unerwünschten Teilen anhaftet.
Obwohl in den Ausführungsformen eine Scheibengestalt der
Elektrodenplatte beschrieben worden ist, ist die auf die Er
findung anwendbare Elektrodenplatte nicht auf die Scheiben
form beschränkt, sondern kann eine unterschiedliche Form auf
weisen, wie beispielsweise ein Quadrat analog der Gestalt des
Halbleiterchips. Außerdem kann die in der dritten Ausfüh
rungsform beschriebene abgeschrägte Fläche auf die Umfangs
fläche des in der zweiten Ausführungsform beschriebenen zwei
ten abgestuften Teiles angewendet werden.
Die Elektroden des erfindungsgemäß aufgebauten Halbleiterele
mentes zeigen folgende vorteilhafte Wirkungen:
- 1) Da der abgestufte Vorsprung an dem Mittelabschnitt der Basis der Elektrodenplatte ausgebildet ist, fungiert der ab gestufte Vorsprung als Abstandshalter, und der Halbleiterchip wird so an die Elektrodenplatte angelötet, daß sie über der Passivierungsschicht auf der Seite des Halbleiterchips schwebt, was eine Beschädigung der Passivierungsschicht ver hindert, die ihrem direkten Kontakt mit der Elektrodenplatte zuzuschreiben ist.
- 2) Da ein Isolierabstand, der größer ist als die Dicke des Halbleiterchips, festgelegt ist zwischen den zueinander hin weisenden Elektrodenplatten mit dem Halbleiterchip dazwi schen, wird verhindert, daß eine unerwünschte elektrische Entladung zwischen den Elektrodenplatten auftritt, während das Halbleiterelement betrieben wird.
- 3) In dem Elektrodenaufbau mit den abgestuften Vorsprüngen und den zweiten abgestuften Teilen, die an den Basen der ent sprechenden Elektrodenplatten ausgebildet sind, wird der Halbleiterchip aufgrund der Oberflächenspannung des geschmol zenen Lötmittels zu der zentralen Position jeder Elektroden platte hingezogen. Daher ist es möglich, den Fall zu vermei den, in welchem der Halbleiterchip nach außen verschoben und zur Außenseite der Umfangskanten der Elektrodenplatten ge drückt wird, wie es geschehen kann, wenn herkömmliche flache Elektrodenplatten verwendet werden. Der Prozentsatz nicht mangelhafter Einheiten wird auf diese Weise verbessert.
- 4) Ferner wird in dem Elektrodenaufbau mit der Kerbe oder dem Damm zum Halten des Lötmittels an der Umfangskantenfläche des zweiten abgestuften Teiles das geschmolzene Lötmittel daran gehindert, aus dem Bereich des zweiten abgestuften Tei les herauszufließen. Da die Umfangsfläche des Stufenab schnitts zu einem Ende hin abgeschrägt ist, kann die Schweiß kraft, welche sich über die Elektrodenplatten direkt auf den Halbleiterchip auswirkt, gemindert werden, um den Halbleiter chip auf diese Weise sicher zu schützen.
- 5) Bezüglich der Elektrodenplatten mit quadratischen abge stuften Vorsprüngen gestattet die Bildung von Orientierungs schlitzen und/oder einer Ausrichtungsabflachung für jede Elektrodenplatte eine leichtere Implementierung der Positio nierung der Seiten der abgestuften Vorsprünge parallel zuein ander während des Montageprozesses des Halbleiterelementes, indem die Orientierungsschlitze und/oder Ausrichtungsabfla chungen als Bezugsstellen verwendet werden.
- 6) Das Aufschrumpfrohr vereinfacht die Verwirklichung einer Schutzschicht in starkem Maße im Vergleich zu der herkömmli chen Vorrichtung. Ferner weist die Schutzschicht eine gleich förmige Dicke an der Umfangsfläche des Chips auf.
Die vorhergehende Beschreibung bevorzugter Ausführungsformen
der Erfindung ist zum Zweck der Erläuterung und Beschreibung
gegeben worden. Sie soll nicht erschöpfend sein oder die Er
findung auf die offenbarte genaue Form beschränken, und Ab
wandlungen und Veränderungen sind möglich im Licht der obigen
Lehren oder können durch Praktizieren der Erfindung erworben
werden. Die Ausführungsformen wurden gewählt und beschrieben,
um die Prinzipien der Erfindung und ihre praktischen Anwen
dung zu erläutern, und den Fachmann in die Lage zu versetzen,
die Erfindung in verschiedenen Ausführungsformen und mit ver
schiedenen Abwandlungen zu nutzen, die für die besondere er
wogene Anwendung geeignet sind. Der Rahmen der Erfindung soll
durch die Ansprüche und ihre Äquivalente definiert werden.
Claims (18)
1. Halbleiterelement mit einem Elektrodenaufbau,
gekennzeichnet durch
eine erste Elektrodenplatte (2) mit einer Basis (2a) und einem ersten abgestuften Vorsprung (2b), wobei der erste abgestufte Vorsprung (2b) in einem zentralen Abschnitt der Basis (2a) der ersten Elektrodenplatte (2) positioniert ist,
eine zweite Elektrodenplatte (2) mit einer Basis (2a) und einem ersten abgestuften Vorsprung (2b), wobei der erste abgestufte Vorsprung (2b) in einem zentralen Abschnitt der Basis (2a) der zweiten Elektrodenplatte (2) positioniert ist,
und einen Halbleiterchip (1) mit einer Passivierung (5), die eine Lötverbindung (6) definiert und zwischen der ersten und der zweiten Elektrodenplatte (2,2) positioniert ist, wobei jede der ersten und zweiten Elektrodenplatten (2,2) mit entsprechenden Seiten des Halbleiterchips (1) mit Lötmittel verbunden ist, und wobei jeder der ersten abgestuften Vor sprünge (2b) der ersten und der zweiten Elektrodenplatte (2) sich in der Lötverbindung (6) des Halbleiterchips (1) befin det.
eine erste Elektrodenplatte (2) mit einer Basis (2a) und einem ersten abgestuften Vorsprung (2b), wobei der erste abgestufte Vorsprung (2b) in einem zentralen Abschnitt der Basis (2a) der ersten Elektrodenplatte (2) positioniert ist,
eine zweite Elektrodenplatte (2) mit einer Basis (2a) und einem ersten abgestuften Vorsprung (2b), wobei der erste abgestufte Vorsprung (2b) in einem zentralen Abschnitt der Basis (2a) der zweiten Elektrodenplatte (2) positioniert ist,
und einen Halbleiterchip (1) mit einer Passivierung (5), die eine Lötverbindung (6) definiert und zwischen der ersten und der zweiten Elektrodenplatte (2,2) positioniert ist, wobei jede der ersten und zweiten Elektrodenplatten (2,2) mit entsprechenden Seiten des Halbleiterchips (1) mit Lötmittel verbunden ist, und wobei jeder der ersten abgestuften Vor sprünge (2b) der ersten und der zweiten Elektrodenplatte (2) sich in der Lötverbindung (6) des Halbleiterchips (1) befin det.
2. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß die erste und die zweite Elektrodenplatte (2, 2) je
weils eine Scheibengestalt aufweisen und der Halbleiterchip
(1) eine quadratische Gestalt aufweist.
3. Halbleiterelement nach Anspruch 2, dadurch gekennzeich
net, daß jede der ersten und der zweiten Elektrodenplatten
(2, 2) einen größeren Durchmesser aufweist als die diagonale
Abmessung der quadratischen Gestalt des Halbleiterchips (1).
4. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß der erste abgestufte Vorsprung (2b) eine kreisför
mige Gestalt aufweist mit einem Durchmesser, der klein genug
ist, um in die Lötverbindung (6) des Halbleiterchips (1) zu
passen.
5. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß der erste abgestufte Vorsprung (2b) eine quadrati
sche Gestalt aufweist mit einer diagonalen Abmessung, die
klein genug ist, um in die Lötverbindung (6) des Halbleiter
chips zu passen.
6. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß der erste abgestufte Vorsprung (2b) eine abge
schrägte Umfangsfläche (2f) zu einem Ende hin umfaßt.
7. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß jede der ersten und zweiten Elektrodenplatten (2, 2)
eine Einrichtung zu ihrer Positionierung umfaßt.
8. Halbleiterelement nach Anspruch 7, dadurch gekennzeich
net, daß die Positioniereinrichtung aus einer Mehrzahl von
Orientierungsschlitzen (2g) besteht, die an jeder der ersten
und zweiten Elektrodenplatten (2, 2) angeordnet sind, an einer
Seite, die dem ersten abgestuften Vorsprung (2b) gegenüber
liegt.
9. Halbleiterelement nach Anspruch 7, dadurch gekennzeich
net, daß die Positioniereinrichtung eine Ausrichtungsabfla
chung (2h) umfaßt, die an einem Abschnitt der Umfangskante
jeder der ersten und zweiten Elektrodenplatten (2,2) angeord
net ist.
10. Halbleiterelement nach Anspruch 1, dadurch gekennzeich
net, daß die Passivierungsschicht (5) auf entsprechenden Sei
ten des Halbleiterchips (1) ausgebildet ist, und daß jede
Elektrodenplatte (2) in einem ausreichenden Abstand von der
Passivierungsschicht (5) positioniert ist, um eine Beschädi
gung der Passivierungsschicht (5) zu vermeiden, die einem
Kontakt mit der Elektrodenplatte (2) zuzuschreiben ist.
11. Halbleiterelement nach Anspruch 1, gekennzeichnet durch
ein elektrisch isolierendes Aufschrumpfrohr (9), das die
äußere Peripherie einer Anordnung umgibt, wobei die Anordnung
das Halbleiterelement, die ersten abgestuften Vorsprünge (2b)
und das Lötmittel (3) umfaßt.
12. Halbleiterelement nach Anspruch 11, dadurch gekennzeich
net, daß das Aufschrumpfrohr (9) eine Schutzschicht gleich
förmiger Dicke für die Anordnung bildet.
13. Halbleiterelement mit einem Elektrodenaufbau, gekenn
zeichnet durch:
eine erste Elektrodenplatte (2) mit einer Basis (2a), einem ersten abgestuften Vorsprung (2b) und einem zweiten ab gestuften Teil (2c), wobei der zweite abgestufte Teil (2c) von der Basis (2a) vorragt und zwischen der ersten Elektro denplatte (2) und dem ersten abgestuften Vorsprung (2b) posi tioniert ist, wobei der zweite abgestufte Teil (2c) den er sten abgestuften Vorsprung (2b) umgibt und eine kleinere Höhe aufweist als der erste abgestufte Vorsprung (2b) und der er ste abgestufte Vorsprung (2b) in einem zentralen Abschnitt des zweiten abgestuften Teiles (2c) positioniert ist,
eine zweite Elektrodenplatte (2) mit einer Basis (2a), einem ersten abgestuften Vorsprung (2b) und einem zweiten ab gestuften Teil (2c), wobei der zweite abgestufte Teil (2c) von der Basis (2a) vorragt und zwischen der zweiten Elektro denplatte (2) und dem ersten abgestuften Vorsprung (2b) posi tioniert ist, wobei der zweite abgestufte Teil (2c) den er sten abgestuften Vorsprung (2b) umgibt und eine kleinere Höhe aufweist als der erste abgestufte Vorsprung (2b) und der er ste abgestufte Vorsprung (2b) in einem zentralen Abschnitt des zweiten abgestuften Teiles (2c) positioniert ist,
und einen Halbleiterchip (1) mit einer Passivierung (5), die eine Lötverbindung (6) definiert und zwischen der ersten und der zweiten Elektrodenplatte (2,2) positioniert ist, wo bei jede der ersten und zweiten Elektrodenplatten (2,2) mit entsprechenden Seiten des Halbleiterchips (1) mit Lötmittel verbunden ist, und wobei jeder der ersten abgestuften Vor sprünge (2b) der ersten und der zweiten Elektrodenplatte (2) sich in der Lötverbindung (6) des Halbleiterchips (1) befin det.
eine erste Elektrodenplatte (2) mit einer Basis (2a), einem ersten abgestuften Vorsprung (2b) und einem zweiten ab gestuften Teil (2c), wobei der zweite abgestufte Teil (2c) von der Basis (2a) vorragt und zwischen der ersten Elektro denplatte (2) und dem ersten abgestuften Vorsprung (2b) posi tioniert ist, wobei der zweite abgestufte Teil (2c) den er sten abgestuften Vorsprung (2b) umgibt und eine kleinere Höhe aufweist als der erste abgestufte Vorsprung (2b) und der er ste abgestufte Vorsprung (2b) in einem zentralen Abschnitt des zweiten abgestuften Teiles (2c) positioniert ist,
eine zweite Elektrodenplatte (2) mit einer Basis (2a), einem ersten abgestuften Vorsprung (2b) und einem zweiten ab gestuften Teil (2c), wobei der zweite abgestufte Teil (2c) von der Basis (2a) vorragt und zwischen der zweiten Elektro denplatte (2) und dem ersten abgestuften Vorsprung (2b) posi tioniert ist, wobei der zweite abgestufte Teil (2c) den er sten abgestuften Vorsprung (2b) umgibt und eine kleinere Höhe aufweist als der erste abgestufte Vorsprung (2b) und der er ste abgestufte Vorsprung (2b) in einem zentralen Abschnitt des zweiten abgestuften Teiles (2c) positioniert ist,
und einen Halbleiterchip (1) mit einer Passivierung (5), die eine Lötverbindung (6) definiert und zwischen der ersten und der zweiten Elektrodenplatte (2,2) positioniert ist, wo bei jede der ersten und zweiten Elektrodenplatten (2,2) mit entsprechenden Seiten des Halbleiterchips (1) mit Lötmittel verbunden ist, und wobei jeder der ersten abgestuften Vor sprünge (2b) der ersten und der zweiten Elektrodenplatte (2) sich in der Lötverbindung (6) des Halbleiterchips (1) befin det.
14. Halbleiterelement nach Anspruch 13, dadurch gekennzeich
net, daß die erste und die zweite Elektrodenplatte (2, 2) je
weils eine Scheibengestalt aufweisen und der Halbleiterchip
(1) eine quadratische Gestalt aufweist.
15. Halbleiterelement nach Anspruch 14, dadurch gekennzeich
net, daß jedes der zweiten abgestuften Teile (2c) einen
Durchmesser aufweist, der kleiner ist als die diagonale Ab
messung des Halbleiterchips (1).
16. Halbleiterelement nach Anspruch 13, dadurch gekennzeich
net, daß der zweite abgestufte Teil (2c) eine Kerbe (2d) um
faßt, die an einer Umfangsfläche des zweiten abgestuften Tei
les (2c) ausgebildet ist, um geschmolzenes Lötmittel zu hal
ten und zu beschränken, und daß die Kerbe (2d) Lötmittel
daran hindert, aus dem zweiten abgestuften Teil (2c) heraus
zufließen.
17. Halbleiterelement nach Anspruch 13, dadurch gekennzeich
net, daß der zweite abgestufte Teil (2c) einen Damm (2e) um
faßt, der an einer Umfangsfläche des zweiten abgestuften Tei
les (2c) ausgebildet ist, um geschmolzenes Lötmittel zu hal
ten und zu beschränken, und daß der Damm (2e) Lötmittel daran
hindert, aus dem zweiten abgestuften Teil (2c) herauszu
fließen.
18. Halbleiterelement nach Anspruch 13, dadurch gekennzeich
net, daß der erste abgestufte Vorsprung (2b) eine abge
schrägte Umfangsfläche (2f) zu einem Ende hin umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40339590 | 1990-12-19 | ||
JP3194600A JP2841940B2 (ja) | 1990-12-19 | 1991-08-05 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4142066A1 true DE4142066A1 (de) | 1992-07-30 |
Family
ID=26508602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4142066A Ceased DE4142066A1 (de) | 1990-12-19 | 1991-12-19 | Elektrodenaufbau eines halbleiterelementes |
Country Status (4)
Country | Link |
---|---|
US (1) | US5381038A (de) |
JP (1) | JP2841940B2 (de) |
DE (1) | DE4142066A1 (de) |
GB (1) | GB2251725B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10200372A1 (de) * | 2002-01-08 | 2003-07-24 | Siemens Ag | Leistungshalbleitermodul |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10038330C2 (de) * | 2000-08-05 | 2002-07-11 | Bosch Gmbh Robert | Lötverfahren zur Befestigung elektrischer Bauelemente |
JP4610250B2 (ja) * | 2004-07-20 | 2011-01-12 | 富士通株式会社 | プリント基板実装部品およびプリント基板ユニット |
JP2009224560A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 半導体装置およびその製造方法 |
JP6263014B2 (ja) | 2013-12-12 | 2018-01-17 | 株式会社日立製作所 | 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 |
WO2017099122A1 (ja) * | 2015-12-11 | 2017-06-15 | ローム株式会社 | 半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT231568B (de) * | 1962-02-03 | 1964-02-10 | Siemens Ag | Halbleiteranordnung |
GB965289A (en) * | 1960-09-16 | 1964-07-29 | Tokyo Shibaura Electric Co | Diffused junction type silicon rectifier units |
DE1194503B (de) * | 1960-04-29 | 1965-06-10 | Silec Liaisons Elec | Halbleiter-Diode und Verfahren zu ihrer Herstellung |
DE1439714A1 (de) * | 1964-08-12 | 1969-08-14 | Telefunken Patent | Verfahren zum sperrschichtfreien Kontaktieren eines Halbleiterkoerpers |
DE1564604A1 (de) * | 1966-05-14 | 1970-08-06 | Siemens Ag | Halbleiterbauelement mit mindestens einem Druckkontakt |
DE1923463A1 (de) * | 1968-05-10 | 1970-08-27 | Lucas Industries Ltd | Gekapselte Thyristoranordnung |
DE1639420B2 (de) * | 1960-09-30 | 1975-01-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Scheibenförmiges Halbletterbauelement |
WO1982002798A1 (en) * | 1981-01-30 | 1982-08-19 | Inc Motorola | Button rectifier package for non-planar die |
DE3910470A1 (de) * | 1988-03-31 | 1989-10-19 | Toshiba Kawasaki Kk | Leistungshalbleiter-schaltervorrichtung |
EP0358867A1 (de) * | 1988-07-15 | 1990-03-21 | Oerlikon-Contraves AG | Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE577086A (de) * | 1958-04-03 | 1900-01-01 | ||
DE1176451B (de) * | 1958-09-10 | 1964-08-20 | Siemens Ag | Verfahren zur Herstellung eines Halbleiter-bauelementes |
US3294895A (en) * | 1964-07-23 | 1966-12-27 | Westinghouse Electric Corp | Semiconductor device with flexible lead connection |
JPS548975A (en) * | 1977-06-23 | 1979-01-23 | Mitsubishi Electric Corp | Semiconuctor device |
DE3308661A1 (de) * | 1983-03-11 | 1984-09-20 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterelement |
JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
-
1991
- 1991-08-05 JP JP3194600A patent/JP2841940B2/ja not_active Expired - Lifetime
- 1991-12-18 GB GB9126847A patent/GB2251725B/en not_active Expired - Fee Related
- 1991-12-19 DE DE4142066A patent/DE4142066A1/de not_active Ceased
-
1993
- 1993-04-08 US US08/047,612 patent/US5381038A/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1194503B (de) * | 1960-04-29 | 1965-06-10 | Silec Liaisons Elec | Halbleiter-Diode und Verfahren zu ihrer Herstellung |
GB965289A (en) * | 1960-09-16 | 1964-07-29 | Tokyo Shibaura Electric Co | Diffused junction type silicon rectifier units |
DE1639420B2 (de) * | 1960-09-30 | 1975-01-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Scheibenförmiges Halbletterbauelement |
AT231568B (de) * | 1962-02-03 | 1964-02-10 | Siemens Ag | Halbleiteranordnung |
DE1439714A1 (de) * | 1964-08-12 | 1969-08-14 | Telefunken Patent | Verfahren zum sperrschichtfreien Kontaktieren eines Halbleiterkoerpers |
DE1564604A1 (de) * | 1966-05-14 | 1970-08-06 | Siemens Ag | Halbleiterbauelement mit mindestens einem Druckkontakt |
DE1923463A1 (de) * | 1968-05-10 | 1970-08-27 | Lucas Industries Ltd | Gekapselte Thyristoranordnung |
WO1982002798A1 (en) * | 1981-01-30 | 1982-08-19 | Inc Motorola | Button rectifier package for non-planar die |
DE3910470A1 (de) * | 1988-03-31 | 1989-10-19 | Toshiba Kawasaki Kk | Leistungshalbleiter-schaltervorrichtung |
EP0358867A1 (de) * | 1988-07-15 | 1990-03-21 | Oerlikon-Contraves AG | Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10200372A1 (de) * | 2002-01-08 | 2003-07-24 | Siemens Ag | Leistungshalbleitermodul |
Also Published As
Publication number | Publication date |
---|---|
GB2251725A (en) | 1992-07-15 |
GB2251725B (en) | 1995-01-25 |
GB9126847D0 (en) | 1992-02-19 |
US5381038A (en) | 1995-01-10 |
JPH04251942A (ja) | 1992-09-08 |
JP2841940B2 (ja) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3839868C2 (de) | Thermistorbauelement | |
DE19921109A1 (de) | Elektronikbauteil | |
DE19958915A1 (de) | Schutz eines integrierten Schaltkreises mit spannungsvariablen Materialien | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE10392365T5 (de) | Halbleitervorrichtung mit einem Halbleiterchip | |
DE4321053A1 (de) | Druckverpackungstyp-Halbleitervorrichtung und Verfahren zu deren Herstellung und Wärmekompensator | |
DE102015202256B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre | |
DE112005002980T5 (de) | Scheibenvaristor und Verfahren zu seiner Herstellung | |
EP1287558B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
CH663491A5 (en) | Electronic circuit module | |
DE10028014B4 (de) | Elektronisches Bauelement des Chiptyps | |
DE102012105287B4 (de) | Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement | |
DE102004028927B4 (de) | Beschleunigungssensor | |
DE112017002564B4 (de) | Halbleitervorrichtung und zugehöriges herstellungsverfahren | |
DE19835443C2 (de) | Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors | |
DE4142066A1 (de) | Elektrodenaufbau eines halbleiterelementes | |
DE19526511A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage | |
EP0341453B1 (de) | MOS-Halbleiterbauelement für hohe Sperrspannung | |
DE2839043C2 (de) | Halbleiterbauelement für Mikrowellen | |
DE1614575A1 (de) | Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues | |
DE1564107A1 (de) | Gekapselte Halbleiteranordnung | |
DE3308661C2 (de) | ||
DE3640801C2 (de) | ||
DE2601131A1 (de) | Halbleitereinrichtungen vom druckkontakt-typ | |
EP2260511B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |