JP2003338524A - 電子部品および電子部品実装体 - Google Patents
電子部品および電子部品実装体Info
- Publication number
- JP2003338524A JP2003338524A JP2002145812A JP2002145812A JP2003338524A JP 2003338524 A JP2003338524 A JP 2003338524A JP 2002145812 A JP2002145812 A JP 2002145812A JP 2002145812 A JP2002145812 A JP 2002145812A JP 2003338524 A JP2003338524 A JP 2003338524A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- terminal
- electrode
- bumps
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 外部接続用の端子配列が非対称であっても、
導通不良や剥離などの実装不具合を防止することができ
る電子部品および電子部品実装体を提供することを目的
とする。 【解決手段】 回路形成面に複数の外部接続用のバンプ
が形成された電子部品において、辺Ａに形成されたバン
プ１ａよりも辺Ａと対向する辺Ｂに形成されたバンプ１
ｂの数が少ない場合には、バンプ１ｂの接合面の面積Ｓ
ｂをバンプ１ａの接合面の面積Ｓａよりも大きく設定す
る。これによりバンプ１ａ、１ｂと基板２の電極４ａ、
４ｂとの接合面積配置の対称性を確保することにより、
各電極毎の押圧荷重のばら付きを極力小さくして、導通
不良や剥離などの実装不具合を防止することができる。
導通不良や剥離などの実装不具合を防止することができ
る電子部品および電子部品実装体を提供することを目的
とする。 【解決手段】 回路形成面に複数の外部接続用のバンプ
が形成された電子部品において、辺Ａに形成されたバン
プ１ａよりも辺Ａと対向する辺Ｂに形成されたバンプ１
ｂの数が少ない場合には、バンプ１ｂの接合面の面積Ｓ
ｂをバンプ１ａの接合面の面積Ｓａよりも大きく設定す
る。これによりバンプ１ａ、１ｂと基板２の電極４ａ、
４ｂとの接合面積配置の対称性を確保することにより、
各電極毎の押圧荷重のばら付きを極力小さくして、導通
不良や剥離などの実装不具合を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップなど
の電子部品およびこの電子部品を基板に実装して成る電
子部品実装体に関するものである。
の電子部品およびこの電子部品を基板に実装して成る電
子部品実装体に関するものである。
【０００２】
【従来の技術】半導体チップなどの電子部品の基板への
実装は、一般に半導体チップに形成された金属バンプな
どの外部接続用の端子を基板に形成された回路電極に接
合することにより行われる。フレキシブル基板など薄膜
状の樹脂基板に電子部品を実装する場合には、樹脂接着
材を用いた実装方法が採用される場合が多く、電子部品
を樹脂接着材で樹脂基板に固着するとともに、電子部品
の金属バンプを樹脂基板表面に形成された回路電極に接
触させることによって導通させる。
実装は、一般に半導体チップに形成された金属バンプな
どの外部接続用の端子を基板に形成された回路電極に接
合することにより行われる。フレキシブル基板など薄膜
状の樹脂基板に電子部品を実装する場合には、樹脂接着
材を用いた実装方法が採用される場合が多く、電子部品
を樹脂接着材で樹脂基板に固着するとともに、電子部品
の金属バンプを樹脂基板表面に形成された回路電極に接
触させることによって導通させる。
【０００３】この実装方法において、信頼性の高い良好
な実装品質を確保するためには、金属バンプと回路電極
との接触面が十分な面圧で押圧されて接触面を介して良
好な導通状態が実現されるとともに、電子部品と樹脂基
板との間に十分な量の接着樹脂層が形成されることが必
要である。このため、実装過程において電子部品を樹脂
基板に対して適正な実装荷重で押圧し、金属バンプによ
って樹脂基板の表面を回路電極とともに凹状に変形さ
せ、この変形の反力によって適正な面圧を確保するよう
にしている。
な実装品質を確保するためには、金属バンプと回路電極
との接触面が十分な面圧で押圧されて接触面を介して良
好な導通状態が実現されるとともに、電子部品と樹脂基
板との間に十分な量の接着樹脂層が形成されることが必
要である。このため、実装過程において電子部品を樹脂
基板に対して適正な実装荷重で押圧し、金属バンプによ
って樹脂基板の表面を回路電極とともに凹状に変形さ
せ、この変形の反力によって適正な面圧を確保するよう
にしている。
【０００４】
【発明が解決しようとする課題】ところで電子部品の種
類によっては、実装面側に設けられる金属バンプの数や
配置が対称でない場合が存在する。例えば矩形状の半導
体チップにおいて、１つの辺に設けられる接続用の端子
と対向する辺に設けられる接続用の端子の数と位置が等
しくないような場合がある。このような電子部品を上述
の樹脂基板に実装する場合には、従来より次のような不
具合が生じていた。以下、従来の電子部品および電子部
品実装体について図面を参照して説明する。
類によっては、実装面側に設けられる金属バンプの数や
配置が対称でない場合が存在する。例えば矩形状の半導
体チップにおいて、１つの辺に設けられる接続用の端子
と対向する辺に設けられる接続用の端子の数と位置が等
しくないような場合がある。このような電子部品を上述
の樹脂基板に実装する場合には、従来より次のような不
具合が生じていた。以下、従来の電子部品および電子部
品実装体について図面を参照して説明する。
【０００５】図８（ａ）は従来の電子部品の回路形成面
の平面図、図８（ｂ）は従来の電子部品実装体の部分断
面図である。図８（ａ）において、１０１は細長い矩形
形状の半導体チップの回路形成面を示している。半導体
チップ１０１の長手方向に沿ったＡ辺には、外部接続用
の端子であるバンプ１０１ａが複数形成されており、Ａ
辺に対向するＢ辺には、同様の形状・サイズのバンプ１
０１ｂがバンプ１０１ａの数よりも少ない数で形成され
ている。
の平面図、図８（ｂ）は従来の電子部品実装体の部分断
面図である。図８（ａ）において、１０１は細長い矩形
形状の半導体チップの回路形成面を示している。半導体
チップ１０１の長手方向に沿ったＡ辺には、外部接続用
の端子であるバンプ１０１ａが複数形成されており、Ａ
辺に対向するＢ辺には、同様の形状・サイズのバンプ１
０１ｂがバンプ１０１ａの数よりも少ない数で形成され
ている。
【０００６】図８（ｂ）は、半導体チップ１０１を樹脂
接着材１０６によって基板１０２に実装した電子部品実
装体の断面を示している。基板１０２は、半導体チップ
１０１のバンプ１０１ａ、１０１ｂにそれぞれ対応した
接続用の電極１０４ａ、１０４ｂを樹脂基材１０３上に
形成した構成となっており、これらの電極１０４ａ、１
０４ｂを覆って塗布された樹脂接着材１０６上に半導体
チップ１０１を搭載して押圧することにより、バンプ１
０１ａ、１０１ｂを電極１０４ａ、１０４ｂにそれぞれ
接触させ導通させる。
接着材１０６によって基板１０２に実装した電子部品実
装体の断面を示している。基板１０２は、半導体チップ
１０１のバンプ１０１ａ、１０１ｂにそれぞれ対応した
接続用の電極１０４ａ、１０４ｂを樹脂基材１０３上に
形成した構成となっており、これらの電極１０４ａ、１
０４ｂを覆って塗布された樹脂接着材１０６上に半導体
チップ１０１を搭載して押圧することにより、バンプ１
０１ａ、１０１ｂを電極１０４ａ、１０４ｂにそれぞれ
接触させ導通させる。
【０００７】上述のような半導体チップ１０１の実装に
おいては、バンプが電極を押圧する押圧荷重の分布は、
回路形成面におけるバンプの数や配置が、対向する２辺
で対称配置となっていないことから、辺によってばらつ
きを生じる。すなわち、バンプの数が少ないＢ辺のバン
プ１０１ｂの方がより大きな荷重で電極１０４ｂに押圧
される。この結果、大きい荷重で押圧されたバンプ１０
１ｂは樹脂基材１０３と電極１０４ｂを大きく撓ませ、
反対に押圧荷重が小さいバンプ１０１ａは樹脂基材１０
３と電極１０４ａをわずかしか撓ませない。
おいては、バンプが電極を押圧する押圧荷重の分布は、
回路形成面におけるバンプの数や配置が、対向する２辺
で対称配置となっていないことから、辺によってばらつ
きを生じる。すなわち、バンプの数が少ないＢ辺のバン
プ１０１ｂの方がより大きな荷重で電極１０４ｂに押圧
される。この結果、大きい荷重で押圧されたバンプ１０
１ｂは樹脂基材１０３と電極１０４ｂを大きく撓ませ、
反対に押圧荷重が小さいバンプ１０１ａは樹脂基材１０
３と電極１０４ａをわずかしか撓ませない。
【０００８】このとき、押圧荷重が適正荷重を超えて過
大となる場合には、電極１０４ｂが破断する不具合（矢
印ａ参照）とともに、半導体チップ１０１が樹脂基板１
０２に対して過度に接近することから十分な接着樹脂層
が形成されず（矢印ｂ参照）、接着強度不足によって実
装後の部品剥離などの不具合が生じやすい。そして押圧
荷重が不足したバンプ１０１ａは、樹脂基材１０３から
の撓み反力が不足して電極１０４ａとの接触不良を招き
やすく（矢印ｃ参照）、良好な導通が確保できない。
大となる場合には、電極１０４ｂが破断する不具合（矢
印ａ参照）とともに、半導体チップ１０１が樹脂基板１
０２に対して過度に接近することから十分な接着樹脂層
が形成されず（矢印ｂ参照）、接着強度不足によって実
装後の部品剥離などの不具合が生じやすい。そして押圧
荷重が不足したバンプ１０１ａは、樹脂基材１０３から
の撓み反力が不足して電極１０４ａとの接触不良を招き
やすく（矢印ｃ参照）、良好な導通が確保できない。
【０００９】このように、従来の電子部品を樹脂基板な
どのフレキシブル基板に対して樹脂接着材によって実装
する工法においては、電子部品における端子配列の非対
称性に起因して、導通不良や剥離などの実装不具合が発
生し易いという問題点があった。
どのフレキシブル基板に対して樹脂接着材によって実装
する工法においては、電子部品における端子配列の非対
称性に起因して、導通不良や剥離などの実装不具合が発
生し易いという問題点があった。
【００１０】そこで本発明は、外部接続用の端子配列が
非対称であっても、導通不良や剥離などの実装不具合を
防止することができる電子部品および電子部品実装体を
提供することを目的とする。
非対称であっても、導通不良や剥離などの実装不具合を
防止することができる電子部品および電子部品実装体を
提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の電子部品
は、回路形成面に複数の外部接続用の端子が形成された
電子部品であって、前記回路形成面側の第１の辺に形成
された複数の外部接続用の第１端子と、第１の辺と対向
する第２の辺に前記第１端子の数よりも少ない数で形成
された外部接続用の第２端子とを備え、前記第２端子の
接合面の平均面積を第１端子の接合面の平均面積よりも
大きくした。
は、回路形成面に複数の外部接続用の端子が形成された
電子部品であって、前記回路形成面側の第１の辺に形成
された複数の外部接続用の第１端子と、第１の辺と対向
する第２の辺に前記第１端子の数よりも少ない数で形成
された外部接続用の第２端子とを備え、前記第２端子の
接合面の平均面積を第１端子の接合面の平均面積よりも
大きくした。
【００１２】請求項２記載の電子部品は、請求項１記載
の電子部品であって、前記第２端子は、ダミー端子を少
なくとも１つ含む。
の電子部品であって、前記第２端子は、ダミー端子を少
なくとも１つ含む。
【００１３】請求項３記載の電子部品実装体は、回路形
成面側の第１の辺に形成された複数の外部接続用の第１
端子と第１の辺と対向する第２の辺に前記第１端子の数
よりも少ない数で形成された外部接続用の第２端子とを
備えた電子部品を、前記第１端子に対応する位置に形成
された第１電極と前記第２端子に対応する位置に形成さ
れた第２電極が設けられた基板に樹脂接着材により固着
し、前記第１端子を前記第１電極に、前記第２端子を前
記第２電極にそれぞれ接合した電子部品実装体であっ
て、前記第２端子と第２電極の重なり合う部分の平面投
影面積の平均値を、前記第１端子と第１電極の重なり合
う部分の平面投影面積の平均値よりも大きくした。
成面側の第１の辺に形成された複数の外部接続用の第１
端子と第１の辺と対向する第２の辺に前記第１端子の数
よりも少ない数で形成された外部接続用の第２端子とを
備えた電子部品を、前記第１端子に対応する位置に形成
された第１電極と前記第２端子に対応する位置に形成さ
れた第２電極が設けられた基板に樹脂接着材により固着
し、前記第１端子を前記第１電極に、前記第２端子を前
記第２電極にそれぞれ接合した電子部品実装体であっ
て、前記第２端子と第２電極の重なり合う部分の平面投
影面積の平均値を、前記第１端子と第１電極の重なり合
う部分の平面投影面積の平均値よりも大きくした。
【００１４】請求項４記載の電子部品実装体は、請求項
３記載の電子部品実装体であって、前記第２端子は、ダ
ミー端子を少なくとも１つ含む。
３記載の電子部品実装体であって、前記第２端子は、ダ
ミー端子を少なくとも１つ含む。
【００１５】請求項５記載の電子部品実装体は、請求項
３記載の電子部品実装体であって、前記第１電極の幅は
前記第１端子の幅よりも狭く、前記第２電極の幅は前記
第２端子の幅よりも狭い。
３記載の電子部品実装体であって、前記第１電極の幅は
前記第１端子の幅よりも狭く、前記第２電極の幅は前記
第２端子の幅よりも狭い。
【００１６】本発明によれば、第１の辺と対向する第２
の辺に第１端子の数よりも少ない数で形成された外部接
続用の第２端子とを備えた電子部品において、第２端子
の接合面の平均面積を第１端子の接合面の平均面積より
も大きく設定して接合面積配置の対称性を確保すること
により、各電極毎の押圧荷重のばら付きを極力小さくし
て、導通不良や剥離などの実装不具合を防止することが
できる。
の辺に第１端子の数よりも少ない数で形成された外部接
続用の第２端子とを備えた電子部品において、第２端子
の接合面の平均面積を第１端子の接合面の平均面積より
も大きく設定して接合面積配置の対称性を確保すること
により、各電極毎の押圧荷重のばら付きを極力小さくし
て、導通不良や剥離などの実装不具合を防止することが
できる。
【００１７】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１は本発明の一実施の形態の電子
部品および樹脂基板の斜視図、図２（ａ）は本発明の一
実施の形態の電子部品の回路形成面の平面図、図２
（ｂ）は本発明の一実施の形態の電子部品が実装される
樹脂基板の平面図、図３は本発明の一実施の形態の電子
部品実装方法の工程説明図、図４は本発明の一実施の形
態の電子部品実装体の断面図、図５，図６は本発明の一
実施の形態の電子部品の回路形成面の平面図、図７は本
発明の一実施の形態の電子部品実装体の累積故障率を示
すグラフである。
参照して説明する。図１は本発明の一実施の形態の電子
部品および樹脂基板の斜視図、図２（ａ）は本発明の一
実施の形態の電子部品の回路形成面の平面図、図２
（ｂ）は本発明の一実施の形態の電子部品が実装される
樹脂基板の平面図、図３は本発明の一実施の形態の電子
部品実装方法の工程説明図、図４は本発明の一実施の形
態の電子部品実装体の断面図、図５，図６は本発明の一
実施の形態の電子部品の回路形成面の平面図、図７は本
発明の一実施の形態の電子部品実装体の累積故障率を示
すグラフである。
【００１８】まず図１、図２を参照して、電子部品であ
る半導体素子１（以下、単に「チップ１」と略記す
る。）および半導体素子１が実装される樹脂基板２（以
下、単に「基板２」と略記する。）について説明する。
る半導体素子１（以下、単に「チップ１」と略記す
る。）および半導体素子１が実装される樹脂基板２（以
下、単に「基板２」と略記する。）について説明する。
【００１９】図１において、１は細長矩形状のチップで
あり、チップ１の回路形成面（図１において上面）に
は、相対向する２つの長手方向の辺Ａ（第１の辺），辺
Ｂ（第２の辺）に沿って複数の外部接続用の端子である
バンプが形成されている。基板２は樹脂基材３上にこれ
らのバンプが接合される電極を形成した構成となってお
り、チップ１を基板２に実装する際には、回路形成面を
下向きにした姿勢にチップ１を反転し、基板２の搭載位
置１１にチップ１を位置合わせして搭載する。
あり、チップ１の回路形成面（図１において上面）に
は、相対向する２つの長手方向の辺Ａ（第１の辺），辺
Ｂ（第２の辺）に沿って複数の外部接続用の端子である
バンプが形成されている。基板２は樹脂基材３上にこれ
らのバンプが接合される電極を形成した構成となってお
り、チップ１を基板２に実装する際には、回路形成面を
下向きにした姿勢にチップ１を反転し、基板２の搭載位
置１１にチップ１を位置合わせして搭載する。
【００２０】次に、チップ１におけるバンプの配置、基
板２における電極の配置について説明する。図２
（ａ）、に示すように、チップ１の辺Ａ，Ｂにおける端
子の形状・サイズおよび配置は対称となっておらず、辺
Ａには表面（接合面）の面積がＳａのバンプ１ａ（第１
端子）がＮａ個、辺Ａに対向する辺Ｂには、表面（接合
面）の面積がＳｂのバンプ１ｂ（第２端子）がＮｂ個だ
け形成されている。
板２における電極の配置について説明する。図２
（ａ）、に示すように、チップ１の辺Ａ，Ｂにおける端
子の形状・サイズおよび配置は対称となっておらず、辺
Ａには表面（接合面）の面積がＳａのバンプ１ａ（第１
端子）がＮａ個、辺Ａに対向する辺Ｂには、表面（接合
面）の面積がＳｂのバンプ１ｂ（第２端子）がＮｂ個だ
け形成されている。
【００２１】このバンプ１ａ、１ｂのサイズ設定におい
ては、個数Ｎａが大きい方のバンプ１ａの面積Ｓａが、
個数Ｎｂが小さい方のバンプ１ｂの面積Ｓｂよりも小さ
くなるようにバンプのサイズが設定される。このような
サイズ設定とすることにより、辺Ａ側の端子の接合面の
面積の総和と、辺Ｂ側の端子の接合面の面積の総和とを
極力等しくすることができる。具体例としては、小さい
方の面積の総和が大きい方の面積の総和の７５％を下回
らない程度に近似するようにサイズが設定される。
ては、個数Ｎａが大きい方のバンプ１ａの面積Ｓａが、
個数Ｎｂが小さい方のバンプ１ｂの面積Ｓｂよりも小さ
くなるようにバンプのサイズが設定される。このような
サイズ設定とすることにより、辺Ａ側の端子の接合面の
面積の総和と、辺Ｂ側の端子の接合面の面積の総和とを
極力等しくすることができる。具体例としては、小さい
方の面積の総和が大きい方の面積の総和の７５％を下回
らない程度に近似するようにサイズが設定される。
【００２２】なお、上述例では辺Ａについてはすべて同
一の形状・サイズのバンプ１ａを、辺Ｂについても同様
にすべて同一形状・サイズのバンプ１ｂをそれぞれ配置
する例を示したが、さらに一般化した形態においては、
同一辺において異なる複数種類の形状・サイズのバンプ
を設けるようにしてもよい。このような場合には、第１
の辺に形成された複数の外部接続用のバンプ（第１端
子）と、第１の辺と対向する第２の辺に形成されたバン
プ（第２端子）の数を比較し、第２端子が第１端子の数
よりも少ない場合には、第２端子の接合面の平均面積を
第１端子の接合面の平均面積よりも大きく設定する。こ
のような設定により、相対向する２辺に沿ってそれぞれ
形成された２つの端子群の接合面の面積の総和を極力等
しくなるようにすることができる。
一の形状・サイズのバンプ１ａを、辺Ｂについても同様
にすべて同一形状・サイズのバンプ１ｂをそれぞれ配置
する例を示したが、さらに一般化した形態においては、
同一辺において異なる複数種類の形状・サイズのバンプ
を設けるようにしてもよい。このような場合には、第１
の辺に形成された複数の外部接続用のバンプ（第１端
子）と、第１の辺と対向する第２の辺に形成されたバン
プ（第２端子）の数を比較し、第２端子が第１端子の数
よりも少ない場合には、第２端子の接合面の平均面積を
第１端子の接合面の平均面積よりも大きく設定する。こ
のような設定により、相対向する２辺に沿ってそれぞれ
形成された２つの端子群の接合面の面積の総和を極力等
しくなるようにすることができる。
【００２３】次に、基板２における電極の配置および形
状・サイズについて説明する。図２（ｂ）に示すよう
に、基板２の上面にはチップ１の回路形成面に配置され
たバンプ１ａ、バンプ１ｂに対応する位置に、それぞれ
電極４ａ（第１電極）、電極４ｂ（第２電極）が形成さ
れている。電極４ａ、電極４ｂの配置数はバンプ１ａ、
バンプ１ｂに対応しており、電極４ｂの数は、電極４ａ
の数よりも少なくなっている。
状・サイズについて説明する。図２（ｂ）に示すよう
に、基板２の上面にはチップ１の回路形成面に配置され
たバンプ１ａ、バンプ１ｂに対応する位置に、それぞれ
電極４ａ（第１電極）、電極４ｂ（第２電極）が形成さ
れている。電極４ａ、電極４ｂの配置数はバンプ１ａ、
バンプ１ｂに対応しており、電極４ｂの数は、電極４ａ
の数よりも少なくなっている。
【００２４】電極４ａ、電極４ｂは細長形状となってお
り、電極４ａは搭載位置１１の長手方向（矢印Ｎ方向）
に直交する方向に、電極４ｂは平行する方向に、それぞ
れの長手方向を合致させた配置となっている。電極４ａ
の幅寸法ｂ１はバンプ１ａにおいてこの幅に対応した寸
法Ｄ１よりも狭く、また電極４ｂの幅寸法ｂ２はバンプ
１ｂにおいてこの幅に対応した寸法Ｄ２よりも狭く設定
されている。
り、電極４ａは搭載位置１１の長手方向（矢印Ｎ方向）
に直交する方向に、電極４ｂは平行する方向に、それぞ
れの長手方向を合致させた配置となっている。電極４ａ
の幅寸法ｂ１はバンプ１ａにおいてこの幅に対応した寸
法Ｄ１よりも狭く、また電極４ｂの幅寸法ｂ２はバンプ
１ｂにおいてこの幅に対応した寸法Ｄ２よりも狭く設定
されている。
【００２５】このような幅寸法ｂ１，ｂ２の設定では、
相対向する２つの辺Ａ，Ｂにおいて個数が少ない方のバ
ンプと電極、すなわちバンプ１ｂと電極４ｂの重なり合
う部分の平面投影面積の総和が、バンプ１ａと電極４ａ
の重なり合う部分の平面投影面積の総和とできるだけ等
しくなるように、電極４ａ、電極４ｂの幅寸法ｂ１，ｂ
２が設定される。具体例としては、前述のように小さい
方の平面投影面積の総和が、大きい方の平面投影面積の
総和の７５％を下回らない程度に近似していることが望
ましい。
相対向する２つの辺Ａ，Ｂにおいて個数が少ない方のバ
ンプと電極、すなわちバンプ１ｂと電極４ｂの重なり合
う部分の平面投影面積の総和が、バンプ１ａと電極４ａ
の重なり合う部分の平面投影面積の総和とできるだけ等
しくなるように、電極４ａ、電極４ｂの幅寸法ｂ１，ｂ
２が設定される。具体例としては、前述のように小さい
方の平面投影面積の総和が、大きい方の平面投影面積の
総和の７５％を下回らない程度に近似していることが望
ましい。
【００２６】なおこの場合においても、チップ１の同一
辺に設けられた異なる複数種類の形状・サイズの端子に
対応して異なる複数種類の電極を設ける場合には、第１
の辺に形成された複数の外部接続用のバンプ（第１端
子）と、第１の辺と対向する第２の辺に形成されたバン
プ（第２端子）の数を比較し、第２端子が第１端子の数
よりも少ない場合には、第２端子と第２電極の重なり合
う部分の平面投影面積の平均値が、第１端子と第１電極
の重なり合う部分の平面投影面積の平均値よりも大きく
なるように電極の幅寸法を設定する。
辺に設けられた異なる複数種類の形状・サイズの端子に
対応して異なる複数種類の電極を設ける場合には、第１
の辺に形成された複数の外部接続用のバンプ（第１端
子）と、第１の辺と対向する第２の辺に形成されたバン
プ（第２端子）の数を比較し、第２端子が第１端子の数
よりも少ない場合には、第２端子と第２電極の重なり合
う部分の平面投影面積の平均値が、第１端子と第１電極
の重なり合う部分の平面投影面積の平均値よりも大きく
なるように電極の幅寸法を設定する。
【００２７】次にチップ１の基板への実装について、図
３を参照して説明する。図３（ａ）において、樹脂基材
３上の搭載位置１１には、電極４ａ、電極４ｂが露呈し
ており、搭載位置１１の範囲外の電極４ａ、電極４ｂは
カバーフィルム５で覆われている。次に図３（ｂ）に示
すように、搭載位置１１にはディスペンサ７によってエ
ポキシ樹脂などの樹脂接着材６が塗布され、これにより
電極４ａ、電極４ｂは樹脂接着材６によって覆われる。
３を参照して説明する。図３（ａ）において、樹脂基材
３上の搭載位置１１には、電極４ａ、電極４ｂが露呈し
ており、搭載位置１１の範囲外の電極４ａ、電極４ｂは
カバーフィルム５で覆われている。次に図３（ｂ）に示
すように、搭載位置１１にはディスペンサ７によってエ
ポキシ樹脂などの樹脂接着材６が塗布され、これにより
電極４ａ、電極４ｂは樹脂接着材６によって覆われる。
【００２８】次いで、図３（ｃ）に示すように、回路形
成面を下向きにしたチップ１を搭載ヘッド８によって保
持し、搭載ヘッド８を搭載位置１１上に移動させて、バ
ンプ１ａ、バンプ１ｂをそれぞれ電極４ａ、電極４ｂに
位置合わせする。そして搭載ヘッド８を下降させてバン
プ１ａ、バンプ１ｂを電極４ａ、電極４ｂ上にそれぞれ
着地させ、搭載ヘッド８によってチップ１を基板２に対
して押圧する。
成面を下向きにしたチップ１を搭載ヘッド８によって保
持し、搭載ヘッド８を搭載位置１１上に移動させて、バ
ンプ１ａ、バンプ１ｂをそれぞれ電極４ａ、電極４ｂに
位置合わせする。そして搭載ヘッド８を下降させてバン
プ１ａ、バンプ１ｂを電極４ａ、電極４ｂ上にそれぞれ
着地させ、搭載ヘッド８によってチップ１を基板２に対
して押圧する。
【００２９】これにより、バンプ１ａ、バンプ１ｂが電
極４ａ、電極４ｂの表面に接触した状態で押圧されて、
バンプ１ａと電極４ａが、またバンプ１ｂと電極４ｂが
それぞれが導通するとともに、樹脂接着材６が硬化する
ことによってチップ１が基板２に固着され、チップ１の
基板２への実装が完了する。
極４ａ、電極４ｂの表面に接触した状態で押圧されて、
バンプ１ａと電極４ａが、またバンプ１ｂと電極４ｂが
それぞれが導通するとともに、樹脂接着材６が硬化する
ことによってチップ１が基板２に固着され、チップ１の
基板２への実装が完了する。
【００３０】図４は、このようにしてチップ１を基板２
に実装した電子部品実装体の断面を示している。この電
子部品実装体においては、前述のように辺Ａ側における
バンプ１ａと電極４ａとの接合面の面積の総和と、辺Ｂ
側におけるバンプ１ｂと電極４ｂとの接合面の面積の総
和とが極力等しくなるように設定されていることから、
チップ１を基板２に対して押圧する際にバンプが電極を
押圧する押圧荷重が大きくばらつくことがない。
に実装した電子部品実装体の断面を示している。この電
子部品実装体においては、前述のように辺Ａ側における
バンプ１ａと電極４ａとの接合面の面積の総和と、辺Ｂ
側におけるバンプ１ｂと電極４ｂとの接合面の面積の総
和とが極力等しくなるように設定されていることから、
チップ１を基板２に対して押圧する際にバンプが電極を
押圧する押圧荷重が大きくばらつくことがない。
【００３１】これにより、バンプ１ａが電極４ａを押圧
して電極４ａと樹脂基材３を撓ませる撓み状態と、バン
プ１ｂが電極４ｂを押圧して電極４ｂと樹脂基材３を撓
ませる撓み状態が略等しくなる。このため、電極４ａ、
電極４ｂは樹脂基材３の撓み反力によってバンプ１ａ、
バンプ１ｂにそれぞれ十分な面圧で押しつけられる。し
たがって押圧荷重が適正荷重を超えて過大となる場合に
発生しやすい電極４ｂの破断や、押圧荷重が不足した場
合に発生しやすい導通不良を有効に防止することができ
る。
して電極４ａと樹脂基材３を撓ませる撓み状態と、バン
プ１ｂが電極４ｂを押圧して電極４ｂと樹脂基材３を撓
ませる撓み状態が略等しくなる。このため、電極４ａ、
電極４ｂは樹脂基材３の撓み反力によってバンプ１ａ、
バンプ１ｂにそれぞれ十分な面圧で押しつけられる。し
たがって押圧荷重が適正荷重を超えて過大となる場合に
発生しやすい電極４ｂの破断や、押圧荷重が不足した場
合に発生しやすい導通不良を有効に防止することができ
る。
【００３２】また、押圧状態が均一であることから、チ
ップ１のいずれかの辺が基板２に過度に接近する実装状
態が発生せず、したがってチップ１と基板２との隙間に
は均一で十分な厚みの樹脂接着材６の接着樹脂層が形成
され、実装後の固着強度が確保される。このため、実装
後における部品剥離などの不具合が低減される。
ップ１のいずれかの辺が基板２に過度に接近する実装状
態が発生せず、したがってチップ１と基板２との隙間に
は均一で十分な厚みの樹脂接着材６の接着樹脂層が形成
され、実装後の固着強度が確保される。このため、実装
後における部品剥離などの不具合が低減される。
【００３３】なお、図５に示すように、チップ１の長手
方向に沿った辺Ａ，Ｂのみならず、これらと直交する辺
Ｃ，Ｄにそれぞれバンプ１ｃ、バンプ１ｄが設けられて
いる場合にあっても、相対向する２辺に設けられたバン
プの数が異なり、非対称配置となっている限りにおいて
は、上述のバンプ配置、電極配置に基づくバンプや電極
のサイズ設定を適用することができる。
方向に沿った辺Ａ，Ｂのみならず、これらと直交する辺
Ｃ，Ｄにそれぞれバンプ１ｃ、バンプ１ｄが設けられて
いる場合にあっても、相対向する２辺に設けられたバン
プの数が異なり、非対称配置となっている限りにおいて
は、上述のバンプ配置、電極配置に基づくバンプや電極
のサイズ設定を適用することができる。
【００３４】また図６に示すように、接合面積配置の対
称性を確保する目的で、回路配線には本来必要とされな
いダミーバンプ（ダミー端子）を用いるようにしてもよ
い。すなわち、図６（ａ）に示すように、１の辺Ｂ側に
は３つの回路接続用のバンプ１１ｂしか必要とされない
場合において、Ａ辺側に設けられたバンプ１ａと同じ面
積の接合面を有するバンプを、バンプ１ａと同数だけ辺
Ｂ側に設けるようにする。そしてこれらのバンプのう
ち、３つの回路接続用のバンプ１１ｂ以外のバンプは、
回路配線に使用されないダミーバンプ１２ｂとする。そ
して基板２には、これらのダミーバンプと対応した配置
でダミー電極が設けられる。
称性を確保する目的で、回路配線には本来必要とされな
いダミーバンプ（ダミー端子）を用いるようにしてもよ
い。すなわち、図６（ａ）に示すように、１の辺Ｂ側に
は３つの回路接続用のバンプ１１ｂしか必要とされない
場合において、Ａ辺側に設けられたバンプ１ａと同じ面
積の接合面を有するバンプを、バンプ１ａと同数だけ辺
Ｂ側に設けるようにする。そしてこれらのバンプのう
ち、３つの回路接続用のバンプ１１ｂ以外のバンプは、
回路配線に使用されないダミーバンプ１２ｂとする。そ
して基板２には、これらのダミーバンプと対応した配置
でダミー電極が設けられる。
【００３５】図６（ｂ）は、同様にダミーバンプを用い
る場合において、辺Ａと辺Ｂのバンプの数を異ならせる
ことを許容して、ダミーバンプの数をできるだけ少なく
するようにしたものである。この例では、図６（ａ）に
示す６個のダミーバンプ１２ｂの接合面の総面積を、２
つのダミーバンプ２２ｂにまとめている。このように回
路接続用としては本来必要とされないダミーバンプを追
加して用いることにより、接合面積配置の対称性が確保
され、図４に示す例と同様の良好な信頼性を有する電子
部品実装体が実現される。
る場合において、辺Ａと辺Ｂのバンプの数を異ならせる
ことを許容して、ダミーバンプの数をできるだけ少なく
するようにしたものである。この例では、図６（ａ）に
示す６個のダミーバンプ１２ｂの接合面の総面積を、２
つのダミーバンプ２２ｂにまとめている。このように回
路接続用としては本来必要とされないダミーバンプを追
加して用いることにより、接合面積配置の対称性が確保
され、図４に示す例と同様の良好な信頼性を有する電子
部品実装体が実現される。
【００３６】次に、本実施の形態に示す電子部品実装体
の信頼性について、図７を参照して説明する。図７は、
上記実施の形態に示すチップ１を基板２に実装した電子
部品実装体を実際の使用状態に置き、試験時間の経過に
伴う導通不良や剥離などの故障が発生した割合を累積故
障率の形でグラフ表示したものである。図７中、（１）
で示すグラフは、本実施の形態の電子部品実装体につい
ての試験結果を、また（２）で示すグラフは、比較対照
のために行われた従来の電子部品実装体についての試験
結果を、それぞれ示している。
の信頼性について、図７を参照して説明する。図７は、
上記実施の形態に示すチップ１を基板２に実装した電子
部品実装体を実際の使用状態に置き、試験時間の経過に
伴う導通不良や剥離などの故障が発生した割合を累積故
障率の形でグラフ表示したものである。図７中、（１）
で示すグラフは、本実施の形態の電子部品実装体につい
ての試験結果を、また（２）で示すグラフは、比較対照
のために行われた従来の電子部品実装体についての試験
結果を、それぞれ示している。
【００３７】図７のグラフで判るように、従来の電子部
品実装体を対象とした試験では、試験時間が１００時間
を経過した時点で既に故障が発生し始め、その後徐々に
累積故障率が増大している。これに対し、本実施の形態
の電子部品実装体では、８００時間経過まで故障の発生
が見られず、従来の電子部品実装体と比較して信頼性が
大幅に向上していることが実証的に確認されている。
品実装体を対象とした試験では、試験時間が１００時間
を経過した時点で既に故障が発生し始め、その後徐々に
累積故障率が増大している。これに対し、本実施の形態
の電子部品実装体では、８００時間経過まで故障の発生
が見られず、従来の電子部品実装体と比較して信頼性が
大幅に向上していることが実証的に確認されている。
【００３８】
【発明の効果】本発明によれば、第１の辺と対向する第
２の辺に第１端子の数よりも少ない数で形成された外部
接続用の第２端子とを備えた電子部品において、第２端
子の接合面の平均面積を第１端子の接合面の平均面積よ
りも大きく設定し接合面積配置の対称性を確保するよう
にしたので、各電極毎の押圧荷重のばら付きを極力小さ
くして、導通不良や剥離などの実装不具合を防止するこ
とができる。
２の辺に第１端子の数よりも少ない数で形成された外部
接続用の第２端子とを備えた電子部品において、第２端
子の接合面の平均面積を第１端子の接合面の平均面積よ
りも大きく設定し接合面積配置の対称性を確保するよう
にしたので、各電極毎の押圧荷重のばら付きを極力小さ
くして、導通不良や剥離などの実装不具合を防止するこ
とができる。
【図１】本発明の一実施の形態の電子部品および樹脂基
板の斜視図
板の斜視図
【図２】（ａ）本発明の一実施の形態の電子部品の回路
形成面の平面図 （ｂ）本発明の一実施の形態の電子部品が実装される樹
脂基板の平面図
形成面の平面図 （ｂ）本発明の一実施の形態の電子部品が実装される樹
脂基板の平面図
【図３】本発明の一実施の形態の電子部品実装方法の工
程説明図
程説明図
【図４】本発明の一実施の形態の電子部品実装体の断面
図
図
【図５】本発明の一実施の形態の電子部品の回路形成面
の平面図
の平面図
【図６】本発明の一実施の形態の電子部品の回路形成面
の平面図
の平面図
【図７】本発明の一実施の形態の電子部品実装体の累積
故障率を示すグラフ
故障率を示すグラフ
【図８】（ａ）従来の電子部品の回路形成面の平面図
（ｂ）従来の電子部品実装体の部分断面図
１ 半導体素子
１ａ、１ｂ バンプ
２ 基板
３ 樹脂基材
４ａ，４ｂ 電極
６ 樹脂接着材
Claims (5)
- 【請求項１】回路形成面に複数の外部接続用の端子が形
成された電子部品であって、前記回路形成面側の第１の
辺に形成された複数の外部接続用の第１端子と、第１の
辺と対向する第２の辺に前記第１端子の数よりも少ない
数で形成された外部接続用の第２端子とを備え、前記第
２端子の接合面の平均面積を第１端子の接合面の平均面
積よりも大きくしたことを特徴とする電子部品。 - 【請求項２】前記第２端子は、ダミー端子を少なくとも
１つ含むことを特徴とする請求項１記載の電子部品。 - 【請求項３】回路形成面側の第１の辺に形成された複数
の外部接続用の第１端子と第１の辺と対向する第２の辺
に前記第１端子の数よりも少ない数で形成された外部接
続用の第２端子とを備えた電子部品を、前記第１端子に
対応する位置に形成された第１電極と前記第２端子に対
応する位置に形成された第２電極が設けられた基板に樹
脂接着材により固着し、前記第１端子を前記第１電極
に、前記第２端子を前記第２電極にそれぞれ接合した電
子部品実装体であって、前記第２端子と第２電極の重な
り合う部分の平面投影面積の平均値を、前記第１端子と
第１電極の重なり合う部分の平面投影面積の平均値より
も大きくしたことを特徴とする電子部品実装体。 - 【請求項４】前記第２端子は、ダミー端子を少なくとも
１つ含むことを特徴とする請求項３記載の電子部品実装
体。 - 【請求項５】前記第１電極の幅は前記第１端子の幅より
も狭く、前記第２電極の幅は前記第２端子の幅よりも狭
いことを特徴とする請求項３記載の電子部品実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145812A JP2003338524A (ja) | 2002-05-21 | 2002-05-21 | 電子部品および電子部品実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145812A JP2003338524A (ja) | 2002-05-21 | 2002-05-21 | 電子部品および電子部品実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003338524A true JP2003338524A (ja) | 2003-11-28 |
Family
ID=29704975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002145812A Pending JP2003338524A (ja) | 2002-05-21 | 2002-05-21 | 電子部品および電子部品実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003338524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332465A (ja) * | 2005-05-27 | 2006-12-07 | Optrex Corp | チップオンフィルム半導体装置 |
| JP2009033010A (ja) * | 2007-07-30 | 2009-02-12 | Seiko Epson Corp | 電子デバイス及びその製造方法並びに半導体装置 |
| JP2009260389A (ja) * | 2009-08-05 | 2009-11-05 | Seiko Epson Corp | 半導体装置 |
-
2002
- 2002-05-21 JP JP2002145812A patent/JP2003338524A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332465A (ja) * | 2005-05-27 | 2006-12-07 | Optrex Corp | チップオンフィルム半導体装置 |
| JP4699089B2 (ja) * | 2005-05-27 | 2011-06-08 | オプトレックス株式会社 | チップオンフィルム半導体装置 |
| JP2009033010A (ja) * | 2007-07-30 | 2009-02-12 | Seiko Epson Corp | 電子デバイス及びその製造方法並びに半導体装置 |
| JP4572376B2 (ja) * | 2007-07-30 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
| US7830007B2 (en) | 2007-07-30 | 2010-11-09 | Seiko Epson Corporation | Electronic device, method of producing the same, and semiconductor device |
| US8183693B2 (en) | 2007-07-30 | 2012-05-22 | Seiko Epson Corporation | Electronic device, method of producing the same, and semiconductor device |
| JP2009260389A (ja) * | 2009-08-05 | 2009-11-05 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW486922B (en) | Flexible wiring board, method of manufacturing flexible wiring board and display device equipped with flexible wiring board | |
| JP4271435B2 (ja) | 半導体装置 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US7091064B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JP4079456B2 (ja) | 半導体装置 | |
| US20030067084A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| KR100635425B1 (ko) | Ｉｃ 칩 접합 구조 및 방법 | |
| JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003338524A (ja) | 電子部品および電子部品実装体 | |
| KR100326957B1 (ko) | 반도체장치 및 그 제조장치 및 그 제조방법 | |
| KR20040080275A (ko) | 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3080106B2 (ja) | Ｉｃモジュールの接続方法 | |
| TW200841429A (en) | IC chip package | |
| US9601416B2 (en) | Lead frame, mold and method of manufacturing lead frame with mounted component | |
| JP3752829B2 (ja) | 液晶表示パネルと半導体チップとの接合方法 | |
| TWI801483B (zh) | 簡易型電路板與晶片之封裝結構 | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JP4348260B2 (ja) | 半導体装置実装用基材 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH1098069A (ja) | 半導体装置の突起電極および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050325 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |