KR100326957B1 - 반도체장치 및 그 제조장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조장치 및 그 제조방법 Download PDF

Info

Publication number
KR100326957B1
KR100326957B1 KR1019990002989A KR19990002989A KR100326957B1 KR 100326957 B1 KR100326957 B1 KR 100326957B1 KR 1019990002989 A KR1019990002989 A KR 1019990002989A KR 19990002989 A KR19990002989 A KR 19990002989A KR 100326957 B1 KR100326957 B1 KR 100326957B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
rectangular
bonding tool
bonding
lead
Prior art date
Application number
KR1019990002989A
Other languages
English (en)
Other versions
KR19990068220A (ko
Inventor
우루시마미치타케
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990068220A publication Critical patent/KR19990068220A/ko
Application granted granted Critical
Publication of KR100326957B1 publication Critical patent/KR100326957B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • B23K20/106—Features related to sonotrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

반도체칩(3)의 패드(5)상에 인너리드(2A)를 접합하는 경우에, 인너리드(2A)와 직행하는 방향의 패드개구부폭보다 크고, 병행하는 방향의 패드개구부길이보다짧은 선단형부를 가지는 본딩툴(1)을 이용함으로써, 특히 TAB방식의 인너리드보딩에 있어서, 범프를 형성하지 않고 접합을 행했을 때, 인너리드의 위치이탈이나 패시베이션막의 크랙을 방지하면서, 견고하게 인너리드와 패드를 접합한다.

Description

반도체장치 및 그 제조장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND EQUIPMENT FOR MANUFACTURING THE SAME AS WELL AS METHOD OF FABRICATING THE SAME}
본 발명은, 반도체장치 및 그 제조방법에 관한 것으로서, 특히 TAB테이프나리드프레임등의 인너리드를 반도체 칩의 패드전극에 본딩하여 형성한 반도체장치와 그 제조장치 및 제조방법에 관한 것이다.
종래기술을 TAB방식의 접합방법을 예를들어 설명한다. 일반적으로, TAB 방식의 실장에 쓰이는 필름캐리어테이프는 도 9a 및 도 9b에 도시된 바와 같이, 폴리이미드등의 절연성의 베이스필름(6)에 반송 및 위치결정용의 스프로켓홀(7)를 형성하고 또한 반도체칩(3)을 실장하기 위한 개공부인 디바이스홀(10)을 형성한다. 베이스필름(6)의 표면에는 동박등의 금속필름을 형성하고, 또한, 이것을 포트리소그래피 기술로 소정의 패턴을 형성하여 리드(2) 및 전기선별을 위한 테스트패드(11) 등을 형성한다. 리드(2)는 디바이스홀(10)내에 돌출된 인너리드(2A)와, 이것과 연결되어 있는 디바이스홀(10)의 외측으로 연장되는 아웃리드(2B)로 구성되고, 표면에 동박등의 금속필름의 보호막으로서 금, 주석, 솔더등의 금속도금이 되어 있다. 또한, 아웃리드(2B)의 바로 아래의 베이스필름(6)에는 아웃리드홀(9)이 형성되어 있고, 이 아웃리드홀(9)과 디바이스홀(10)의 사이에는 리드(2)을 보지하는 서스펜더(8)가 구성되어 있다.
그리고, 이 필름캐리어테이프의 인너리드(2A)와 반도체칩(3)을 본딩할 때는, 도 9b에 도시된 바와 같이, 사전에 반도체칩(3)의 전극상에 패시베이션막의 크랙방지나, 인너리드(2A)와의 접속을 쉽게 하기 위하여 금속돌기인 범프(12)를 설치하여, 이 범프상에 접합하는 인너리드(2A)를 가압하면서 가열함으로써, 압착 또는 공정(共晶))법에 의해, 인너리드(2A)의 금속도금과 범프(12)를 접합한다(이를 '인너리드본딩'이라 하고, ILB로 약칭한다).
이 ILB에서, 범프를 형성하지 않고 패드와 인너리드를 접합하는 방법이 제시되어 있어, 이것을 도 10a 및 도 10b에 나타낸다. 도 10a 및 도 10b의 좌측은, 인너리드와 직교하는 방향의 단면도, 우측은 인너리드와 병행하는 방향의 단면도이다. 종래에는, 도 10a 및 도 10b에 도시된 바와 같이, 패드(5)의 주위에 형성되어 있는 패시베이션막에 인너리드(2)가 직접 접촉한 채로, 본딩툴(1)에 의해 상부로부터 인너리드(2)에 가압등의 접합력을 인가하여 접합하고 있다.
이러한 예로서, 일본 특개평2-119153호 공보에 범프없이 패드와 인너리드를 접합하는 것이 개시되어 있다. 이 공보에는 패시베이션막에 관해서의 기재는 없으나, 패시베이션막을 고려한 경우를 도 10a에 나타낸다. 이 방법에서는 도 11의 좌측에 도시한 바와 같이, 패드개구부보다 선단부가 크고 또한 선단이 정방형상으로 된 본딩툴을 사용하여 초음파진동을 인너리드의 길이방향(병행하는 방향)으로만 작용시켜 접합을 실시하고 있다.
또한, 일본 특허제2500725호에서도 범프없이 패드와 인너리드를 접합하는 것이 개시되고 있어, 이 방법을 도 10b에 나타낸다. 이 방법에서는, 도 11의 우측에나타내는 패드개구부보다도 작은 선단부를 갖는 본딩툴을 사용하여 인너리드를 가압하고, 툴의 선단형상에 의해 인너리드에 홈을 형성하여, 초음파진동으로 접합을 실시하고 있다.
상술한 바와같이, ILB에 있어서, 전극상에 범프가 없으면, 인너리드가 패시베이션막에 접촉하기 때문에, 패드와 인너리드와의 접합면에 인너리드가 가압되기 어렵고, 접합이 곤란해지는 문제가 발생한다. 더욱이, 가압력을 증가하여 무리하게 접합할 경우에는, 패시베이션막에 크랙이 발생하거나 본딩툴 하면의 모서리부분에서 인너리드가 절단되는(리드넥(leadneck)강도의 저하)등의 문제가 있었다.
범프없이 접합을 실시하는 것이 기재되어 있는 일본 특개평2-119153호공보에 있어서도, 패시베이션막의 고려를 하고 있지 않기 때문에, 역시 패시베이션막이 존재한 경우에 크랙이 발생하거나, 접합이 곤란하게 된다. 즉, 이 공보와 같이 패시베이션막이 없을 때는, 범프가 있는 상태에서도 사용하는 보통의 초음파병용열압착방식으로 용이하게 접합이 가능하지만, 패시베이션막이 존재한 경우에는 적용할 수 없었다. 또한, 이 공보에서는 리드선이 1인치의 1000분의 1∼7의 높이에서 절곡되는 경우가 바람직하다고 되어 있다. 그러나, 그것으로는 본딩툴헤드의 폭이 인너리드선보다 좁을 경우에, 리드가 어긋나 접합할 수 없게 되기 때문에, 폭이 넓은 본딩툴 헤드를 사용하지 않으면 안된다. 이 경우에 패시베이션막이 존재하면, 인너리드의 길이방향에서는 본딩툴이 인너리드를 사이에 두고 패시베이션 막위로 오버랩되기 때문에 본딩이 불가능해진다. 즉, 이 공보에서는 패시베이션막이 존재하는 경우는 완전한 적용은 불가능하게 된다. 또한, 초음파진동의 방향과 병행한 인너리드는 툴헤드부로 가압이 가능하기 때문에, 접합가능할 수도 있지만, 진동방향과 수직한 인너리드는 본딩툴헤드부에서 충분하게 가압하지 못하고 초음파를 인가하면 진동에 의해서 이탈되거나, 에너지가 전달되지 않기 때문에, 접합이 곤란하였다. 만약, 이 방법으로 접합하기 위해서는, 반도체칩를 회전시키면서 접합하거나 본딩툴을 보지하는 혼을 회전시키면서 접합하는 경우를 고려할 수 있지만, 반도체칩 및 혼을 회전할 수 없는 통상의 TAB형 반도체장치에 있어서는 접합이 불가능하였다.
상술한 문제점들을 해결하기 위해서, 일본 특허 제2500725호에 기재되어 있는 바와 같이, 반도체칩의 패드전극개구부보다도 선단부가 작은 원대칭의 본딩툴을 사용하여 인너리드에 철(凸)부를 형성하면서 접합하는 방식이 있다. 그러나, 이 방법에 있어서도, 본딩툴 선단부가 패드전극개구부보다 작고, 원대칭형상으로 형성하여야 하기 때문에, 가압시에 인너리드가 이탈되기 쉬워 본딩이 불가능하게 되거나, 초음파를 인가했을 때, 인너리드를 튀게 하는 문제가 생긴다. 즉, 예를 들면, 인너리드폭이 50㎛ 폭이상인 폭이 넓은 인너리드를 사용 경우는 접합할 수 있지만, 전극개구부보다 선단부가 작은 본딩툴을 사용하여 본딩할시에는 좁은 피치로 본딩함이 불가능하게 되는 것을 의미한다. 즉, 예컨대 80㎛ 피치단열로 본딩하는 경우, 패드개구직경은 65㎛정도로, 인너리드폭을 40㎛으로 하면 본딩 선단폭은 최대 65㎛가 되지만, 이 경우 본더의 정밀도가 ± 10㎛정도이기 때문에, 본딩툴이 패시베이션막위에 올라가서 한쪽만 접하게 된다. 그래서, 본딩 선단폭을 55㎛로 하여도 인너리드와 본딩툴의 중심이 7.5㎛이상 어긋나면 본딩툴로 인너리드를 완전히 누를 수 없기 때문에, 초음파를 인가한 때에 인너리드가 이탈되어 본딩이 불가능해 진다. 실제로는 인너리드의 폭도 ±10㎛정도는 공차가 있기 때문에 본딩이 불가능하였다. 게다가 접합부가 인너리드의 철(凸)부분만이였기 때문에 접합강도가 낮은 과제가 있었다. 또한 이탈을 방지하기 위하여 인너리드폭을 패드개구부보다 크게 하여 본딩하면 좋지만, 본딩툴의 선단이 구속되기 때문에 초음파의 전달 효율이 나쁘게 되어 접합을 할 수 없게 되는 문제가 있었다.
더욱이, 이들 두가지 방법은 인너리드를 각각 접합하기 때문에, 생산성이 나쁘다고 하는 문제가 있었다.
이 복수개를 동시에 본딩하는 방법은, 예컨대 일본 특개평8-172113에 기재되어 있다. 그러나,본딩툴의 선단에 패드피치에 대응하여 복수의 돌기를 설치한 본딩툴형상을 하고 있어, 이 방법을 사용하더라도 범프의 유무에 관계없이 위치 어긋남이 발생하는 것은 상술한 종래기술로부터 분명하고, 생산불가능하였다.
본 발명은 이와 같은 본딩방법을 완전히 해결하고, 또한 80㎛이하의 좁은 피치에서도 접합할 수 있는 방법을 개시한다.
도 1은 본 발명의 제 1 실시예를 나타내는 단면도.
도 2a 및 도 2b는 본 발명의 본딩툴의 사시도 및 정면도.
도 3a 내지 도 3d는 본 발명의 도 2에 도시한 것 이외의 본딩툴의 선단형상도.
도 4는 본 발명의 제 2 실시예를 나타내는 단면도.
도 5는 본 발명의 제 2 실시예에서 본딩툴을 가압하는 단면도.
도 6은 본 발명의 제 2 실시예에 있어서의 탄성커버의 일예를 나타내는 단면도.
도 7은 본 발명의 제 3 실시예를 나타내는 단면도.
도 8a 및 도 8b는 본 발명의 제 3 실시예를 나타내는 평면도
도 9a 및 도 9b는 종래의 TAB 제품의 평면도 및 단면도.
도 10a 및 10b는 종래의 본딩 예를 나타내는 단면도.
도 11은 종래의 본딩예의 본딩툴을 나타내는 도면.
※도면의 주요부분에 대한 부호의 설명
1 : 본딩툴 2 : 리드
2A : 인너리드 2B :아웃리드
3 : 반도체 칩 4 : 패시베이션막
5 : 패드 6 : 베이스필름
7 : 스프로켓 홀 8 : 서스펜더
9 : 아웃리드홀 10 : 디바이스홀
11 : 테스트패드 12 : 범프
13 : 탄성커버 14 : 본딩피치
15 : 패드양단길이
본 발명에 의한 반도체장치의 제조장치는, 반도체장치에 구비된 직사각형전극에 리드를 가압접합하는 본딩툴을 갖는 반도체장치의 제조장치에 있어서, 본딩툴의 선단면은, 직사각형전극의 좌우변의 폭보다도 작은 좌우변와 직사각형전극의 상하변의 폭보다도 큰 상하변을 갖는 직사각형인 것을 특징으로 한다.
또한, 본 발명에 의한 반도체장치의 제조방법은, 반도체장치에 구비된 직사각형전극에 본딩툴로 리드를 가압하여 접합하는 반도체장치의 제조방법에 있어서, 본딩툴로서 선단면이 직사각형전극의 좌우변의 폭보다도 작은 좌우변와 직사각형전극의 상하변의 폭보다도 큰 상하변을 갖는 직사각형인 본딩툴을 사용하여 리드를 직사각형전극상에 있어 상기 직사각형전극의 좌우변와 병행한 방향으로 연재하도록 배치하여 본딩툴로 가압접합하는 것을 특징으로 한다.
또한, 본 발명에 의한 반도체장치의 제조방법은, 정방형상의 선단면을 갖는 본딩툴을 사용하여 반도체장치상의 복수의 직사각형전극과 복수의 리드를 접합하는 반도체장치의 제조방법으로서, 복수의 직사각형전극을, 본딩툴의 선단면의 한변에서 상기 복수의 직사각형전극이 덮혀지도록 반도체장치상의 제 1 방향으로 배설하여, 또한 각각의 직사각형전극의 제 1 방향과 직교하는 제 2 방향의 변의 길이를 본딩툴의 선단면의 한변보다도 길게 형성하여, 각각의 리드를 각각의 직사각형전극상에 있어서 상기 직사각형전극의 제 2 방향의 변과 병행한 방향으로 연재하도록 배치하여 본딩툴로 복수의 직사각형전극과 복수의 리드를 한번에 가압접합하는 것을 특징으로 한다.
본 발명에서는, 상기의 본딩툴의 선단면이 직사각형의 상하변 및 좌우변의 각각의 중심부가 리드를 가압하는 방향으로 돌출되어 있거나 또는, 직사각형의 중심부가 평탄하고 또한 외주부에 테이퍼 또는 곡율을 설치한 것을 특징으로 한다.
또한, 본 발명에 의한 반도체장치는, 제 1방향으로 배설된 복수의 직사각형 전극과, 제 1방향에 직교하는 제 2방향으로 그 복수의 직사각형 전극 각각에 접합시킨 복수의 리드를 갖는 반도체장치에 있어서, 직사각형 전극의 상기 제 2 방향의 변은, 하나의 직사각형전극의 제 1 방향의 폭과 2개의 직사각형전극의 제 1 방향의 중심간거리와의 합이상인 것을 특징으로 한다.
또한, 상기의 반도체장치는, 직사각형전극의 리드가 접합하고 있는 접합부를 제외한 반도체장치의 표면에 형성된 패시베이션막과, 패시베이션막의 표면에 형성된 탄성커버를 추가로 구비한다. 이 커버막은, 바람직하게는, 반도체장치의 표면에서 제 1 방향의 복수의 직사각형전극사이의 영역에 대응하여 선택적으로 형성되어 있다.
또한, 바람직하게는 상술한 본 발명의 리드의 폭은 직사각형전극의 상기 제 1 방향의 폭보다 작다.
다음에, 본 발명에 관해서 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 실시예를 나타내는 도면이고, 본 발명의 패드(5)에 금도금처리된 인너리드(2)를 삽입하였을 때의 단면도를 나타낸다. 반도체칩(3)상에는, 패시베이션막(4)가 형성되어 있다. 제조순서로서는, 먼저 약250∼350℃로 가열된 반도체칩(3)의 패드(5)위에 인너리드(2A)를 배치한다. 이어서, 도 2a 및 도 2b에 나타내는 본딩툴(1)을 사용하여 인너리드(2A)와 패드(5)를 본딩툴(1)로 가압한다. 이때, 패시베이션막(4)의 개구폭보다 좁은 인너리드(2A)를 개구부내에 삽입하여, 인너리드(2A)와 직교하는 방향의 인너리드폭보다 크고, 병행하는 방향의 패시베이션막(4)의 개구길이보다 짧은 선단부를 갖는 본딩툴(1)을 사용하여 본딩툴(1)와 접촉하고 있는 면적의 거의 모든 인너리드부를 패드(5)에 밀착시킨다. 그 후, 초음파를 인가하여 접합부의 산화막을 제거하고, 마지막으로 초음파를 인가하지 않고 가압력을 증가시켜 인너리드(2A)접합을 완성시킨다. 이 방법에 의해, 인너리드(2A)의 위치정밀도가 다소 나쁘더라도 인너리드폭보다 폭이 넓은 본딩툴(1)을 사용하고 있으므로 이탈이 발생하지않게 되다. 또한, 본딩툴폭은 인너리드(2A)의 길이 방향(병향하는 방향)의 패시베이션막의 개구길이보다 짧기 때문에, 크랙이 생기지 않는 하중을 사용하며 접합이 가능해지기 때문에, 패시베이션막(4)에 크랙이 발생하거나 접합이 불안정하게 되는 일은 전혀 생기지 않는다. 또한, 접합면적도 본딩툴(1)과 접촉한 모든 인너리드부가 대상이 되기 때문에, 접합강도가 현저히 향상한다.
이때, 도 3a 내지 도 3d에 나타내는 선단형상의 본딩툴을 사용하면 본딩툴(1)의 테두리가 인너리드(2A)와 접촉하는 부위의 접합강도의 저강도화를 방지할 수 있다. 실험 결과, 도 2a 및 도 2b는 선단형상을 사용한 경우, 안정된 접합을 부여하는 조건으로는, 접합후의 본딩툴주연부의 인너리드 두께는 최초의 인너리드 두께의 약1/2이 된다. 이에 대하여, 도 3a 및 도 3b에 나타낸 곡율반경(R) 치수가 40∼80㎛ 정도의 가공 또는 C(chamfering)45∼60°정도의 가공을 한 본딩툴 및 도 3c 및 도 3d에 나타낸 접합면에 곡율반경(R) 50∼120㎛정도의 가공을 베푼 본딩툴의 경우, 소성변형이 균등하게 촉진되어, 인너리드의 박형화를 2/3정도까지 억제할 수 있다. 이로인해, 인너리드의 강도저하를 방지할 수 있고, 좁은 피치용의 인너리드도 접합이 가능해진다.
다음에, 본 발명의 제 2 실시예를 설명한다. 본 실시의 형태는, 도 4에 나타내는 바와같이, 반도체칩(3)의 패드(5)주변부에 있는 패시베이션막(4)상에 폴리이미드등의 탄성커버(13)막을 형성하고 있다. 이러한 구성에 의해, 도 5에 나타낸 바와 같이, 본딩툴(1)이 탄성커버(13)에 접촉하더라도 패시베이션막(4)에는 크랙이 생기지 않기 때문에, 가압력(접합하중)을 증가시킬 수 있다. 이 때, 반도체칩(3)의 패드(5)의 높이와 커버막 두께(패시베이션막(4)과 탄성커버(13)높이의 합계)의 차보다 두꺼운 인너리드(2A)를 갖는 TAB테이프를 사용함으로써, 본딩툴(1)로 패드(5)에 가압하여 접합할 경우에, 접합을 완성시키는 가압력을 증가시켜도 커버막으로의 강하를 방지할 수 있기 때문에, 인너리드(2A)의 넥강도가 향상되고 또한 접합조건이 늘어나 안정화된다. 또한, 커버막은, 패드(5)주위부분 또는 패드사이에만 형성하면, 도 6에 나타내는 듯이 인너리드(2A)를 패드(5)상에 배치하였을 때에 위치이탈하여 패드(5)상에서 벗어나 있더라도, 패드개구부의 폭보다 좁은 인너리드(2A)와 패드개구부보다 넓은 본딩툴(1)를 사용하고 있기 때문에, 하강시에 자기위치보정을 하여, 패드(5)내에 수납된다. 또한, 4도에 나타낸 커버막과 같이 단면이 수직이면, 인너리드(2)의 위치이탈양은 리드폭의 1/2이하가 아니면 수납되기 어렵지만, 커버막을 도 6에 나타내는 바와 같이, 테이퍼형으로 형성해 놓으면 1/2이탈정도의 부근에서의 수납성이 향상된다.
다음에, 본 발명의 제 3 실시예에 관하여 설명한다. 이전의 실시예에서는 패드(5)의 형상에 관하여 언급하지 않았다. 그러므로, 통상적으로 사용되고 있는 정방형의 패드에 관하여 언급하자면, 반도체칩 표면의 상하방향의 본딩은 본딩이 가능하지만, 좌우방향은 본딩툴폭이 패드폭보다 넓기 때문에 본딩이 불가능하여진다. 이 경우는, 반도체칩 및 TAB 테이프를 회전시켜 접합하거나, 본딩툴을 보지하는 혼을 회전시키면서 접합한다. 그렇지만, 칩 및 혼을 회전할 수 없는 TAB형 반도체장치에 있어서는 접합이 불가능하다. 그래서, 본 실시예는, 패드를 장방형으로 형성한다. 즉, 예를 들어 상술한 경우는 좌우방향의 패드의 패드길이를, 패드의 개구부보다 넓은 본딩툴의 폭보다 길게함으로써, 상하좌우 모두 접합이 가능해진다.
이 방법을 사용하여 복수의 인너리드를 동시에 본딩하는 것을, 도 7 및 도 8a, 도 8b에 나타낸다. 본 실시예에서는, 인너리드(2A)와 병행하는 방향의 패드개구장길이를 본딩피치(14)에 직교하는 방향의 패드(5)의 개구폭을 더한 길이(패드양단길이(15))이상으로 하여, 병행하는 패드의 길이보다도 짧고 본딩하는 복수개의 패드양단길이(15)이상의 선단폭을 갖는 본딩툴(1)을 사용하여, 패드(5)부에 인너리드와 직교하는 패드개구폭보다 좁은 인너리드(2A)를 삽입하여, 복수 리드를 동시에 본딩한다. 이 때, 상술한 바와같이, 기본적으로는 본딩툴(1)의 길이는 패드양단길이(15)이상으로 하였지만, 패드사이즈가 충분히 큰 경우는 본딩피치에 패드개구길이가 아닌 대략 리드폭을 더한 길이의 본딩툴이라도 좋다.
본 실시예에서는, 단순한 정방형의 본딩툴(1)을 사용할 수 있기 때문에, 본딩툴의 생산단가가 감소하고, 수명이 길다는 효과도 더불어 갖고 있다. 더욱이, 예컨대 50㎛ 패드피치이하의 접속에는, 종래는 인너리드에 대한 본딩중의 접촉을 막기 위해서 본딩툴의 선단폭을 버틀넥 가공을 실시하여, 예컨대 50㎛ 피치로는 50㎛ 폭이하로 하지 않으면 안되었지만, 본 실시예에 의해 2개를 동시에 접속하면, 실질적으로 100㎛ 패드피치로 되어, 본딩툴의 제작이 용이하고 또한 수명이 길게 된다.
상술한 본 발명은, 범프가 존재하더라도 가능하고 또한 유효하다. 다시말하면, 상기의 패드를 범프로 대체하는 것으로 접합이 가능해진다. 즉, 반도체칩의 전극은, 패드 또는 범프으로 구성된다.
이와 같이 본 발명은, TAB형 패키지제조에 있어서의 인너리드본딩으로, 범프를 사용 않더라도 접합이 가능해질 뿐만 아니라, 범프없이 접합하는 본딩방법에 있어서 문제였던 접합의 불안정함, 생산성의 악화를 모두 해소한다. 더욱이, 좁은 피치라도 접속할 수 있는 방법의 개시도 포함되어있기 때문에, 반도체 패키지의 생산비용의 절감, 품질향상을 실현할 수 있다.

Claims (10)

  1. 제 1 방향에 배설된 복수의 직사각형전극과, 상기 제 1방향에 직교하는 제 2방향으로 그 복수의 직사각형 전극 각각에 접합시킨 복수의 리드를 갖는 반도체장치에 있어서,
    상기 직사각형전극의 상기 제 2 방향의 변은, 하나의 상기 직사각형전극의 상기 제 1 방향의 폭과 두 개의 상기 직사각형전극의 상기 제 1 방향의 중심사이의 거리의 합이상인 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 직사각형전극의 상기 리드가 접합하고 있는 접합부를 제외한 상기 반도체장치의 표면에 형성된 패시베이션막과, 상기 패시베이션막의 표면에 형성된 탄성커버를 추가로 구비하는 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서, 상기 커버막은 상기 반도체장치의 표면에 있어서, 상기 제 1 방향의 상기 복수의 직사각형전극사이의 영역에 대응하여 선택적으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 리드의 폭은, 상기 직사각형전극의 상기 제 1 방향의 폭보다도 작은 것을 특징으로 하는 반도체장치.
  5. 반도체장치에 설치된 직사각형전극에 리드를 가압접합하는 본딩툴을 갖는 반도체장치의 제조장치에 있어서, 상기 본딩툴의 선단면은 상기 직사각형전극의 좌우변의 폭보다도 작은 좌우변과 상기 직사각형전극의 상하변의 폭보다도 큰 상하변를을 갖는 직사각형인 것을 특징으로 하는 반도체장치의 제조장치.
  6. 제 5 항에 있어서, 상기 본딩툴의 상기 선단면은, 상기 직사각형의 상기 상하변 및 상기 좌우변의 각각의 중심부가 상기 리드를 가압하는 방향으로 향하여 돌출되어 있는 것을 특징으로 하는 반도체장치의 제조장치.
  7. 제 5 항에 있어서, 상기 본딩툴의 상기 선단면은, 상기 직사각형의 중심부가 평탄하고 또한 외주부에 테이퍼 또는 곡율을 설치하는 것을 특징으로 하는 반도체장치의 제조장치.
  8. 반도체장치에 설치된 직사각형전극에 본딩툴에 의해 리드를 가압하여 접합하는 반도체장치의 제조방법에 있어서, 상기 본딩툴로서 선단면이 상기 직사각형전극의 좌우변보다도 작은 좌우변과 상기 직사각형전극의 상하변의 폭 보다도 큰 상하변을 갖는 직사각형인 본딩툴을 사용하여, 상기 리드를 상기 직사각형전극상에 있어 상기 직사각형전극의 좌우변과 병행하는 방향으로 연재하도록 배치하여, 상기 본딩툴로 가압접합 하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8 항에 있어서, 상기 리드의 폭은, 상기 직사각형전극의 상기 상하변의폭보다도 작은 것을 특징으로 하는 반도체장치의 제조방법.
  10. 정방형모양의 선단면을 갖는 본딩툴을 사용하여, 반도체장치상의 복수의 직사각형전극과 복수의 리드를 접합하는 반도체장치의 제조방법에 있어서,
    상기 복수의 직사각형전극을, 상기 본딩툴의 상기 선단면의 한 변으로 상기 복수의 직사각형전극이 오버랩도록 상기 반도체장치상의 제 1 방향으로 배설하고, 또한 각각의 상기 직사각형전극의 상기 제 1 방향과 직교하는 제 2 방향의 변의 길이를 상기 본딩툴의 상기 선단면의 한 변보다도 길게 형성하고,
    각각의 상기 리드를 각각의 상기 직사각형전극상에 있어서 상기 직사각형전극의 상기 제 2 방향의 변과 병행하는 방향으로 연재하도록 배치하고,
    상기 본딩툴로 상기 복수의 직사각형전극과 상기 복수의 리드를 한번에 가압 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990002989A 1998-01-28 1999-01-28 반도체장치 및 그 제조장치 및 그 제조방법 KR100326957B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-015462 1998-01-28
JP10015462A JP3129272B2 (ja) 1998-01-28 1998-01-28 半導体装置とその製造装置および製造方法

Publications (2)

Publication Number Publication Date
KR19990068220A KR19990068220A (ko) 1999-08-25
KR100326957B1 true KR100326957B1 (ko) 2002-03-13

Family

ID=11889471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002989A KR100326957B1 (ko) 1998-01-28 1999-01-28 반도체장치 및 그 제조장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US6173884B1 (ko)
JP (1) JP3129272B2 (ko)
KR (1) KR100326957B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574182B2 (en) 2005-03-11 2009-08-11 Lg Electronics Inc. Mobile communications terminal having driving voltage control apparatus and method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007773A (ja) * 2001-06-25 2003-01-10 Nec Corp ボンディングツールおよびボンディング方法
JP6165411B2 (ja) * 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
CN105246436A (zh) * 2013-07-16 2016-01-13 株式会社工房利匠 下落式自动排泄物处理装置
WO2017094558A1 (ja) * 2015-12-04 2017-06-08 株式会社新川 超音波ホーン
CN107920912B (zh) 2016-02-29 2021-04-27 自由解决方案有限公司 护理用排泄物处理装置的排泄物承接器
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209736A (ja) 1990-01-11 1991-09-12 Nec Corp Ｔａｂインナーリードのバンプ形成方法
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
JP2606606B2 (ja) * 1994-10-14 1997-05-07 日本電気株式会社 半導体装置の製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
KR0145128B1 (ko) 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
JP2730529B2 (ja) 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法
US6006981A (en) * 1996-11-19 1999-12-28 Texas Instruments Incorporated Wirefilm bonding for electronic component interconnection
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
EP0948506A1 (en) * 1996-12-30 1999-10-13 Monsanto Company Cyanophosphonate derivatives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574182B2 (en) 2005-03-11 2009-08-11 Lg Electronics Inc. Mobile communications terminal having driving voltage control apparatus and method thereof

Also Published As

Publication number Publication date
US6173884B1 (en) 2001-01-16
JPH11214451A (ja) 1999-08-06
JP3129272B2 (ja) 2001-01-29
KR19990068220A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
KR100356455B1 (ko) 반도체장치 및 그 제조방법
US6887738B2 (en) Method of making semiconductor device with flip chip mounting
JP5366674B2 (ja) 実装構造体および実装方法
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
KR100326957B1 (ko) 반도체장치 및 그 제조장치 및 그 제조방법
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP2007067175A (ja) 半導体装置の製造方法
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
JPH0158864B2 (ko)
JPH0778932A (ja) 半導体装置の製造方法
JP2606606B2 (ja) 半導体装置の製造方法
KR100273275B1 (ko) 칩사이즈패키지및그제조방법
US20170084566A1 (en) Method of manufacturing electronic component module and electronic component module
JPH056893A (ja) キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP2699855B2 (ja) 半導体装置のボンディング方法
JP7393312B2 (ja) 半導体装置及びその製造方法
JPH10112479A (ja) 基板の接続方法
JPH06333974A (ja) 集積回路のボンディングパッド構造
JPH0982742A (ja) ワイヤボンディング方法
WO2022196278A1 (ja) 半導体装置
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH04109640A (ja) 集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee