JPH04218934A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04218934A
JPH04218934A JP3080068A JP8006891A JPH04218934A JP H04218934 A JPH04218934 A JP H04218934A JP 3080068 A JP3080068 A JP 3080068A JP 8006891 A JP8006891 A JP 8006891A JP H04218934 A JPH04218934 A JP H04218934A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
film carrier
device hole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3080068A
Other languages
English (en)
Other versions
JP3033227B2 (ja
Inventor
Yoshihiko Kasahara
笠原　良彦
Tatsuro Ito
伊藤　達郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3080068A priority Critical patent/JP3033227B2/ja
Priority to EP19910106888 priority patent/EP0456066A3/en
Priority to KR1019910007181A priority patent/KR910020866A/ko
Priority to US07/696,698 priority patent/US5231303A/en
Publication of JPH04218934A publication Critical patent/JPH04218934A/ja
Application granted granted Critical
Publication of JP3033227B2 publication Critical patent/JP3033227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフィルムキャリアを用い
た半導体装置に関するものである。
【０００２】
【従来の技術】図６は従来の半導体装置の封止前の状態
を示す平面図、図７は同半導体装置の封止前の状態を示
す断面図、図８は同半導体装置の封止後の状態を示す断
面図、図９は同半導体装置の別の封止後の状態を示す断
面図、同１０は同半導体装置のもう一つの別の封止後の
状態を示す断面図、図１１の（ａ），（ｂ）は同半導体
装置のインナリードが切断される過程を示す説明図であ
る。図において、１はフィルムキャリアで、ポリエステ
ル、ポリイミド等の高分子材料よりなる厚さ５０〜１２
５μｍ程度の絶縁フィルムで形成されている。２は半導
体集積回路素子である半導体チップ、２ａは半導体チッ
プ２の能動面に設けられた多数の電極端子であるパッド
、３はフィルムキャリア１に設けられた半導体チップ２
の表面積より大きい面積のデバイスホールで、このデバ
イスホール３内に配設された半導体チップ２の外周縁と
デバイスホール３を構成する開口縁とで形成される間隔
Ｂが０．１５ｍｍ〜０．４０ｍｍとなる大きさに形成さ
れている。４はフィルムキャリア１に接着剤６で接着さ
せられた厚さ１５〜４０μｍ、幅５０〜３００μｍ程度
の銅の金属箔からなる多数の導電パターン、５は各導電
パターン４のデバイスホール３内に突出するインナリー
ドで、先端が自由端となっている。そのインナリード５
の先端とフィルムキャリア１のデバイスホール３内に配
設された半導体チップ２の電極２ａとは加圧融着によっ
て接続されている。この場合、多数の導電パターン４は
半導体チップ２の電極２ａの配列に合わせて配列され、
半導体チップ２の外形に対して直交するようにフィルム
キャリア１のデバイスホール３内までまっすぐに形成さ
れている。７はフィルムキャリア１を搬送するためのス
プロケットホールである。
【０００３】このようにインナリード５の先端と半導体
チップ２の電極２ａとが接続された後に図８に示すよう
にスキージ印刷、ボッディング等により封止樹脂８で半
導体チップ２及び導電パターン４の一部が封止され、し
かる後にフィルムキャリア１と導電パターン４を切断し
て半導体装置が製造される。
【０００４】図９は半導体チップ２の能動面を図８とは
逆に下向きにしてインナリード５の先端と半導体チップ
２の電極２ａとが接続された後に封止樹脂８で半導体チ
ップ２及び導電パターン４の一部が封止されたものを示
している。
【０００５】図１０はインナリード５の先端と半導体チ
ップ２の電極２ａとが接続された後に封止樹脂８で半導
体チップ２だけが封止されたものを示している。
【０００６】
【発明が解決しようとする課題】上記のような従来の半
導体装置においては、図７に示すように半導体チップ２
の能動面を上向きにしてインナリード５と半導体チップ
２とが接続されている場合には、図１１の（ａ）に示す
如く、インナリード５はフィルムキャリア１により保持
され、半導体チップ２を吊る状態になっている。このと
き、例えば厚さ４０μｍ程度の銅でてきたインナリード
５は厚さ１００μｍ程度のポリイミドの樹脂でできたフ
ィルムキャリア１よりも軟いために図１１の（ａ）中の
矢印で示すインナリード５の基端部分に力が集中し、更
に温度変化による伸び縮みや取扱い上の引張りやネジリ
が作用すると、この部分に応力が集中し、図１１の（ｂ
）に示すようにインナリード５の基端部分に亀裂や切断
を生じるという問題点があった。
【０００７】また、図８及び図９に示すようにインナリ
ード５と半導体チップ２とが接続されたボンデイング後
に封止樹脂８で半導体チップ２及び導電パターン４の一
部が封止される場合には封止樹脂８の硬化時の応力及び
熱ストレス等による応力がインナリード５にかかり、そ
の応力がインナリード５の基端部分に集中してその基端
部分でリード切れが生じたり、インナリード５のネジレ
によってインナリード５と半導体チップ２との接続が外
れてボンデイングの接続不良を発生させるという問題点
もあった。
【０００８】更に、図１０に示すようにインナリード５
と半導体チップ２とが接続されたボンデイング後に封止
樹脂で半導体チップ２の能動面だけが封止される場合に
はボンデイング後及び封止後の工程での取り扱い及び搬
送による外的応力がインナリード５に加わり、その外的
応力がインナリード５の基端部分に集中してリード切れ
を生じさせたたり、インナリード５と半導体チップ２と
の接続が外れてボンデングの接続不良を発生させるとい
う問題点があった。
【０００９】本発明は上記のような問題点を解決するた
めになされたもので、インナリードのリード切れやボン
デングの接続不良の発生が少ない半導体装置を得ること
を目的としたものである。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
はフィルムキャリアのデバイスホール内に半導体チップ
を配設し、該半導体チップに設けた多数のパッドに前記
フィルムキャリアに形成した多数の導電パターンのデバ
イスホール内に突出するインナリードをそれぞれ接続し
、前記半導体チップ又は半導体チップ及び導電パターン
の一部を封止樹脂で封止してなる半導体装置において、
前記デバイスホールを構成する開口縁とデバイスホール
内に配設された半導体チップの外周縁とで形成される間
隔を０．４ｍｍ〜０．８ｍｍに設定したものである。
【００１１】また、インナリードの略中間位置に屈曲部
を設けるようにしてもよい。
【００１２】更に、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けるようにしてもよい。その切欠部を細長い長方形
にすることが望ましい。
【００１３】
【作用】本発明においては、フィルムキャリアのデバイ
スホールを構成する開口縁とデバイスホール内に配設さ
れた半導体チップの外周縁とで形成される間隔を０．４
ｍｍ〜０．８ｍｍとし、デバイスホール内に突出するイ
ンナリードの長さを長くしてしなやかになるようにする
か、インナリードの略中間位置に屈曲部を設け、デバイ
スホール内に突出するインナリードの長さを実質的に長
くしてしなやかにすると共に屈曲部で屈曲し易くするよ
うにしたから、インナリードと半導体チップとの接続後
に搬送上、取り扱い上から生じる応力及び半導体チップ
等の封止の際における封止樹脂の硬化時に生じる応力に
対してインナリードがたわむか、インナリードの屈曲部
が屈曲するようにたわんで応力を吸収し、緩和させる。 従って、これら応力により今まで生じていたインナリー
ドのリード切れやボンデイングの接続不良の発生が低減
される。
【００１４】また、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くインナリー
ドと半導体チップとの接続後に生じる温度変化による伸
び縮みや引張り、ねじれ等の外力に対してインナリード
がフィルムキャリアの舌状部分と共にたわんでインナリ
ードの一部分に力が集中しなくなる。従って、これら外
力により今まで生じていたインナリードのリード切れや
ボンデンイングの接続不良の発生が低減される。
【００１５】
【実施例】図１は本発明の一実施例の封止前の状態を示
す平面図、図２は同実施例の封止前の状態を示す断面図
である。図において、従来例と同一の構成は同一符号を
付して重複した構成の説明を省略する。この実施例では
、デバイスホール３がこのデバイスホール３内に配設さ
れた半導体チップ２の外周縁とデバイスホール３を構成
する開口縁との間隔Ａが０．４ｍｍ〜０．８ｍｍとなる
大きさに形成されている。また、それに伴って、デバイ
スホール３内に突出するインナリード５の長さも長くな
るように形成されている。そして、インナリード５と半
導体チップ２とが接続された後に封止樹脂で半導体チッ
プ２と導電パターン４の一部が封止され、しかる後にフ
ィルムキャリア１と導電パターン４を切断して半導体装
置が構成されるとすることについては従来例と同様であ
る。
【００１６】次に本発明の一実施例の半導体装置で半導
体チップ２の外周縁とデバイスホール３の開口縁との間
隔Ａを３つのグループにわけたものと従来例の半導体装
置とのインナリードのリード切れ歩留り、インナリード
と半導体チップとのボンデイング歩留りを含めた総合歩
留りを調べた結果を下記の表１に示す。
【００１７】
【表１】
【００１８】上記表１から明らかなように、本発明の一
実施例で、間隔Ａを０．４０ｍｍ〜０．６ｍｍとしたグ
ループのものと、０．６ｍｍ〜０．８ｍｍとしたグルー
プのものがリード切れ歩留り、総合歩留りとも従来例の
ものに比べて良好であることがわかる。これは、間隔Ａ
を従来例よりある程度広くし、それに伴ってインナリー
ド５の長さを長くすることにより、インナリード５はそ
の長さが長くなった分だけしなやかになり、インナリー
ド５と半導体チップ２との接続後に搬送上、取り扱い上
起こるフィルムキャリア１のゆがみ等から生じる応力や
半導体チップ２等の封止の際において、封止樹脂の硬化
時に生じる応力に対してインナリード５がたわみ、かか
る応力を吸収し、緩和させるからである。
【００１９】このようにインナリード５がたわんで外部
応力を吸収し、緩和することにより、今まで生じていた
インナリード５のリード切れやインナリード５と半導体
素子４との接続が外れるというボンデイングの接続不良
が低減した。
【００２０】また、図９に示す半導体チップ２の能動面
を下向きにして樹脂封止された従来の半導体装置につい
ても、図１及び図２に示す実施例と同様にデバイスホー
ル３を構成する開口縁とデバイスホール３内に配設され
た半導体チップ２の外周縁とで形成される間隔を０．４
〜０．８ｍｍに設定し、それに伴ってインナリード５の
長さを長くしてインナリード５にしなやかさを与えるこ
とにより、ボンデイング後に搬送上、取り扱い上生じる
応力や封止樹脂の硬化時に生じる応力に対してインナリ
ード５をたわませ、応力を吸収し、緩和させることがで
きる。
【００２１】更に、図１０に示す半導体チップ２の能動
面についてのみ樹脂封止された従来の半導体装置は、封
止後にインナリードが外部に露出しているために外形切
断時等に応力がさらにかかり構造のものであるが、これ
についても図１及び図２に示す実施例と同様にデバイス
ホールを構成する開口縁とデバイスホール内に配設され
た半導体チップの外周縁とで形成される間隔を０．４〜
０．８ｍｍに設定し、それに伴ってインナリードの長さ
を長くしてインナリードにしなやかさを与えることによ
り、ボンデイング後及び封止後の取扱い、搬送により生
じる外的応力に対してインナリードをたわませ、応力を
吸収し、緩和させることができる。
【００２２】図３は本発明のもう一つの実施例の封止前
の状態を示す平面図である。この実施例は従来例とイン
ナリード５の形状が異なるもので、他の構成は従来例と
同様であるので、従来例と同一の構成は同一符号を付し
て重複した構成の説明を省略する。この実施例ではイン
ナリード５の略中間位置にくの字状の屈曲部５ａを設け
たものである。従って、インナリード５の長さは実質的
に長くなり、インナリード５はその長さが長くなった分
だけしなやかになると共に屈曲部５ａでたわみ易くなる
。このため、インナリード５と半導体チップ２との接続
後に搬送上、取扱い上起こるフィルムキャリア１のゆが
み等から生じる応力や半導体チップ２等の封止の際にお
いて封止樹脂の硬化時に生じる応力に対してインナリー
ド５が屈曲部５ａで屈曲するようにたわみ、かかる応力
を吸収し、緩和させる。このように、インナリード５が
屈曲部５ａで屈曲するようにたわんで外部応力を吸収し
、緩和することにより今まで生じていたインナリード５
のリード切れやインナリード５と半導体素子２との接続
が外れるというボンデイングの接続不良が低減した。
【００２３】また、図９に示す半導体チップの能動面を
下向きにして樹脂封止された従来の半導体装置や図１０
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時等
に応力がかかりやすい従来の半導体装置についても、図
１及び図２に示す実施例と同様にインナリードの略中間
位置にくの字状の屈曲部を設け、インナリードの長さを
実質的に長くして、インナリードにしなやかさを与える
と共に屈曲部でたわみ易くすることにより、ボンデイン
グ後や封止後に搬送上、取扱い上生じる応力や封止樹脂
時の硬化時に生じる応力に対して、インナリードを屈曲
部で屈曲するようにたわませ、応力を吸収し、緩和させ
ることができる。
【００２４】図４は本発明の別のもう一つの実施例の封
止前の状態を示す部分平面図、図５は同実施例の封止前
の状態を示す部分断面図である。この実施例は従来例と
デバイスホールの開口縁の形状が異なるもので、他の構
成は従来例と同様であるので、従来例と同一の構成は同
一符号を付して重複した構成の説明を省略する。この実
施例ではフィルムキャリア１のデバイスホール３を構成
する開口縁３ａの各導電パターン４の側部位置に細長い
長方形の切欠部９を設けるようにしたものである。従っ
て、切欠部９，９間に挾まれるように位置して各導電パ
ターン４を接着しているフィルムキャリア１の舌状部分
１ｂはインナリード方向に対して次第にたわみ易くなり
、インナリード４の一部分に力が集中することが無くな
る。それ故、インナリード４と半導体チップ２との接続
後に生じる温度変化による伸び縮みや引張り、ねじれ等
の外力に対してインナリード４がフィルムキャリア１の
舌状部分１ｂと共にたわんでかかる外部応力を吸収し緩
和させ、インナリード４の一部分に力が集中せず、これ
ら外力により今まで生じていたインナリード４のリード
切れやインナリード５と半導体素子２との接続が外れる
というボンデイングの接続不良が低減した。
【００２５】また、図９に示す半導体チップの能動面を
下向きにして樹脂封止された従来の半導体装置や図１０
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時に
応力がかかりやすい従来の半導体装置についても図１及
び図２に示す実施例と同様にフィルムキャリアのデバイ
スホールを構成する開口縁の各導電パターンの側部位置
に細長い切欠部を設け、切欠部間に挾まれるように位置
して各導電パターンを接着しているフィルムキャリア１
の舌片部分はインナリード方向に対して次第にたわみ易
くなり、インナリードの一部分に力が集中することが無
くなるようにしたことにより、インナリードと半導体チ
ップとの接続後に生じる温度変化による伸び縮みや引張
り、ねじれ等の外力に対してインナリードがフィルムキ
ャリアの舌状部分と共にたわみ、かかる外力を吸収し、
緩和させ、インナリードの一部分に力が集中することが
ない。
【００２６】以上、いずれの実施例もフィルムキャリア
１に接着剤６によりして導電パターン４が接着されてい
たいわゆる３層フィルムキャリアについて説明してきた
が、フィルムキャリアに直接導電パターンが積層される
ようにしたいわゆる２層フィルムキャリアについても本
発明が適用されることは勿論である
【００２７】
【発明の効果】本発明は以上説明したように、フィルム
キャリアのデバイスホールを構成する開口縁をデバイス
ホール内に配設された半導体チップの外周縁とで形成さ
れる間隙を０．４ｍｍ〜０．８ｍｍとし、デバイスホー
ル内に突出するンナリードの長さを長くしてしなやかに
なるようにするか、インナリードの略中間位置に屈曲部
を設け、デバイスホール内に突出するインナリードの長
さを実質的に長くしてしなやかとなるようにすると共に
屈曲部で屈曲し易くするようにしたので、インナリード
と半導体チップとの接続後に搬送上、取扱い上から生じ
る応力及び樹脂封止の際における封止樹脂の硬化時に生
じる応力に対してインナリードがたわむか、インナリー
ドの屈曲部が屈曲するようにたわんで吸収し、緩和させ
ることができ、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
【００２８】また、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くなるので、
インナリードと半導体チップとの接続後に生じる温度変
化による伸びや縮みや引張り、ねじれ等の外力に対して
インナリードがフィルムキャリアの舌状部分と共にたわ
んでインナリードの一部分に力が集中することがなくな
ることにより、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の封止前の状態を示す平面図
である。
【図２】同実施例の封止前の状態を示す断面図である。
【図３】本発明のもう一つの実施例の封止前の状態を示
す平面図である。
【図４】本発明の別のもう一つの実施例の封止前の状態
を示す部分平面図である。
【図５】同実施例の封止前の状態を示す部分断面図であ
る。
【図６】従来の半導体装置の封止前の状態を示す平面図
である。
【図７】同半導体装置の封止前の状態を示す断面図であ
る。
【図８】同半導体装置の封止後の状態を示す断面図であ
る。
【図９】同半導体装置の別の封止後の状態を示す断面図
である。
【図１０】同半導体装置のもう一つの別の封止後の状態
を示す断面図である。
【図１１】（ａ），（ｂ）は同半導体装置のインナリー
ドが切断される過程を示す説明図である。
【符号の説明】
１　　フィルムキャリア ２　　半導体チップ ２ａ　　半導体チップの電極 ３　　デバイスホール ４　　導電パターン ５　　インナリード Ａ，Ｂ　　間隔

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　フィルムキャリアのデバイスホール内
    に半導体チップを配設し、該半導体チップに設けた多数
    の電極に前記フィルムキャリアに形成した多数の導電パ
    ターンのデバイスホール内に突出するインナリードをそ
    れぞれ接続し、前記半導体チップ又は半導体チップ及び
    導電パターンの一部を封止樹脂で封止してなる半導体装
    置において、前記デバイスホールを構成する開口縁とデ
    バイスホール内に配設された半導体チップの外周縁とで
    形成される間隔を０．４ｍｍ〜０．８ｍｍに設定したこ
    とを特徴とする半導体装置。
  2. 【請求項２】　　フィルムキャリアのデバイスホール内
    に半導体チップを配設し、該半導体チップに設けた多数
    の電極に前記フィルムキャリアに形成した多数の導電パ
    ターンのデバイスホール内に突出するインナリードをそ
    れぞれ接続し、前記半導体チップ又は半導体チップ及び
    導電パターンの一部を封止樹脂で封止してなる半導体装
    置において、前記インナリードの略中間位置に屈曲部を
    設けたことを特徴とする半導体装置。
  3. 【請求項３】　　フィルムキャリアのデバイスホールに
    半導体チップを配設し、該半導体チップに設けた多数の
    電極に前記フィルムキャリアに形成した導電パターンの
    デバイスホール内に突出するインナリードをそれぞれ接
    続し、前記半導体チップ又は半導体チップ及び導電パタ
    ーンの一部を封止樹脂で封止してなる半導体装置におい
    て、前記フィルムキャリアのデバイスホールを構成する
    開口縁の各導電パターンの側部位置に切欠部を設けたこ
    とを特徴とする半導体装置。
  4. 【請求項４】　　前記切欠部は細長い長方形であること
    を特徴とする請求項３記載の半導体装置。
JP3080068A 1990-05-08 1991-04-12 半導体装置 Expired - Fee Related JP3033227B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3080068A JP3033227B2 (ja) 1990-05-08 1991-04-12 半導体装置
EP19910106888 EP0456066A3 (en) 1990-05-08 1991-04-27 Semiconductor chip mounted inside a device hole of a film carrier
KR1019910007181A KR910020866A (ko) 1990-05-08 1991-05-03 반도체 장치
US07/696,698 US5231303A (en) 1990-05-08 1991-05-07 Semiconductor device with incorporated stress reducing means

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP11842790 1990-05-08
JP2-118427 1990-05-08
JP2-51113 1990-05-16
JP5111390 1990-05-16
JP12614090 1990-05-16
JP2-126140 1990-05-16
JP3080068A JP3033227B2 (ja) 1990-05-08 1991-04-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP25961099A Division JP3216636B2 (ja) 1990-05-08 1999-09-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH04218934A true JPH04218934A (ja) 1992-08-10
JP3033227B2 JP3033227B2 (ja) 2000-04-17

Family

ID=27462589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3080068A Expired - Fee Related JP3033227B2 (ja) 1990-05-08 1991-04-12 半導体装置

Country Status (4)

Country Link
US (1) US5231303A (ja)
EP (1) EP0456066A3 (ja)
JP (1) JP3033227B2 (ja)
KR (1) KR910020866A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123448A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
JP2857492B2 (ja) * 1990-11-28 1999-02-17 シャープ株式会社 Ｔａｂパッケージ
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5569956A (en) * 1995-08-31 1996-10-29 National Semiconductor Corporation Interposer connecting leadframe and integrated circuit
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US6277225B1 (en) 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JP2910670B2 (ja) * 1996-04-12 1999-06-23 日本電気株式会社 半導体実装構造
JPH10116862A (ja) * 1996-10-11 1998-05-06 Texas Instr Japan Ltd テープキャリアパッケージ
WO1998018163A1 (en) * 1996-10-22 1998-04-30 Seiko Epson Corporation Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
US20050154567A1 (en) * 1999-06-18 2005-07-14 President And Fellows Of Harvard College Three-dimensional microstructures
EP1246773A2 (en) 2000-01-07 2002-10-09 President And Fellows Of Harvard College Fabrication of metallic microstructures via exposure of photosensitive composition
TWI285523B (en) * 2005-08-19 2007-08-11 Chipmos Technologies Inc Flexible substrate capable of preventing lead thereon from fracturing
KR101259844B1 (ko) 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
JP6752981B2 (ja) * 2017-10-26 2020-09-09 新電元工業株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
US4743956A (en) * 1986-12-15 1988-05-10 Thomson Components-Moster Corporation Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
JPS63164331A (ja) * 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd フイルムキヤリヤリ−ド
JPS63288039A (ja) * 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd フィルムキャリア実装検査方法
JPH0793344B2 (ja) * 1987-05-20 1995-10-09 松下電器産業株式会社 フイルムキヤリア
JPH02292836A (ja) * 1989-05-02 1990-12-04 Nippon Steel Corp Ｉｃチップ実装用フィルムキャリア

Also Published As

Publication number Publication date
US5231303A (en) 1993-07-27
EP0456066A2 (en) 1991-11-13
KR910020866A (ko) 1991-12-20
JP3033227B2 (ja) 2000-04-17
EP0456066A3 (en) 1993-02-03

Similar Documents

Publication Publication Date Title
JPH04218934A (ja) 半導体装置
TW504823B (en) COF-use tape carrier and COF-structured semiconductor device using the same
KR20030005022A (ko) 반도체 장치
JPH0794553A (ja) 半導体装置およびその製造方法
US5016084A (en) Semiconductor device
JP2000031327A (ja) 半導体装置及びその製造方法
JPH1098072A (ja) 半導体装置及びその製造方法
KR0174341B1 (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2006196874A (ja) 半導体装置
JP3216636B2 (ja) 半導体装置
JP2819825B2 (ja) Ｔａｂ内蔵型半導体装置
JP2002289741A (ja) 半導体装置
JPS601838A (ja) 半導体装置
JP2815984B2 (ja) 半導体装置
JPH1116959A (ja) 半導体装置
JPH05291361A (ja) 半導体装置のリード構造
JPS6366959A (ja) 多重リ−ドフレ−ム
JP3841038B2 (ja) 樹脂封止型半導体装置
JPH0448769A (ja) 半導体装置
JPH02263444A (ja) キヤリアテープ
JPH09275161A (ja) 半導体装置
JPH04349653A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置
JPH01140648A (ja) 樹脂封止型半導体装置
JPH031551A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees