JPH0684923A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684923A JPH0684923A JP23063692A JP23063692A JPH0684923A JP H0684923 A JPH0684923 A JP H0684923A JP 23063692 A JP23063692 A JP 23063692A JP 23063692 A JP23063692 A JP 23063692A JP H0684923 A JPH0684923 A JP H0684923A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- convex portion
- semiconductor device
- circular
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】方形の半導体素体の主面に設けられた方形の電
極に電極板の円形の凸部の頂面をはんだ付けするときの
はんだの不均一な伸びによる組立て不良を防止する。 【構成】電極３の表面を絶縁膜６で覆い、その絶縁膜の
円形の開口部７で露出する電極と円形の電極板１凸部１
１頂面とをろう付けする。これによりはんだ４の伸びる
距離は均一となるので、組立て不良が防止される。なお
凸部１１の形状は円形に限らず、多角形の場合も電極の
露出面を多角形にすればよい。
極に電極板の円形の凸部の頂面をはんだ付けするときの
はんだの不均一な伸びによる組立て不良を防止する。 【構成】電極３の表面を絶縁膜６で覆い、その絶縁膜の
円形の開口部７で露出する電極と円形の電極板１凸部１
１頂面とをろう付けする。これによりはんだ４の伸びる
距離は均一となるので、組立て不良が防止される。なお
凸部１１の形状は円形に限らず、多角形の場合も電極の
露出面を多角形にすればよい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素体の表面に設
けられた電極にそれぞれはんだなどを用いて電極体がろ
う付けされる半導体装置に関する。
けられた電極にそれぞれはんだなどを用いて電極体がろ
う付けされる半導体装置に関する。
【０００２】
【従来の技術】半導体チップの表面に設けられた電極に
通電あるいは電圧印加するために電極体をろう付けする
ことは周知の技術である。例えば電気的特性が両方向に
対称的である双方向２端子サイリスタなどにおいては、
両側の電極体に形状寸法の同一なものが用いられる。半
導体チップの両面の電極に平坦な電極板をろう付けする
場合、例えば特願平３−194600号明細書に記載されてい
るように、チップ表面の周辺の接合露出部を覆う保護膜
に電極板が当たり、電極板と電極面を密着させることが
難しいこと、あるいは電極板に加圧力を加えると電極板
の接触する保護膜に応力が作用し、保護膜に損傷が生じ
るおそれがある。また、両電極板の半導体チップの両面
に近接してろう付けされているため、両電極板間に電圧
を印加した場合に両電極板の縁部間に放電が生じるおそ
れがある。このような問題を解決するために、上記明細
書に図２に示すように電極板１の中心部に凸部11を設
け、図３に示すようにこの電極板１を半導体チップ２の
両面の電極３にはんだ４によりろう付けすることが提案
されている。これにより、凸部11がスペーサの役をして
両電極板１の外縁と半導体チップ２の面との間に距離が
保たれ、保護膜５に電極板１が接触するおそれもなく、
また電極板１の縁部間の放電のおそれもない。この半導
体装置の組立を行う場合、はんだ４の量の適正化などを
行うことにより、半導体チップ２の電極３の全面にはん
だ４が伸びるようにする。
通電あるいは電圧印加するために電極体をろう付けする
ことは周知の技術である。例えば電気的特性が両方向に
対称的である双方向２端子サイリスタなどにおいては、
両側の電極体に形状寸法の同一なものが用いられる。半
導体チップの両面の電極に平坦な電極板をろう付けする
場合、例えば特願平３−194600号明細書に記載されてい
るように、チップ表面の周辺の接合露出部を覆う保護膜
に電極板が当たり、電極板と電極面を密着させることが
難しいこと、あるいは電極板に加圧力を加えると電極板
の接触する保護膜に応力が作用し、保護膜に損傷が生じ
るおそれがある。また、両電極板の半導体チップの両面
に近接してろう付けされているため、両電極板間に電圧
を印加した場合に両電極板の縁部間に放電が生じるおそ
れがある。このような問題を解決するために、上記明細
書に図２に示すように電極板１の中心部に凸部11を設
け、図３に示すようにこの電極板１を半導体チップ２の
両面の電極３にはんだ４によりろう付けすることが提案
されている。これにより、凸部11がスペーサの役をして
両電極板１の外縁と半導体チップ２の面との間に距離が
保たれ、保護膜５に電極板１が接触するおそれもなく、
また電極板１の縁部間の放電のおそれもない。この半導
体装置の組立を行う場合、はんだ４の量の適正化などを
行うことにより、半導体チップ２の電極３の全面にはん
だ４が伸びるようにする。
【０００３】
【発明が解決しようとする課題】しかし、半導体チップ
２は通常円形の半導体基板を縦横に切断して分割して得
るため方形である。そして、チップ面積を有効に利用す
るため、その表面層に形成される領域およびその領域に
接触する電極も方形である。その結果、円形の電極体凸
部11の頂面からチップ２の表面の方形の電極３の四隅ま
での距離が長くなり、はんだ４が伸びにくく、電極３の
全面に十分に均一に広げることができず、組立不良が起
きる欠点がある。
２は通常円形の半導体基板を縦横に切断して分割して得
るため方形である。そして、チップ面積を有効に利用す
るため、その表面層に形成される領域およびその領域に
接触する電極も方形である。その結果、円形の電極体凸
部11の頂面からチップ２の表面の方形の電極３の四隅ま
での距離が長くなり、はんだ４が伸びにくく、電極３の
全面に十分に均一に広げることができず、組立不良が起
きる欠点がある。
【０００４】本発明の目的は、上述の欠点を除き、中央
に凸部を設けた電極体と方形の半導体素体のろう付けの
際の組立不良の少ない半導体装置を提供することにあ
る。
に凸部を設けた電極体と方形の半導体素体のろう付けの
際の組立不良の少ない半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、方形の半導体素体の主面に設けられた
電極と電極体の一面の中央に形成された凸部の頂面とが
ろう付けされた半導体装置において、電極が電極体凸部
の頂面の外周を実質的に等間隔で囲む外周を有する面部
分のみ露出しているものとする。そして電極は露出面以
外絶縁膜で覆われていることが有効である。また電極の
露出面および電極体凸部の頂面が円形であることが有効
である。さらに半導体素体の両主面に設けられた電極に
それぞれ中央に凸部が形成された電極体がろう付けされ
る場合に特に有効である。
めに、本発明は、方形の半導体素体の主面に設けられた
電極と電極体の一面の中央に形成された凸部の頂面とが
ろう付けされた半導体装置において、電極が電極体凸部
の頂面の外周を実質的に等間隔で囲む外周を有する面部
分のみ露出しているものとする。そして電極は露出面以
外絶縁膜で覆われていることが有効である。また電極の
露出面および電極体凸部の頂面が円形であることが有効
である。さらに半導体素体の両主面に設けられた電極に
それぞれ中央に凸部が形成された電極体がろう付けされ
る場合に特に有効である。
【０００６】
【作用】電極体の頂面の外周を電極の露出面の外周が等
間隔で囲んでいるため、両者の間を接合するろう材の広
がる幅は均一であるので、不均一なろう材の伸びに基づ
くろう付け不良がなくなる。特に、外周の形状が円形で
あるときにろう材は均一に広がりやすい。
間隔で囲んでいるため、両者の間を接合するろう材の広
がる幅は均一であるので、不均一なろう材の伸びに基づ
くろう付け不良がなくなる。特に、外周の形状が円形で
あるときにろう材は均一に広がりやすい。
【０００７】
【実施例】以下、図２、図３と共通の部分に同一の符号
を付した図を引用して本発明の実施例について説明す
る。図１(a) 、(b) 、(c) に示す一実施例では、図１
(a) に平面図で示す双方向２端子サイリスタチップ２の
両面の方形の電極３は、中央部に円形の開口部７をもつ
ポリイミド膜６で覆われている。従って図１(c) に示す
ように組立てた場合、電極板１の円形凸部11とポリイミ
ド膜６の開口部７で露出する電極３との間のはんだ４の
幅は全周で等しくなり、はんだ４は均一に伸び、健全な
はんだ付けができる。
を付した図を引用して本発明の実施例について説明す
る。図１(a) 、(b) 、(c) に示す一実施例では、図１
(a) に平面図で示す双方向２端子サイリスタチップ２の
両面の方形の電極３は、中央部に円形の開口部７をもつ
ポリイミド膜６で覆われている。従って図１(c) に示す
ように組立てた場合、電極板１の円形凸部11とポリイミ
ド膜６の開口部７で露出する電極３との間のはんだ４の
幅は全周で等しくなり、はんだ４は均一に伸び、健全な
はんだ付けができる。
【０００８】上記の実施例では電極３を覆う絶縁膜とし
てポリイミド膜６を用いたが、他の絶縁物を用いること
もできる。また、凸部11が円形の場合に限らず、六角形
あるいは方形などの多角形の場合にも、開口部７の形状
を相似形にし、凸部11の頂面の外周と開口部７の外周と
の間隔が等しくなるようにしてはんだ付けすればよい。
さらに、半導体チップが双方向２端子サイリスタのよう
に両面の表面層に方形の領域を有するものに限らず、一
方向サイリスタあるいはダイオードのように一面は全面
に電極が設けられ、他面の電極に電極体の凸部がろう付
けされるプレーナ形半導体装置にも本発明は適用でき
る。
てポリイミド膜６を用いたが、他の絶縁物を用いること
もできる。また、凸部11が円形の場合に限らず、六角形
あるいは方形などの多角形の場合にも、開口部７の形状
を相似形にし、凸部11の頂面の外周と開口部７の外周と
の間隔が等しくなるようにしてはんだ付けすればよい。
さらに、半導体チップが双方向２端子サイリスタのよう
に両面の表面層に方形の領域を有するものに限らず、一
方向サイリスタあるいはダイオードのように一面は全面
に電極が設けられ、他面の電極に電極体の凸部がろう付
けされるプレーナ形半導体装置にも本発明は適用でき
る。
【０００９】
【発明の効果】本発明によれば、凸部を形成した電極体
をろう付けする場合にろう層の幅が均一になるように限
定して電極を露出させることにより均一に広がるろう材
によってろう付けができるため、組立不良の発生が激減
した。
をろう付けする場合にろう層の幅が均一になるように限
定して電極を露出させることにより均一に広がるろう材
によってろう付けができるため、組立不良の発生が激減
した。
【図１】本発明の一実施例の方向向２端子サイリスタを
示し、(a) はチップ平面図、(b) はチップ断面図、(c)
は組立後の断面図
示し、(a) はチップ平面図、(b) はチップ断面図、(c)
は組立後の断面図
【図２】電極板の斜視図
【図３】従来の双方向２端子サイリスタの組立後の断面
図
図
１ 電極板 １１ 凸部 ２ チップ ３ 電極 ４ はんだ ５ 保護膜 ６ ポリイミド膜 ７ ポリイミド膜開口部
Claims (4)
- 【請求項１】方形の半導体素体の主面に設けられた電極
と電極体の一面の中央に形成された凸部の頂面とがろう
付けされたものにおいて、電極が電極体凸部の頂面の外
周を実質的に等間隔で囲む外周を有する面部分のみ露出
していることを特徴とする半導体装置。 - 【請求項２】電極が露出面以外絶縁膜で覆われている請
求項１記載の半導体装置。 - 【請求項３】電極の露出面および電極体凸部の頂面が円
形である請求項１あるいは２記載の半導体装置。 - 【請求項４】半導体素体の両主面に設けられた電極にそ
れぞれ中央に凸部が形成された電極体がろう付けされた
請求項１、２あるいは３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23063692A JPH0684923A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23063692A JPH0684923A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684923A true JPH0684923A (ja) | 1994-03-25 |
Family
ID=16910899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23063692A Pending JPH0684923A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684923A (ja) |
-
1992
- 1992-08-31 JP JP23063692A patent/JPH0684923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6930495B2 (ja) | 半導体装置 | |
| US3248615A (en) | Semiconductor device with liquidized solder layer for compensation of expansion stresses | |
| US7919852B2 (en) | Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area | |
| JPH0684923A (ja) | 半導体装置 | |
| JP2841940B2 (ja) | 半導体素子 | |
| US5521436A (en) | Semiconductor device with a foil-sealed lid | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| KR100271675B1 (ko) | 반도체소자용 아일릿과 그 제조방법 | |
| JPH06232385A (ja) | 半導体装置 | |
| US5796123A (en) | Semiconductor component mounted by brazing | |
| JPS6018845Y2 (ja) | Ｄｈｄガラス封止ダイオ−ド | |
| JPH09181229A (ja) | 半導体装置 | |
| JPS629721Y2 (ja) | ||
| JP7156172B2 (ja) | 半導体装置 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JPH11111737A (ja) | 半導体装置 | |
| JPH05152373A (ja) | 半導体素子の実装構造 | |
| JPS5846177B2 (ja) | 半導体装置 | |
| JPH04309282A (ja) | 半導体レーザバーの共振器端面への誘電体膜形成方法 | |
| JPH04326783A (ja) | 半導体レーザ装置用ステムの製造方法 | |
| JPH04176127A (ja) | 半導体装置 | |
| JPH08306744A (ja) | 電子部品 | |
| JPS60239086A (ja) | 半導体レーザ装置 | |
| JPS61285783A (ja) | 半導体レ−ザ装置の製造方法 |