JPH06232385A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06232385A JPH06232385A JP5017749A JP1774993A JPH06232385A JP H06232385 A JPH06232385 A JP H06232385A JP 5017749 A JP5017749 A JP 5017749A JP 1774993 A JP1774993 A JP 1774993A JP H06232385 A JPH06232385 A JP H06232385A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- convex portion
- semiconductor
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体素体の主面の限られた領域に設けられた
電極と電極体とのはんだ付けをする際の心合わせを確実
にする。 【構成】電極および電極体の一面の双方の中心部にそれ
ぞれ凸部を設け、その凸部の頂面間ではんだ付けを行
う。電極の凸部の周囲の絶縁膜より高く露出していては
んだ付けを容易にする。
電極と電極体とのはんだ付けをする際の心合わせを確実
にする。 【構成】電極および電極体の一面の双方の中心部にそれ
ぞれ凸部を設け、その凸部の頂面間ではんだ付けを行
う。電極の凸部の周囲の絶縁膜より高く露出していては
んだ付けを容易にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素体の主面の限
られた領域に設けられた電極にはんだなどを用いて電極
体がろう付けされる半導体装置に関する。
られた領域に設けられた電極にはんだなどを用いて電極
体がろう付けされる半導体装置に関する。
【０００２】
【従来の技術】半導体チップの表面に設けられた電極に
通電あるいは電圧印加するために電極体をろう付けする
ことは周知の技術である。例えば電気的特性が両方向に
対称的である双方向２端子サイリスタなどにおいては、
両側の電極体に形状寸法の同一なものが用いられる。半
導体チップの両面の電極に平坦な電極板をろう付けする
場合、例えば特願平３−194600号明細書に記載されてい
るように、チップ表面の周辺の接合露出部を覆う保護膜
に電極板が当たり、電極板と電極面を密着させることが
難しく、あるいは電極板に加圧力を加えると電極板の接
触する保護膜に応力が作用し、保護膜に損傷が生じるお
それがある。また、両電極板の半導体チップの両面に近
接してろう付けされているため、両電極板間に電圧を印
加した場合に両電極板の縁部間に放電が生じるおそれが
ある。このような問題を解決するために、上記明細書に
図３に示すように電極板２の中心部に凸部21を設け、図
４に示すようにこの電極板２を半導体チップ１の両面の
電極３にはんだ４によりろう付けすることが提案されて
いる。これにより、凸部21がスペーサの役をして両電極
板２の外縁と半導体チップ１の面との間に距離が保た
れ、保護膜５に電極板２が接触するおそれもなく、また
電極板２の縁部間の放電のおそれもない。この半導体装
置の組立を行う場合、はんだ４の量の適正化などを行う
ことにより、半導体チップ１の電極３の全面にはんだ４
が伸びるようにする。
通電あるいは電圧印加するために電極体をろう付けする
ことは周知の技術である。例えば電気的特性が両方向に
対称的である双方向２端子サイリスタなどにおいては、
両側の電極体に形状寸法の同一なものが用いられる。半
導体チップの両面の電極に平坦な電極板をろう付けする
場合、例えば特願平３−194600号明細書に記載されてい
るように、チップ表面の周辺の接合露出部を覆う保護膜
に電極板が当たり、電極板と電極面を密着させることが
難しく、あるいは電極板に加圧力を加えると電極板の接
触する保護膜に応力が作用し、保護膜に損傷が生じるお
それがある。また、両電極板の半導体チップの両面に近
接してろう付けされているため、両電極板間に電圧を印
加した場合に両電極板の縁部間に放電が生じるおそれが
ある。このような問題を解決するために、上記明細書に
図３に示すように電極板２の中心部に凸部21を設け、図
４に示すようにこの電極板２を半導体チップ１の両面の
電極３にはんだ４によりろう付けすることが提案されて
いる。これにより、凸部21がスペーサの役をして両電極
板２の外縁と半導体チップ１の面との間に距離が保た
れ、保護膜５に電極板２が接触するおそれもなく、また
電極板２の縁部間の放電のおそれもない。この半導体装
置の組立を行う場合、はんだ４の量の適正化などを行う
ことにより、半導体チップ１の電極３の全面にはんだ４
が伸びるようにする。
【０００３】
【発明が解決しようとする課題】しかし、図３に示す半
導体装置において、半導体チップ１の中心と電極板２の
凸部21の中心との位置が合わないときには、半導体チッ
プ１の周辺の一方が両電極板２の間にはさまれた空間よ
り突出することとなり、組立不良となる。このような両
電極板１間の空間よりチップが突出するのを避けるため
には位置合わせ方法の改善が必要であるがコスト上昇と
なる。電極板１の寸法をチップ２の寸法よりはるかに大
きくすれば、そのような突出はなくなるが、半導体装置
の寸法が大きくなる。
導体装置において、半導体チップ１の中心と電極板２の
凸部21の中心との位置が合わないときには、半導体チッ
プ１の周辺の一方が両電極板２の間にはさまれた空間よ
り突出することとなり、組立不良となる。このような両
電極板１間の空間よりチップが突出するのを避けるため
には位置合わせ方法の改善が必要であるがコスト上昇と
なる。電極板１の寸法をチップ２の寸法よりはるかに大
きくすれば、そのような突出はなくなるが、半導体装置
の寸法が大きくなる。
【０００４】本発明の目的は、このような問題を解決
し、電極板ろう付け時の位置合わせが容易にできる半導
体装置を提供することにある。
し、電極板ろう付け時の位置合わせが容易にできる半導
体装置を提供することにある。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、半導体素体の一主面の限られた領域に
設けられた電極に電極体の一面がろう付けされる半導体
装置において、電極および電極体の一面の双方がそれぞ
れ中央に同一平面形状の凸部を有し、その凸部の頂面の
間でろう付けされたものとする。そして、半導体素体の
主面の電極の凸部の周囲が絶縁膜で覆われ、半導体素体
主面からの電極の凸部の高さが絶縁膜の表面の高さより
高いことが有効である。また、このような凸部を有する
電極および電極体が半導体素体の両主面上にあることも
有効である。
めに、本発明は、半導体素体の一主面の限られた領域に
設けられた電極に電極体の一面がろう付けされる半導体
装置において、電極および電極体の一面の双方がそれぞ
れ中央に同一平面形状の凸部を有し、その凸部の頂面の
間でろう付けされたものとする。そして、半導体素体の
主面の電極の凸部の周囲が絶縁膜で覆われ、半導体素体
主面からの電極の凸部の高さが絶縁膜の表面の高さより
高いことが有効である。また、このような凸部を有する
電極および電極体が半導体素体の両主面上にあることも
有効である。
【０００６】
【作用】半導体素体の主面上の電極および電極体の双方
の中央に形成された凸部の頂面間をろう付けで結合すれ
ば、自動的に半導体素体と電極体との心合わせができ、
素体が電極体の一面の直下の空間から突出することがな
い。そして、同一面積の凸部頂面間でろう付けするの
で、ろうの凝固時の収縮応力は双方の凸部に対して同等
となり、均衡がとれる。
の中央に形成された凸部の頂面間をろう付けで結合すれ
ば、自動的に半導体素体と電極体との心合わせができ、
素体が電極体の一面の直下の空間から突出することがな
い。そして、同一面積の凸部頂面間でろう付けするの
で、ろうの凝固時の収縮応力は双方の凸部に対して同等
となり、均衡がとれる。
【０００７】
【実施例】以下、図３と、図４と共通の部分に同一の符
号を付した図を引用して本発明の一実施例について説明
する。図１は本発明の一実施例の双方向２端子サイリス
タのチップ組立構造を示し、チップの構造は図２の通り
である。双方向２端子サイリスタのシリコンチップ１は
プレーナ型で、厚さ240 μｍであり両主面の酸化膜５の
開口部で３μｍの厚さの円形電極３が接触しているが、
その中央部がチップ面からの高さ10μｍの円形の凸部31
となっている。そして電極の周辺部および厚さ２μｍの
酸化膜５の上をポリイミドからなる厚さ３μｍの絶縁膜
６が覆っていて凸部31の側面に接触している。絶縁膜６
の表面のチップ１の面からの高さは５μｍで、凸部31の
チップ１の面からの高さ10μｍより低いので、凸部31の
頂面は露出している。一方、電極板２は図３に示したも
のと同様な形状で中央に凸部21を有する。そしてこの凸
部21と電極の凸部31とは同一直径の円形頂面を有してお
り、凸部31の頂面は露出しているので容易に均一の厚さ
のはんだ４によりろう付けできる。そして、はんだ４が
凸部31の頂面から万一流出することがあっても、絶縁膜
６があるので電極３に付着することはない。
号を付した図を引用して本発明の一実施例について説明
する。図１は本発明の一実施例の双方向２端子サイリス
タのチップ組立構造を示し、チップの構造は図２の通り
である。双方向２端子サイリスタのシリコンチップ１は
プレーナ型で、厚さ240 μｍであり両主面の酸化膜５の
開口部で３μｍの厚さの円形電極３が接触しているが、
その中央部がチップ面からの高さ10μｍの円形の凸部31
となっている。そして電極の周辺部および厚さ２μｍの
酸化膜５の上をポリイミドからなる厚さ３μｍの絶縁膜
６が覆っていて凸部31の側面に接触している。絶縁膜６
の表面のチップ１の面からの高さは５μｍで、凸部31の
チップ１の面からの高さ10μｍより低いので、凸部31の
頂面は露出している。一方、電極板２は図３に示したも
のと同様な形状で中央に凸部21を有する。そしてこの凸
部21と電極の凸部31とは同一直径の円形頂面を有してお
り、凸部31の頂面は露出しているので容易に均一の厚さ
のはんだ４によりろう付けできる。そして、はんだ４が
凸部31の頂面から万一流出することがあっても、絶縁膜
６があるので電極３に付着することはない。
【０００８】電極３の中央の凸部31を形成するには、電
極金属を一面に蒸着後中央部のみにマスク蒸着する方
法、厚い蒸着電極あるいは合金化電極を形成後、選択エ
ッチングで中央部以外を薄くする方法、もしくは薄い電
極の中央部に金属箔を高温はんだで接合する方法などが
ある。上記の実施例は、双方向端子サイリスタの場合で
あるが、接合が一方の主面上の露出している一方向型の
半導体装置の場合にも、一方の主面上の電極に対する電
極板のはんだ付けの際に本発明を実施することができ
る。
極金属を一面に蒸着後中央部のみにマスク蒸着する方
法、厚い蒸着電極あるいは合金化電極を形成後、選択エ
ッチングで中央部以外を薄くする方法、もしくは薄い電
極の中央部に金属箔を高温はんだで接合する方法などが
ある。上記の実施例は、双方向端子サイリスタの場合で
あるが、接合が一方の主面上の露出している一方向型の
半導体装置の場合にも、一方の主面上の電極に対する電
極板のはんだ付けの際に本発明を実施することができ
る。
【０００９】
【発明の効果】本発明によれば、一面の中央に凸部を設
けた電極体とろう付けされる電極側にも凸部を設け、両
凸部の頂面間でろう付けすることにより、電極体と電極
との心合わせが自動的に行われるので組立不良が生せ
ず、また同一形状の頂面間のろう付けなのでろう付けの
信頼性が向上する効果が生じた。
けた電極体とろう付けされる電極側にも凸部を設け、両
凸部の頂面間でろう付けすることにより、電極体と電極
との心合わせが自動的に行われるので組立不良が生せ
ず、また同一形状の頂面間のろう付けなのでろう付けの
信頼性が向上する効果が生じた。
【図１】本発明の一実施例の双方向端子サイリスタの断
面図
面図
【図２】図１のチップ構造の拡大断面図
【図３】電極板の斜視図
【図４】従来の双方向半導体装置の断面図
１ シリコンチップ ２ 電極板 ２１ 電極板凸部 ３ 電極 ３１ 電極凸部 ４ はんだ ５ 酸化膜 ６ 絶縁膜
Claims (3)
- 【請求項１】半導体素体の一主面の限られた領域に設け
られた電極に電極体の一面がろう付けされるものにおい
て、電極および電極体の一面の双方がそれぞれ中央に同
一平面形状の凸部を有し、その凸部の頂面の間でろう付
けされたことを特徴とする半導体装置。 - 【請求項２】半導体主面の電極の凸部の周囲が絶縁膜で
覆われ、半導体主面からの電極の凸部の高さが絶縁膜の
表面の高さより高い請求項１記載の半導体装置。 - 【請求項３】凸部を有する電極および電極体が半導体素
体の両主面上にある請求項１あるいは２記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017749A JPH06232385A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017749A JPH06232385A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232385A true JPH06232385A (ja) | 1994-08-19 |
Family
ID=11952397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5017749A Pending JPH06232385A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232385A (ja) |
-
1993
- 1993-02-05 JP JP5017749A patent/JPH06232385A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6930495B2 (ja) | 半導体装置 | |
| JPH01238148A (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
| JP2841940B2 (ja) | 半導体素子 | |
| JPH06232385A (ja) | 半導体装置 | |
| JP2000277557A (ja) | 半導体装置 | |
| JPH0487354A (ja) | 半導体装置 | |
| JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
| JPS6012287Y2 (ja) | 半導体装置 | |
| JPH0684923A (ja) | 半導体装置 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JPH11111737A (ja) | 半導体装置 | |
| JPS6018845Y2 (ja) | Ｄｈｄガラス封止ダイオ−ド | |
| JPS6120759Y2 (ja) | ||
| JP2555300Y2 (ja) | 太陽電池装置用ダイオード | |
| JPS629721Y2 (ja) | ||
| JPH04176127A (ja) | 半導体装置 | |
| JP2596399B2 (ja) | 半導体装置 | |
| JP2598573B2 (ja) | 圧接型半導体装置 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPH0529870A (ja) | チツプ型表面波デバイス | |
| JPS6412092B2 (ja) | ||
| JPH043480Y2 (ja) | ||
| JPS61129836A (ja) | 圧接型半導体装置 |