JPS61129836A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPS61129836A JPS61129836A JP59250493A JP25049384A JPS61129836A JP S61129836 A JPS61129836 A JP S61129836A JP 59250493 A JP59250493 A JP 59250493A JP 25049384 A JP25049384 A JP 25049384A JP S61129836 A JPS61129836 A JP S61129836A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- semiconductor element
- pressure contact
- electrode
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は圧接型半導体装置に関し、特に電力用半導体
装置に適用されるものである。
装置に適用されるものである。
圧接型半導体装置の例えば大電力サイリスタの概略構造
を第5図に示す。図における(U」)は半導体素子で、
シリコン基板(102)の一方の主面(図における下側
の主面)にアノード電極層(103a) 。
を第5図に示す。図における(U」)は半導体素子で、
シリコン基板(102)の一方の主面(図における下側
の主面)にアノード電極層(103a) 。
他方の主面(図における上側の主面)にカソード電極層
(103c)および周辺部にゲート電極層(103g)
がいずれもアルミニウムで形成されており、電極層の形
成されてない表面は酸化シリコン層(104)で被覆さ
れている。上記半導体素子(101)は外囲器(ios
)の一部(下部)であり銅で形成されたアノードポスト
(106a)にアノード電極層(103a)で載置圧接
され、カソード電極層(103c)は厚さが50〜10
0μ■で例えばモリブデンの金属薄板(106m)を介
して前記アノードポスト(106a)と対向するカソー
ドポスト(106c)に圧接し1両ポストによって挟持
されている。上記両ポスト(106a、106c)は金
属薄板(106m)を含めて電極導出部材(遅狙)と称
する。
(103c)および周辺部にゲート電極層(103g)
がいずれもアルミニウムで形成されており、電極層の形
成されてない表面は酸化シリコン層(104)で被覆さ
れている。上記半導体素子(101)は外囲器(ios
)の一部(下部)であり銅で形成されたアノードポスト
(106a)にアノード電極層(103a)で載置圧接
され、カソード電極層(103c)は厚さが50〜10
0μ■で例えばモリブデンの金属薄板(106m)を介
して前記アノードポスト(106a)と対向するカソー
ドポスト(106c)に圧接し1両ポストによって挟持
されている。上記両ポスト(106a、106c)は金
属薄板(106m)を含めて電極導出部材(遅狙)と称
する。
また、上記両ポストは夫々外囲器の側筒部をなす電気絶
縁筒部(1G?)の端面を封塞するように設けられた環
状金属板(108a、 108c)に内装され、半導体
素子(県」)に対し上記圧接挟持を行なっている。
縁筒部(1G?)の端面を封塞するように設けられた環
状金属板(108a、 108c)に内装され、半導体
素子(県」)に対し上記圧接挟持を行なっている。
また、外囲器は気密封止され、その内部は不活性ガスの
雰囲気に保たれている。なお、上記金属薄板(106m
)は半導体素子のカソード電極層(103c)とカソー
ドポスト(106c)が不所望に接着し通電疲労により
特性劣化を起こすのを防止するためのものである。
雰囲気に保たれている。なお、上記金属薄板(106m
)は半導体素子のカソード電極層(103c)とカソー
ドポスト(106c)が不所望に接着し通電疲労により
特性劣化を起こすのを防止するためのものである。
次に構造の細部をみると、第6図にも示されるように、
半導体素子(101)はこの電極層よりも小なる面積の
ボスト(106a、106c)の圧接面で圧接挟持され
るようになっている0図示のカソード電極層(LO3c
)からカソードボスト(106c)へ流れ込む電流の経
路は破線矢で示すように、カソードポスト(106c)
の周縁で電流密度が高い。
半導体素子(101)はこの電極層よりも小なる面積の
ボスト(106a、106c)の圧接面で圧接挟持され
るようになっている0図示のカソード電極層(LO3c
)からカソードボスト(106c)へ流れ込む電流の経
路は破線矢で示すように、カソードポスト(106c)
の周縁で電流密度が高い。
次に、カソードポスト(106c)は環状金属板(10
8c)(封止形式に基づきウェルドリングと称される)
に内装されること叙上の通りであるが1両者を接合させ
るのに一般に銀ろうによっている。そして銀ろう接合時
には約800℃に加熱が施されるので、鋼で形成されて
いるカソードポスト(IQ6c)は硬度が低下し塑性変
形を生じやすくなっている。ところがカソードポストは
半導体素子の電極層にこの電極層の面積よりも小さい面
積で圧接するので。
8c)(封止形式に基づきウェルドリングと称される)
に内装されること叙上の通りであるが1両者を接合させ
るのに一般に銀ろうによっている。そして銀ろう接合時
には約800℃に加熱が施されるので、鋼で形成されて
いるカソードポスト(IQ6c)は硬度が低下し塑性変
形を生じやすくなっている。ところがカソードポストは
半導体素子の電極層にこの電極層の面積よりも小さい面
積で圧接するので。
当然に周縁部は他の部分に比して高い圧接圧で接するよ
うになる。この事と上記硬度の低下、塑性変形を生じや
すいことからカソードポストの圧接面周縁には変形を生
じやすくなり、電極層との間に隙間を生じ接触が悪くな
る傾向がある。これに加えて叙上の如くカソードポスト
の圧接面周縁は電流密度が高いので、接触抵抗によるパ
ワーロスが大きく局部的に過熱し半導体素子が破壊され
るという重大な欠点がある。
うになる。この事と上記硬度の低下、塑性変形を生じや
すいことからカソードポストの圧接面周縁には変形を生
じやすくなり、電極層との間に隙間を生じ接触が悪くな
る傾向がある。これに加えて叙上の如くカソードポスト
の圧接面周縁は電流密度が高いので、接触抵抗によるパ
ワーロスが大きく局部的に過熱し半導体素子が破壊され
るという重大な欠点がある。
この発明は上記従来の問題点に鑑み、圧接型半導体装置
における半導体素子の電極とこれに圧接する電極導出部
材との圧接状態を改良する。
における半導体素子の電極とこれに圧接する電極導出部
材との圧接状態を改良する。
この発明にかかる圧接型半導体装置は、半導体基板の両
主面に電極層を有する半導体素子と、この半導体素子の
両電極層に圧接してこの半導体素子を挟持する電極導出
部材とを具備し、この電極導出部材は圧接面の周縁が半
導体素子の電極層を包囲したことを特徴とするもので、
電極層と電極導出部材との圧接状態を改良した構造を提
供する。
主面に電極層を有する半導体素子と、この半導体素子の
両電極層に圧接してこの半導体素子を挟持する電極導出
部材とを具備し、この電極導出部材は圧接面の周縁が半
導体素子の電極層を包囲したことを特徴とするもので、
電極層と電極導出部材との圧接状態を改良した構造を提
供する。
以下にこの発明を1実施例につき図面を参照し゛て詳細
に説明する。
に説明する。
第1図に圧接型半導体装置における半導体素子の電極層
とこれに圧接する電極導出部材の要部を示す。そして従
来の技術で説明したところと同じ大電力サイリスタを例
示して説明する。なお、例示したものにおいて従来と変
わらない部分については図面に同じ符号を付けて示し説
明を省略する。
とこれに圧接する電極導出部材の要部を示す。そして従
来の技術で説明したところと同じ大電力サイリスタを例
示して説明する。なお、例示したものにおいて従来と変
わらない部分については図面に同じ符号を付けて示し説
明を省略する。
図に示すように、カソード電極層(103c)に圧接す
る電極導出部材(旦)がカソードポスト(llc)とこ
、の圧接面を被覆するように取着された例えばモリブデ
ンの金属薄板(11g+)からなる構成では従来と変わ
らないが、圧接面の周縁がカソード電極層(103c)
を包囲するように、電極層(103c)よりも面積が大
きい特徴がある。また、半導体基板上面の電極層を欠く
部分には例えば二酸化シリコン層(104)のような絶
縁膜の被覆が施される。
る電極導出部材(旦)がカソードポスト(llc)とこ
、の圧接面を被覆するように取着された例えばモリブデ
ンの金属薄板(11g+)からなる構成では従来と変わ
らないが、圧接面の周縁がカソード電極層(103c)
を包囲するように、電極層(103c)よりも面積が大
きい特徴がある。また、半導体基板上面の電極層を欠く
部分には例えば二酸化シリコン層(104)のような絶
縁膜の被覆が施される。
次に、第2図に示すものは、カソードポスト(21c)
と金属薄板(21m)との間に厚さが300〜1000
μmのモルブデン等でなる金属板(31+s)を装入し
たもので−、カソードポストに変形を生じても金属薄板
(21厘)を抑えつけて隙間を生じないようにしたセン
タゲート形サイリスタである。なお、第3図には上記第
2図に示された金属板(31m)を装入した例を、コー
ナゲートまたはリングゲート形のサイリスタを適用した
例示である。
と金属薄板(21m)との間に厚さが300〜1000
μmのモルブデン等でなる金属板(31+s)を装入し
たもので−、カソードポストに変形を生じても金属薄板
(21厘)を抑えつけて隙間を生じないようにしたセン
タゲート形サイリスタである。なお、第3図には上記第
2図に示された金属板(31m)を装入した例を、コー
ナゲートまたはリングゲート形のサイリスタを適用した
例示である。
この発明によれば、第4図に示すように電極層に圧接す
るカソードポストの圧接面が電極層より広く、カソード
ポストの周縁が電極層を囲むようになっているので、従
来のようにカソードボスト周縁部の電流密度が大きくな
るのが防止され均一な電流がカソードポストに流入する
という顕著な効果がある。また、カソードポストの圧接
面の周縁が圧接に与らないので変形することがなく、圧
接面に隙間を生じないので、局部的に電流が集中するの
が防止できる効果がある。
るカソードポストの圧接面が電極層より広く、カソード
ポストの周縁が電極層を囲むようになっているので、従
来のようにカソードボスト周縁部の電流密度が大きくな
るのが防止され均一な電流がカソードポストに流入する
という顕著な効果がある。また、カソードポストの圧接
面の周縁が圧接に与らないので変形することがなく、圧
接面に隙間を生じないので、局部的に電流が集中するの
が防止できる効果がある。
第1図はこの発明の圧接型半導体装置にがかる1実施例
のサイリスタの要部を示す断面図、第2図は別の実施例
のセンタゲート形サイリスタの要部の断面図、第3図は
別の実施例のコーナゲート、またはリングゲート形のサ
イリスタの要部の断面図、第4図はこの発明の詳細な説
明するためのサイリスタの要部の断面図、第5図は従来
の圧接型半導体装置のサイリスタの要部を示す断面図、
第6図は従来のサイリスタのカソード部の電流を説明す
るための断面図である。 11、21.106 電極導出部材lie、 2
1c、 106c カソードボスト11m、 21塵
金属薄板 31m 金属板
のサイリスタの要部を示す断面図、第2図は別の実施例
のセンタゲート形サイリスタの要部の断面図、第3図は
別の実施例のコーナゲート、またはリングゲート形のサ
イリスタの要部の断面図、第4図はこの発明の詳細な説
明するためのサイリスタの要部の断面図、第5図は従来
の圧接型半導体装置のサイリスタの要部を示す断面図、
第6図は従来のサイリスタのカソード部の電流を説明す
るための断面図である。 11、21.106 電極導出部材lie、 2
1c、 106c カソードボスト11m、 21塵
金属薄板 31m 金属板
Claims (1)
- 半導体基板の両主面に電極層を有する半導体素子と、
この半導体素子の両電極層に圧接してこの半導体素子を
挟持する電極導出部材を備え、この電極導出部材は圧接
面の周縁が半導体素子電極層を包囲したことを特徴とす
る圧接型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59250493A JPS61129836A (ja) | 1984-11-29 | 1984-11-29 | 圧接型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59250493A JPS61129836A (ja) | 1984-11-29 | 1984-11-29 | 圧接型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61129836A true JPS61129836A (ja) | 1986-06-17 |
Family
ID=17208686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59250493A Pending JPS61129836A (ja) | 1984-11-29 | 1984-11-29 | 圧接型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61129836A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010047330A (ja) * | 2008-08-19 | 2010-03-04 | Avanstrate Inc | ガラス板搬送装置および接触部材 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395584A (en) * | 1977-02-01 | 1978-08-21 | Toshiba Corp | Mesa type semiconductor device |
-
1984
- 1984-11-29 JP JP59250493A patent/JPS61129836A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395584A (en) * | 1977-02-01 | 1978-08-21 | Toshiba Corp | Mesa type semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010047330A (ja) * | 2008-08-19 | 2010-03-04 | Avanstrate Inc | ガラス板搬送装置および接触部材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
JPH06188411A (ja) | カットオフ可能な高出力半導体素子 | |
US4246596A (en) | High current press pack semiconductor device having a mesa structure | |
EP0476661B1 (en) | Press-contact type semiconductor device | |
JP2755761B2 (ja) | 半導体装置 | |
JPS61129836A (ja) | 圧接型半導体装置 | |
JPH1022322A (ja) | 半導体装置 | |
US2661447A (en) | Sealed rectifier | |
JPS58108771A (ja) | 半導体装置 | |
US5063436A (en) | Pressure-contacted semiconductor component | |
JPS615533A (ja) | 加圧接触形半導体装置 | |
JP2604997B2 (ja) | 圧接型半導体装置 | |
JPH0211788Y2 (ja) | ||
JP3117215B2 (ja) | 圧接型半導体装置 | |
JPH08125181A (ja) | 半導体装置 | |
JP3161190B2 (ja) | 平型半導体装置 | |
JPS62155564A (ja) | 電力用半導体装置 | |
JP3671771B2 (ja) | 平型半導体装置のパッケージ | |
JPH0328518Y2 (ja) | ||
JPH04162489A (ja) | 混成集積回路 | |
JPH0691117B2 (ja) | 圧接型半導体装置 | |
JPH06232385A (ja) | 半導体装置 | |
JPH01215028A (ja) | 圧接型半導体装置 | |
JPH09312305A (ja) | 半導体装置及び圧接型半導体装置 | |
JPH09260646A (ja) | 半導体装置 |