JP3671771B2 - 平型半導体装置のパッケージ - Google Patents
平型半導体装置のパッケージ Download PDFInfo
- Publication number
- JP3671771B2 JP3671771B2 JP28758999A JP28758999A JP3671771B2 JP 3671771 B2 JP3671771 B2 JP 3671771B2 JP 28758999 A JP28758999 A JP 28758999A JP 28758999 A JP28758999 A JP 28758999A JP 3671771 B2 JP3671771 B2 JP 3671771B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- flange plate
- copper
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワートランジスタ，サイリスタなどのパワー半導体素子を両面冷却型の平型パッケージに封入した高耐電圧，大電流容量の平型半導体装置のパッケージ構造に関する。
【０００２】
【従来の技術】
車輌駆動，電動機制御用インバータなどの電力変換用装置に適用する高耐電圧，大電流容量のパワー半導体素子として、ゲートターンオフサイリスタ（ＧＴＯサイリスク）などのサイリスタ，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが広く使われている。
【０００３】
これらのパワー半導体素子は、高耐電圧を保持するために、通常はセラミック製の絶縁体を外囲枠としてその上下に銅電極を配して密閉した平型パッケージに組み込まれいる。
【０００４】
この場合に、サイリスタを用いたデバイスでは、素子エレメントが円板状であるため、そのエレメントを収容するパッケージの外形形状も丸形である。一方、ＩＧＢＴモジュールは、大容量化のためにチップ形状が角形になる複数個のＩＧＢＴチップを同一のパッケージ内に集積して収容した角型のパッケージが採用されるおり、昨今での半導体素子の高耐電圧化、大容量化に伴ってそのパッケージの外形も大きくなっている。
【０００５】
次に、ＩＧＢＴの平型半導体装置を例に、従来における平型パッケージの構造を図４(a),(b) に示す。図において、１，２は上下に対峙して並ぶ平角形の上部，および下部銅電極、３，４は各銅電極１，２にろう付けしてその周縁から外周に張り出した段付き絞り構造になる銅製の上部フランジ板，および下部フランジ板、５は上下の銅電極１と２の間のスペース（このスペースには後記する半導体素子組立体（エレメント）が収容される）を囲繞してフランジ板３と４の間に介装し、かつ溶接板（コバール，あるいはFe-42Ni 合金）６，７、および金属板（コバール，あるいはFe-42Ni 合金）８を介して銀ろう付けしたセラミックス製( 純度９０〜９６％のアルミナ）の角型絶縁環であり、これらを組み合わせて平型パッケージを構成している。
【０００６】
また、前記パッケージに組み込まれる半導体エレメント９は、格子状になる樹脂製の集合枠１０と、上下のコンタクト板１１と１２の間に挟持して集合枠１０の各枡目に配列したＩＧＢＴチップ（ＩＧＢＴ）１３，およびダイオードチップ（Ｄｉ）１４とからなる。なお、１５はゲートリード線，１６はゲート端子、１７は補助端子、１８は排気パイプである。
【０００７】
ここで、前記した平型パッケージの組立方法を説明する。まず、前記したアルミナセラミックス製の角形絶縁環５の上下両端面にＭｏ−Ｍｎのペーストをスクリーン印刷により塗布し、それらを加湿水素中１４００〜１５００℃で焼き付け、その後、その面にニッケルメッキを行って絶縁環５の両端面にメタライズ層を形成しておく。
【０００８】
次に、グラファイトのろう付け治具内に、前記の溶接板７を置き、銀ろうを挟んで絶縁環５を載せ、また絶縁環５の他端面には銀ろうを挟んで前記した金属板８，および銀ろうを載せ、さらにその上にフランジ板４，および下部銅電極２を載せ、８００〜８５０℃の水素雰囲気中に約１０分間保持して各部材間のろう付けを行う。なお、銀ろうとしては、例えばＪＩＳのＢＡｇ−８（融点：８７３℃）を用いることができる。また、上部銅電極１についても、前記と同様な組立法で銅電極１の周縁から外周に張り出した段付き絞り構造のフランジ板３に先記した溶接板６を銀ろうでろう付する。
【０００９】
その後に、下部銅電極２の上に別途組立てた半導体エレメント９を載置し、さらに上方から上部銅電極２を重ね合わせた上で、溶接板６と７の間の周縁を溶接し、さらに排気パイプ１５を通じてパッケージ内をガス置換した上で、最後に排気パイプ１５を封じて密封する。
【００１０】
この場合に、前記の絶縁環５はその材料として熱膨張係数α＝６〜８×10-6／℃であるアルミナセラミックスが使われており、銅電極１，２の熱膨張係数α＝１８×10-6／℃との間の熱膨張係数の差が大である。
【００１１】
そこで、この熱膨張係数の差に起因するパッケージの熱的な歪みを緩和するため、および銅電極１，２と半導体エレメント９との密着性を確保するために、前記した上下フランジ板３，４に絞り加工を施してフランジの周域に図示のような絞り段付き部３ａ，４ａを形成し、この絞り段付き部３ａ，４ａで銅電極１，２の熱膨張，収縮によるパッケージの歪みを吸収し、溶接，ろう付け部の剥離などによるパッケージの気密不良を防ぐようにし、併せて寸法，組立誤差を吸収して銅電極１，２と半導体エレメント９との間に良好な導電性を確保するようにしている。
【００１２】
なお、前記した熱的歪みの発生要因には、パッケージ組立時のろう付け（ろう付け温度：約８００℃）工程，および製品組立後に行うヒートショック試験（周囲温度：−４０〜＋１２５℃），および半導体装置の実使用時における半導体素子の通電，停止の繰り返しに伴うヒートサイクルなどがあり、上下銅電極１，２と絶縁環５との間の熱膨張係数の差による発生する歪みをフランジ板３，４に形成した絞り段付き部３ａ，４ａで吸収させるようにしている。
【００１３】
【発明が解決しようとする課題】
先記のように電力変換装置はますます大容量化する傾向にあることから、半導体チップの大形化に併せて、複数個の半導体チップを図４で述べたようになパッケージに集積して組み込んだモジュール構造が多く採用されている。なお、現在でのＩＧＢチップのサイズは１０〜２５ｍｍ角、チップ１個当たりの定格電流は５０〜１５０Ａである。
【００１４】
そこで、チップサイズが２０ｍｍ角，定格電流１５０ＡのＩＧＢＴチップを使って例えば定格電流１８００Ａの半導体装置を製作するには、パッケージに１２個のＩＧＢＴチップと、これに付属するフリーホイーリングダイオードを収容する必要があり、これに相応して上下の銅電極も大形となり、その寸法は１００mm角，厚さ７mmとなる。
【００１５】
ところで、図４に示した平型パッケージの構造では、銅電極１，２が平角形であることら、その周囲の四辺の部分と四隅のコーナー部分とでは電極中心からの距離（長さ）が異なり、特にパッケージの四隅を通る対角距離は周囲四辺間の距離に比べて大きい。このために、先述のようなヒートサイクルが加わった場合の銅電極１，２の膨張，収縮量はその周囲四辺部よりも四隅コーナー部が大きく発生し、その膨張，収縮量の差からコーナーの角部に大きな熱応力が集中的に加わってこの部分に大きな歪みが発生する。
【００１６】
また、前記したＩＧＢＴモジュールについて、発明者等が長期間の稼働テストから得た知見によれば、ヒートサイクルの繰り返しにより、特にフランジ板３，４の四隅コーナー部分でその絞り段付き部にクラック（亀裂）が生じ気密不良となる事故が多く発生することが判明した。これは、パッケージの組立工程でろう付けする際にフランジ板部の四隅コーナー部分に銅電極と絶縁環の熱膨張係数の差に起因する大きな歪みが加わり、さらにＩＧＢＴ素子の試験，実使用時の発生熱によるヒートサイクルの繰り返しにより、フランジ板の四隅コーナー部分に材料の疲労が進行することに起因するものと推定される。
【００１７】
本発明は上記の点に鑑みなされたものであり、先記したＩＧＢＴモジュールなどの平型半導体装置を対象に、ヒートサイクルに起因するパッケージの歪み発生を抑え、長期に亘り安定した気密性が維持できるよう改良した平型半導体装置のパッケージ構造を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、上下に対峙する一対の平角形銅電極と、各銅電極の周縁から外周に張り出し周域に絞り段付き部を有する銅製のフランジ板と、上下銅電極の間のスペースを囲繞して前記フランジ板の間に介装した角形絶縁環との組立体としてなり、半導体素子組立体を前記一対の銅電極の間に挟持し、かつ絶縁環の端面とフランジ板との間をろう付けして封止した平形半導体装置のパッケージにおいて、前記フランジ板の四隅コーナー部に、前記絞り段付き部の角部に沿って歪み吸収用の凹部をさらに形成する（請求項１）ものとし、その凹部は具体的には次記のような態様で構成する。
【００１９】
(1) 前記凹部を、円弧状スリットの凹溝（窪み）で形成する（請求項２）。
(2) 前記凹部を、角部に沿って並ぶ複数の丸穴状凹溝（窪み）で形成する（請求項３）。
(3) 前記凹部の長さをフランジ板の四隅コーナーにおける角部曲率半径の０．５〜１倍、幅，および深さを少なくともフランジ板の板厚の１．５倍に設定する（請求項４）。
【００２０】
上記のように銅電極のフランジ板の四隅コーナー部分に、その角部に沿って凹部を形成することにより撓み性が増し、これによりパッケージの対角方向でフランジ板の絞り段付き部に生じる歪みを凹部が吸収する。その結果として、フランジ板に対してろう付け，およびその後のヒートショック試験などによるヒートサイクルの繰り返しによる角部の歪みが小さく抑えられることから、疲労破壊が起こりに難くなって製品の信頼性が向上する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図３に示す実施例に基づいて説明する。なお、実施例の図中で図４に対応する部材には同じ符号を付してその詳細な説明は省略する。
【００２２】
〔実施例１〕
図１(a),(b) および図２(a),(b) において、パッケージの全体構造は基本的に図４で述べた従来構造と同じであるが、特に上部銅電極１，下部銅電極２の周縁から外周に張り出した段付き絞り構造のフランジ板３，４については、その四隅コーナー部分の絞り段付き部３ａ，４ａに、その角部（Ｒ部）に沿って円弧状のスリットになる凹溝３ｂ，４ｂが形成されている。
【００２３】
この場合に、前記した円弧状スリットの凹溝３ｂ，４ｂは、その長さ寸法Ａを角部の曲率半径の０．５〜１倍（銅電極１，２のサイズが１００mm角である場合には凹溝の長さ寸法Ａを５mm以上とする）、溝幅，および溝深さを少なくともフランジ板３，４の板厚の１．５倍に設定するのがよい。
【００２４】
かかる構成により、図４に示した従来構造と比べてフランジ板３，４のコーナー部分における撓み性が増し、これによりヒートサイクルに起因してフランジ板３，４の四隅コーナー部分における絞り段付き部３ａ，４ａに生じる曲げ，歪みが小さくなり、その結果としてろう付による熱歪み，その後のヒートショック試験などのヒートサイクルによる繰り返し歪みの発生が小さくなってフランジ板３，４に疲労破壊が起こりに難くなる。
【００２５】
なお、この点について発明者等が行った評価テストの結果によれば、周囲温度を−４０℃〜＋１２５℃に変化させて行うヒートショック試験において、従来構造では３００サイクル前後で銅製フランジ板３，４の四隅コーナー部分が疲労破壊してクラック割れが生じていたが、図示実施例の構成によれば、１０００サイクル以上でもクラック割れの発生が無いことが確かめられている。
【００２６】
これは、ろう付け工程，ヒートショック試験などで加わるヒートサイクルに対し、絶縁環５と銅電極１，２との熱膨張係数差，銅電極１，２の平形形状に起因して平型パッケージの対角線（図中にＸ−Ｙ線で表す）に沿って生じる伸び，縮みをフランジ板３，４の絞り段付き部３ａ，４ａと円弧状スリットの凹溝３ｂ，４ｂとが共同して吸収する効果によるものであり、ヒートサイクルの繰り返しによりフランジ板３，４の四隅コーナー部分でその絞り段付き部３ａ，４ａに加わる歪みが軽減されて疲労破壊が生じなくなるものと推定される。これにより、平型パッケージの熱的，機械的特性が向上し、かつ良好な気密性を確保して高信頼性が得られる。
【００２７】
〔実施例２〕
図３は本発明の請求項３に対応する応用実施例を示すものである。この実施例においては、フランジ板３の四隅コーナー部に形成した凹部として、図示のように角部（Ｒ部）に沿って並ぶ複数の丸穴状凹溝３ｃとして形成されている。また、下部フランジ板４についても前記と同様に四隅コーナー部に複数の丸穴状凹溝を形成するものとする。なお、この実施例で凹部の長さとは、複数の丸孔状溝３ｃが並んでいる区間をいう。
【００２８】
この実施例でも、先記実施例１と同様な効果の得られることが試験結果から確認されている。
【００２９】
【発明の効果】
以上述べたように、本発明によれば、上下に対峙する一対の平角形銅電極と、各銅電極の周縁から外周に張り出した段付き絞り構造になる銅製のフランジ板と、上下銅電極の間のスペースを囲繞して前記フランジ板の間に介装した角形絶縁環との組立体としてなり、半導体素子組立体を前記一対の銅電極で挟持し、かつ絶縁環の端面とフランジ板との間をろう付けして封止した平形半導体装置のパッケージにおいて、前記フランジ板の四隅コーナー部に、その角部に沿って熱的な歪みを吸収する円弧状スリットの凹溝，もしくは角部（Ｒ部）に沿って並ぶ複数の丸穴状凹溝としての凹部を形成したことにより、次の効果を奏する。
【００３０】
(1) ろう付工程での加熱，冷却の温度差，絶縁環と銅電極との熱膨張係数の差，および平角形銅電極の膨張，収縮により、パッケージの四隅コーナー部でフランジ板の絞り段付き部に生じる変形，歪みが軽減される。
【００３１】
(2) ヒートサイクルの繰り返しに伴う銅電極の伸び，縮みに起因してフランジ板の角部に作用する材料の疲労が軽減され、これによりフランジ板のクラック割れの発生が無くなり、さらにパッケージの熱的，機械的特性が改善されてパッケージの気密性が向上する。
【００３２】
(3) これにより、電力用半導体装置の大容量化に対応して信頼性の高い平型パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例による平型半導体装置のパッケージ全体の構成図であり、(a) は平面図、(b) は側面図
【図２】図１における四隅コーナー部分の要部拡大図であり、(a) は平面図、(b) は断面図
【図３】図２と異なる実施例の凹部パターンを示す四隅コーナ部分の要部拡大平面図
【図４】平型ＩＧＢＴモジュールを例にした従来のパッケージ構造を表す図であり、(a) は側視断面図、(b) は横断平面図
【符号の説明】
１ 上部銅電極
２ 下部銅電極
３，４ フランジ板
３ａ，４ａ 絞り段付き部
３ｂ，４ｂ 円弧状スリットの凹溝
３ｃ，４ｃ 丸穴状の凹溝
５ 絶縁環
９ 半導体エレメント（半導体素子の組立体）
１３ ＩＧＢＴ
１４ ダイオード
【発明の属する技術分野】
本発明は、パワートランジスタ，サイリスタなどのパワー半導体素子を両面冷却型の平型パッケージに封入した高耐電圧，大電流容量の平型半導体装置のパッケージ構造に関する。
【０００２】
【従来の技術】
車輌駆動，電動機制御用インバータなどの電力変換用装置に適用する高耐電圧，大電流容量のパワー半導体素子として、ゲートターンオフサイリスタ（ＧＴＯサイリスク）などのサイリスタ，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが広く使われている。
【０００３】
これらのパワー半導体素子は、高耐電圧を保持するために、通常はセラミック製の絶縁体を外囲枠としてその上下に銅電極を配して密閉した平型パッケージに組み込まれいる。
【０００４】
この場合に、サイリスタを用いたデバイスでは、素子エレメントが円板状であるため、そのエレメントを収容するパッケージの外形形状も丸形である。一方、ＩＧＢＴモジュールは、大容量化のためにチップ形状が角形になる複数個のＩＧＢＴチップを同一のパッケージ内に集積して収容した角型のパッケージが採用されるおり、昨今での半導体素子の高耐電圧化、大容量化に伴ってそのパッケージの外形も大きくなっている。
【０００５】
次に、ＩＧＢＴの平型半導体装置を例に、従来における平型パッケージの構造を図４(a),(b) に示す。図において、１，２は上下に対峙して並ぶ平角形の上部，および下部銅電極、３，４は各銅電極１，２にろう付けしてその周縁から外周に張り出した段付き絞り構造になる銅製の上部フランジ板，および下部フランジ板、５は上下の銅電極１と２の間のスペース（このスペースには後記する半導体素子組立体（エレメント）が収容される）を囲繞してフランジ板３と４の間に介装し、かつ溶接板（コバール，あるいはFe-42Ni 合金）６，７、および金属板（コバール，あるいはFe-42Ni 合金）８を介して銀ろう付けしたセラミックス製( 純度９０〜９６％のアルミナ）の角型絶縁環であり、これらを組み合わせて平型パッケージを構成している。
【０００６】
また、前記パッケージに組み込まれる半導体エレメント９は、格子状になる樹脂製の集合枠１０と、上下のコンタクト板１１と１２の間に挟持して集合枠１０の各枡目に配列したＩＧＢＴチップ（ＩＧＢＴ）１３，およびダイオードチップ（Ｄｉ）１４とからなる。なお、１５はゲートリード線，１６はゲート端子、１７は補助端子、１８は排気パイプである。
【０００７】
ここで、前記した平型パッケージの組立方法を説明する。まず、前記したアルミナセラミックス製の角形絶縁環５の上下両端面にＭｏ−Ｍｎのペーストをスクリーン印刷により塗布し、それらを加湿水素中１４００〜１５００℃で焼き付け、その後、その面にニッケルメッキを行って絶縁環５の両端面にメタライズ層を形成しておく。
【０００８】
次に、グラファイトのろう付け治具内に、前記の溶接板７を置き、銀ろうを挟んで絶縁環５を載せ、また絶縁環５の他端面には銀ろうを挟んで前記した金属板８，および銀ろうを載せ、さらにその上にフランジ板４，および下部銅電極２を載せ、８００〜８５０℃の水素雰囲気中に約１０分間保持して各部材間のろう付けを行う。なお、銀ろうとしては、例えばＪＩＳのＢＡｇ−８（融点：８７３℃）を用いることができる。また、上部銅電極１についても、前記と同様な組立法で銅電極１の周縁から外周に張り出した段付き絞り構造のフランジ板３に先記した溶接板６を銀ろうでろう付する。
【０００９】
その後に、下部銅電極２の上に別途組立てた半導体エレメント９を載置し、さらに上方から上部銅電極２を重ね合わせた上で、溶接板６と７の間の周縁を溶接し、さらに排気パイプ１５を通じてパッケージ内をガス置換した上で、最後に排気パイプ１５を封じて密封する。
【００１０】
この場合に、前記の絶縁環５はその材料として熱膨張係数α＝６〜８×10-6／℃であるアルミナセラミックスが使われており、銅電極１，２の熱膨張係数α＝１８×10-6／℃との間の熱膨張係数の差が大である。
【００１１】
そこで、この熱膨張係数の差に起因するパッケージの熱的な歪みを緩和するため、および銅電極１，２と半導体エレメント９との密着性を確保するために、前記した上下フランジ板３，４に絞り加工を施してフランジの周域に図示のような絞り段付き部３ａ，４ａを形成し、この絞り段付き部３ａ，４ａで銅電極１，２の熱膨張，収縮によるパッケージの歪みを吸収し、溶接，ろう付け部の剥離などによるパッケージの気密不良を防ぐようにし、併せて寸法，組立誤差を吸収して銅電極１，２と半導体エレメント９との間に良好な導電性を確保するようにしている。
【００１２】
なお、前記した熱的歪みの発生要因には、パッケージ組立時のろう付け（ろう付け温度：約８００℃）工程，および製品組立後に行うヒートショック試験（周囲温度：−４０〜＋１２５℃），および半導体装置の実使用時における半導体素子の通電，停止の繰り返しに伴うヒートサイクルなどがあり、上下銅電極１，２と絶縁環５との間の熱膨張係数の差による発生する歪みをフランジ板３，４に形成した絞り段付き部３ａ，４ａで吸収させるようにしている。
【００１３】
【発明が解決しようとする課題】
先記のように電力変換装置はますます大容量化する傾向にあることから、半導体チップの大形化に併せて、複数個の半導体チップを図４で述べたようになパッケージに集積して組み込んだモジュール構造が多く採用されている。なお、現在でのＩＧＢチップのサイズは１０〜２５ｍｍ角、チップ１個当たりの定格電流は５０〜１５０Ａである。
【００１４】
そこで、チップサイズが２０ｍｍ角，定格電流１５０ＡのＩＧＢＴチップを使って例えば定格電流１８００Ａの半導体装置を製作するには、パッケージに１２個のＩＧＢＴチップと、これに付属するフリーホイーリングダイオードを収容する必要があり、これに相応して上下の銅電極も大形となり、その寸法は１００mm角，厚さ７mmとなる。
【００１５】
ところで、図４に示した平型パッケージの構造では、銅電極１，２が平角形であることら、その周囲の四辺の部分と四隅のコーナー部分とでは電極中心からの距離（長さ）が異なり、特にパッケージの四隅を通る対角距離は周囲四辺間の距離に比べて大きい。このために、先述のようなヒートサイクルが加わった場合の銅電極１，２の膨張，収縮量はその周囲四辺部よりも四隅コーナー部が大きく発生し、その膨張，収縮量の差からコーナーの角部に大きな熱応力が集中的に加わってこの部分に大きな歪みが発生する。
【００１６】
また、前記したＩＧＢＴモジュールについて、発明者等が長期間の稼働テストから得た知見によれば、ヒートサイクルの繰り返しにより、特にフランジ板３，４の四隅コーナー部分でその絞り段付き部にクラック（亀裂）が生じ気密不良となる事故が多く発生することが判明した。これは、パッケージの組立工程でろう付けする際にフランジ板部の四隅コーナー部分に銅電極と絶縁環の熱膨張係数の差に起因する大きな歪みが加わり、さらにＩＧＢＴ素子の試験，実使用時の発生熱によるヒートサイクルの繰り返しにより、フランジ板の四隅コーナー部分に材料の疲労が進行することに起因するものと推定される。
【００１７】
本発明は上記の点に鑑みなされたものであり、先記したＩＧＢＴモジュールなどの平型半導体装置を対象に、ヒートサイクルに起因するパッケージの歪み発生を抑え、長期に亘り安定した気密性が維持できるよう改良した平型半導体装置のパッケージ構造を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、上下に対峙する一対の平角形銅電極と、各銅電極の周縁から外周に張り出し周域に絞り段付き部を有する銅製のフランジ板と、上下銅電極の間のスペースを囲繞して前記フランジ板の間に介装した角形絶縁環との組立体としてなり、半導体素子組立体を前記一対の銅電極の間に挟持し、かつ絶縁環の端面とフランジ板との間をろう付けして封止した平形半導体装置のパッケージにおいて、前記フランジ板の四隅コーナー部に、前記絞り段付き部の角部に沿って歪み吸収用の凹部をさらに形成する（請求項１）ものとし、その凹部は具体的には次記のような態様で構成する。
【００１９】
(1) 前記凹部を、円弧状スリットの凹溝（窪み）で形成する（請求項２）。
(2) 前記凹部を、角部に沿って並ぶ複数の丸穴状凹溝（窪み）で形成する（請求項３）。
(3) 前記凹部の長さをフランジ板の四隅コーナーにおける角部曲率半径の０．５〜１倍、幅，および深さを少なくともフランジ板の板厚の１．５倍に設定する（請求項４）。
【００２０】
上記のように銅電極のフランジ板の四隅コーナー部分に、その角部に沿って凹部を形成することにより撓み性が増し、これによりパッケージの対角方向でフランジ板の絞り段付き部に生じる歪みを凹部が吸収する。その結果として、フランジ板に対してろう付け，およびその後のヒートショック試験などによるヒートサイクルの繰り返しによる角部の歪みが小さく抑えられることから、疲労破壊が起こりに難くなって製品の信頼性が向上する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図３に示す実施例に基づいて説明する。なお、実施例の図中で図４に対応する部材には同じ符号を付してその詳細な説明は省略する。
【００２２】
〔実施例１〕
図１(a),(b) および図２(a),(b) において、パッケージの全体構造は基本的に図４で述べた従来構造と同じであるが、特に上部銅電極１，下部銅電極２の周縁から外周に張り出した段付き絞り構造のフランジ板３，４については、その四隅コーナー部分の絞り段付き部３ａ，４ａに、その角部（Ｒ部）に沿って円弧状のスリットになる凹溝３ｂ，４ｂが形成されている。
【００２３】
この場合に、前記した円弧状スリットの凹溝３ｂ，４ｂは、その長さ寸法Ａを角部の曲率半径の０．５〜１倍（銅電極１，２のサイズが１００mm角である場合には凹溝の長さ寸法Ａを５mm以上とする）、溝幅，および溝深さを少なくともフランジ板３，４の板厚の１．５倍に設定するのがよい。
【００２４】
かかる構成により、図４に示した従来構造と比べてフランジ板３，４のコーナー部分における撓み性が増し、これによりヒートサイクルに起因してフランジ板３，４の四隅コーナー部分における絞り段付き部３ａ，４ａに生じる曲げ，歪みが小さくなり、その結果としてろう付による熱歪み，その後のヒートショック試験などのヒートサイクルによる繰り返し歪みの発生が小さくなってフランジ板３，４に疲労破壊が起こりに難くなる。
【００２５】
なお、この点について発明者等が行った評価テストの結果によれば、周囲温度を−４０℃〜＋１２５℃に変化させて行うヒートショック試験において、従来構造では３００サイクル前後で銅製フランジ板３，４の四隅コーナー部分が疲労破壊してクラック割れが生じていたが、図示実施例の構成によれば、１０００サイクル以上でもクラック割れの発生が無いことが確かめられている。
【００２６】
これは、ろう付け工程，ヒートショック試験などで加わるヒートサイクルに対し、絶縁環５と銅電極１，２との熱膨張係数差，銅電極１，２の平形形状に起因して平型パッケージの対角線（図中にＸ−Ｙ線で表す）に沿って生じる伸び，縮みをフランジ板３，４の絞り段付き部３ａ，４ａと円弧状スリットの凹溝３ｂ，４ｂとが共同して吸収する効果によるものであり、ヒートサイクルの繰り返しによりフランジ板３，４の四隅コーナー部分でその絞り段付き部３ａ，４ａに加わる歪みが軽減されて疲労破壊が生じなくなるものと推定される。これにより、平型パッケージの熱的，機械的特性が向上し、かつ良好な気密性を確保して高信頼性が得られる。
【００２７】
〔実施例２〕
図３は本発明の請求項３に対応する応用実施例を示すものである。この実施例においては、フランジ板３の四隅コーナー部に形成した凹部として、図示のように角部（Ｒ部）に沿って並ぶ複数の丸穴状凹溝３ｃとして形成されている。また、下部フランジ板４についても前記と同様に四隅コーナー部に複数の丸穴状凹溝を形成するものとする。なお、この実施例で凹部の長さとは、複数の丸孔状溝３ｃが並んでいる区間をいう。
【００２８】
この実施例でも、先記実施例１と同様な効果の得られることが試験結果から確認されている。
【００２９】
【発明の効果】
以上述べたように、本発明によれば、上下に対峙する一対の平角形銅電極と、各銅電極の周縁から外周に張り出した段付き絞り構造になる銅製のフランジ板と、上下銅電極の間のスペースを囲繞して前記フランジ板の間に介装した角形絶縁環との組立体としてなり、半導体素子組立体を前記一対の銅電極で挟持し、かつ絶縁環の端面とフランジ板との間をろう付けして封止した平形半導体装置のパッケージにおいて、前記フランジ板の四隅コーナー部に、その角部に沿って熱的な歪みを吸収する円弧状スリットの凹溝，もしくは角部（Ｒ部）に沿って並ぶ複数の丸穴状凹溝としての凹部を形成したことにより、次の効果を奏する。
【００３０】
(1) ろう付工程での加熱，冷却の温度差，絶縁環と銅電極との熱膨張係数の差，および平角形銅電極の膨張，収縮により、パッケージの四隅コーナー部でフランジ板の絞り段付き部に生じる変形，歪みが軽減される。
【００３１】
(2) ヒートサイクルの繰り返しに伴う銅電極の伸び，縮みに起因してフランジ板の角部に作用する材料の疲労が軽減され、これによりフランジ板のクラック割れの発生が無くなり、さらにパッケージの熱的，機械的特性が改善されてパッケージの気密性が向上する。
【００３２】
(3) これにより、電力用半導体装置の大容量化に対応して信頼性の高い平型パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例による平型半導体装置のパッケージ全体の構成図であり、(a) は平面図、(b) は側面図
【図２】図１における四隅コーナー部分の要部拡大図であり、(a) は平面図、(b) は断面図
【図３】図２と異なる実施例の凹部パターンを示す四隅コーナ部分の要部拡大平面図
【図４】平型ＩＧＢＴモジュールを例にした従来のパッケージ構造を表す図であり、(a) は側視断面図、(b) は横断平面図
【符号の説明】
１ 上部銅電極
２ 下部銅電極
３，４ フランジ板
３ａ，４ａ 絞り段付き部
３ｂ，４ｂ 円弧状スリットの凹溝
３ｃ，４ｃ 丸穴状の凹溝
５ 絶縁環
９ 半導体エレメント（半導体素子の組立体）
１３ ＩＧＢＴ
１４ ダイオード
Claims (4)
- 上下に対峙する一対の平角形銅電極と、各銅電極の周縁から外周に張り出し周域に絞り段付き部を有する銅製のフランジ板と、上下銅電極の間のスペースを囲繞して前記フランジ板の間に介装した角形絶縁環との組立体としてなり、半導体素子組立体を前記一対の銅電極の間に挟持し、かつ絶縁環の端面とフランジ板との間をろう付けして封止した平形半導体装置のパッケージにおいて、前記フランジ板の四隅コーナー部に、前記絞り段付き部の角部に沿って歪み吸収用の凹部をさらに形成したことを特徴とする平型半導体装置のパッケージ。
- 請求項１記載のパッケージにおいて、凹部が円弧状スリットの凹溝であることを特徴とする平型半導体装置のパッケージ。
- 請求項１記載のパッケージにおいて、凹部が角部に沿って並ぶ複数の丸穴状凹溝であることを特徴とする平型半導体装置のパッケージ。
- 請求項２，または３記載のパッケージにおいて、凹部の長さを角部の曲率半径の０．５〜１倍、幅，および深さを少なくともフランジ板の板厚の１．５倍に設定したことを特徴とする平型半導体装置のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758999A JP3671771B2 (ja) | 1999-10-08 | 1999-10-08 | 平型半導体装置のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758999A JP3671771B2 (ja) | 1999-10-08 | 1999-10-08 | 平型半導体装置のパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110923A JP2001110923A (ja) | 2001-04-20 |
| JP3671771B2 true JP3671771B2 (ja) | 2005-07-13 |
Family
ID=17719264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28758999A Expired - Fee Related JP3671771B2 (ja) | 1999-10-08 | 1999-10-08 | 平型半導体装置のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957861B (zh) * | 2016-06-24 | 2019-02-15 | 中国南方电网有限责任公司电网技术研究中心 | 一种芯片模块封装结构 |
-
1999
- 1999-10-08 JP JP28758999A patent/JP3671771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110923A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3596388B2 (ja) | 半導体装置 | |
| JP2930074B1 (ja) | 半導体装置 | |
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| JP6361821B2 (ja) | 半導体装置 | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| US4305088A (en) | Semiconductor device including means for alleviating stress caused by different coefficients of thermal expansion of the device components | |
| JP2017147327A (ja) | 半導体装置及び製造方法 | |
| WO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| JP5899952B2 (ja) | 半導体モジュール | |
| JP3671771B2 (ja) | 平型半導体装置のパッケージ | |
| JP7176397B2 (ja) | 半導体装置とその製造方法 | |
| JP2013102065A (ja) | 半導体モジュール及び電極部材 | |
| JPH11214612A (ja) | パワー半導体モジュール | |
| JP3973832B2 (ja) | 圧接型半導体装置 | |
| JP4158288B2 (ja) | 半導体モジュール | |
| JPH06268027A (ja) | 半導体装置 | |
| JP7230419B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2015026667A (ja) | 半導体モジュール | |
| JP2011018841A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| JP3353570B2 (ja) | 平型半導体素子 | |
| JP3394000B2 (ja) | モジュール型半導体装置及びこれを用いた電力変換装置 | |
| US20040065947A1 (en) | Semiconductor module and plate-shaped lead | |
| JP3769139B2 (ja) | パワー半導体モジュール | |
| US20220328385A1 (en) | Semiconductor device | |
| US20200266130A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |