JPS615533A - 加圧接触形半導体装置 - Google Patents
加圧接触形半導体装置Info
- Publication number
- JPS615533A JPS615533A JP12525884A JP12525884A JPS615533A JP S615533 A JPS615533 A JP S615533A JP 12525884 A JP12525884 A JP 12525884A JP 12525884 A JP12525884 A JP 12525884A JP S615533 A JPS615533 A JP S615533A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pressure
- metal
- semiconductor substrate
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は加圧接触形半導体装置に係り、特に主電極が圧
接の際の加圧力で変形しないように補強した半導体装置
に関するものである。
接の際の加圧力で変形しないように補強した半導体装置
に関するものである。
トランジスタ、サイリスタ、ゲートターンオフサイリス
タ、静電誘導型のトランジスタあるいはサイリスタでは
、電気伝導、熱伝導のため、半導体基体上の主電極に対
し電極板を加圧接触させることがしばしば行われている
。具体的には、半導体基体の１対の主表面に主電極が設
けられ、一方の主表面に制御電極が設けられ、一方の主
表面では電極板を介して主電極に、また他方の主表面で
は直接あるいは主表面に設けた半導体基体の支持板を弁
して半導体基体をセラミックシールと共に気密制止する
役目を持つ外部電極を加圧接触している。電気伝導、熱
伝導を良好に維持するために、２００〜／ｃｍ２程度の
圧力が通常用いられている。
タ、静電誘導型のトランジスタあるいはサイリスタでは
、電気伝導、熱伝導のため、半導体基体上の主電極に対
し電極板を加圧接触させることがしばしば行われている
。具体的には、半導体基体の１対の主表面に主電極が設
けられ、一方の主表面に制御電極が設けられ、一方の主
表面では電極板を介して主電極に、また他方の主表面で
は直接あるいは主表面に設けた半導体基体の支持板を弁
して半導体基体をセラミックシールと共に気密制止する
役目を持つ外部電極を加圧接触している。電気伝導、熱
伝導を良好に維持するために、２００〜／ｃｍ２程度の
圧力が通常用いられている。
しかしながら、ゲートターンオフサイリスタ等半導体基
体の一主表面に露出された一導電型の最外層が複数の短
冊状部分に分割され、各短冊状部分に主電極が設けられ
ているものについては、主電極が制御電極が設けられる
部分を除いて半導体基体のほぼ全面にわたって設けられ
ているものよシ、電極板と主電極の総圧接面積が小さく
なるため、主電極に加圧力が集中する。実使用時の熱サ
イクルがとの圧接部に加わると、主電極として用いられ
る軟質金属はクリープ現象を起し、塑性変形する。この
変形によって、各短冊状部分をほぼ取囲むように最外層
と共に一主表面に露出した隣接層に設けられた制御電極
と接触し、制御信号音半導体基体に加えることが不可能
となることがある。
体の一主表面に露出された一導電型の最外層が複数の短
冊状部分に分割され、各短冊状部分に主電極が設けられ
ているものについては、主電極が制御電極が設けられる
部分を除いて半導体基体のほぼ全面にわたって設けられ
ているものよシ、電極板と主電極の総圧接面積が小さく
なるため、主電極に加圧力が集中する。実使用時の熱サ
イクルがとの圧接部に加わると、主電極として用いられ
る軟質金属はクリープ現象を起し、塑性変形する。この
変形によって、各短冊状部分をほぼ取囲むように最外層
と共に一主表面に露出した隣接層に設けられた制御電極
と接触し、制御信号音半導体基体に加えることが不可能
となることがある。
津た、変形した時に、電極板と冶金的に結合する（ステ
ッキング現象）があった。
ッキング現象）があった。
これに対し、特開昭５３−１２２７０号公報で提案され
ている様に、隣接層上に半導体酸化膜等の絶縁膜を介占
圧力緩和金属（補助電極）を設献補助電極と電極板の圧
接面積を大きくすることによシ、主電極と電極板の間の
加圧力を破卵することが試みられた。
ている様に、隣接層上に半導体酸化膜等の絶縁膜を介占
圧力緩和金属（補助電極）を設献補助電極と電極板の圧
接面積を大きくすることによシ、主電極と電極板の間の
加圧力を破卵することが試みられた。
この構造では、確かに主電極と電極板の間の加圧力は緩
和されたものの、半導体基体上の絶縁膜にピンホールが
あると、加圧力で補助電極がピンホールを介して隣接層
と接触し、主電極と制御電極がやはυ短絡状態になる問
題があるだけでなく、電極板と補助電極が直接接触して
いるため、実使用時の熱サイクルで補助電極と電極板が
ステッキング現象を起す問題があった。
和されたものの、半導体基体上の絶縁膜にピンホールが
あると、加圧力で補助電極がピンホールを介して隣接層
と接触し、主電極と制御電極がやはυ短絡状態になる問
題があるだけでなく、電極板と補助電極が直接接触して
いるため、実使用時の熱サイクルで補助電極と電極板が
ステッキング現象を起す問題があった。
本発明は、主電極と制御電極間で短絡状態になることな
く、又、圧力緩和金属と電極板がステッキング現象を起
すことなく、主電極への加圧力を緩和することができる
加圧接触形半導体装置を提供するにある。
く、又、圧力緩和金属と電極板がステッキング現象を起
すことなく、主電極への加圧力を緩和することができる
加圧接触形半導体装置を提供するにある。
〔発明の概要〕 □
本発明０４′！徴とするところは）半導体基体上の
す圧力緩和金属と対向する位置の電極板に非
金属絶 １縁部材を設け、非金属絶縁部材
と圧力緩和金属を加圧接触させていることにある。
す圧力緩和金属と対向する位置の電極板に非
金属絶 １縁部材を設け、非金属絶縁部材
と圧力緩和金属を加圧接触させていることにある。
以下、図面に示した一実施例に従って本発明を説明する
。
。
第１図はセンターゲート構造のゲートターンオフサイリ
スクを示し、第２図は第１図の実線内部分を拡大して示
している。
スクを示し、第２図は第１図の実線内部分を拡大して示
している。
両図に示すように、Ｐｇ Ｎｉ＋ Ｐａ Ｎｗ ４層構
造の円板状半導体基体１は下側主表面にＰｍ層が露出し
、上側主表面にＰａ層とＮ！！層が露出してい゛る。下
側主表面にはタングステン支持板２がアノ・ −ド電極
として低抵抗接触されている。Ｎｗ層は短冊状部分に分
れ、各短冊状部分は放射状に同心円上に配置され、それ
が二重に設けられた形となっている。各短冊状部分には
一主電極としてのアルミニウムカソード電極３が低抵抗
接触され、各短冊状部分を取囲んでエツチングによシ深
下げられたＰａ層表面には制御電極としてのアルミニウ
ムゲート電極４が低抵抗接触されている。半導体基体１
の上側主表面は上記両電極３，４が設けられている部分
を除いて、シリコン酸化膜５が設けられていΔ。上側主
表面の周辺には猿袂にアルミニウム圧力緩和金属６が設
けられている。カソード電極３、圧力緩和金属６にタン
グステン緩衝電極板７を介して土鍋ポスト８が加圧接触
される。
造の円板状半導体基体１は下側主表面にＰｍ層が露出し
、上側主表面にＰａ層とＮ！！層が露出してい゛る。下
側主表面にはタングステン支持板２がアノ・ −ド電極
として低抵抗接触されている。Ｎｗ層は短冊状部分に分
れ、各短冊状部分は放射状に同心円上に配置され、それ
が二重に設けられた形となっている。各短冊状部分には
一主電極としてのアルミニウムカソード電極３が低抵抗
接触され、各短冊状部分を取囲んでエツチングによシ深
下げられたＰａ層表面には制御電極としてのアルミニウ
ムゲート電極４が低抵抗接触されている。半導体基体１
の上側主表面は上記両電極３，４が設けられている部分
を除いて、シリコン酸化膜５が設けられていΔ。上側主
表面の周辺には猿袂にアルミニウム圧力緩和金属６が設
けられている。カソード電極３、圧力緩和金属６にタン
グステン緩衝電極板７を介して土鍋ポスト８が加圧接触
される。
電極板７の圧力緩和金属６に対向する部分には環状セラ
ミック９が接着剤１０により固定されている。半導体基
体１中夫のゲート電極４には、セラミックシール１１か
ら導入されたゲートリード１２が、銅ボスト８の溝を経
て、皿バネ１３、固定用絶縁部材１４によシ加圧接触さ
れている。支持板２には下調ポスト１５が加圧接触され
る。加圧力は上下調ボス）８．１５間で加えられる。接
触面を明らかにするため、図面ては、接触する部材同志
を離して示している。上下調ポスト８゜１５とセラミッ
クシールＩＨ″ｔフランジ１６゜１７との溶接によυ半
導体基体１の気密封正体を構成している。尚、図では、
半導体基体１の横ずれを防止する部材、半導体基体１の
表面安定化部材は省略されている。
ミック９が接着剤１０により固定されている。半導体基
体１中夫のゲート電極４には、セラミックシール１１か
ら導入されたゲートリード１２が、銅ボスト８の溝を経
て、皿バネ１３、固定用絶縁部材１４によシ加圧接触さ
れている。支持板２には下調ポスト１５が加圧接触され
る。加圧力は上下調ボス）８．１５間で加えられる。接
触面を明らかにするため、図面ては、接触する部材同志
を離して示している。上下調ポスト８゜１５とセラミッ
クシールＩＨ″ｔフランジ１６゜１７との溶接によυ半
導体基体１の気密封正体を構成している。尚、図では、
半導体基体１の横ずれを防止する部材、半導体基体１の
表面安定化部材は省略されている。
上下調ボス）８．１５間に加圧力が加えられた時、セラ
ミック９が圧力緩和金属６にも当接するので、加圧力の
一部は両部材６．９間でも負担され、その結果、カソー
ド電極３と電極板７間の加圧力の集中は軽減される。カ
ソード電極３とゲート電極４の短絡については、セラミ
ック９があるので、圧力緩和金属６を半導体基体１に直
接設けてもよい。その場合、カソード電極３と同時に選
択的に設ければ、同じ厚さにすることが可能である。
ミック９が圧力緩和金属６にも当接するので、加圧力の
一部は両部材６．９間でも負担され、その結果、カソー
ド電極３と電極板７間の加圧力の集中は軽減される。カ
ソード電極３とゲート電極４の短絡については、セラミ
ック９があるので、圧力緩和金属６を半導体基体１に直
接設けてもよい。その場合、カソード電極３と同時に選
択的に設ければ、同じ厚さにすることが可能である。
当然のこと力から、シリコン酸化膜５にピンホールがあ
ったとしても、セラミック９があるため、カソード電極
３とゲート電極４が圧力緩和金属６を介して短絡状態に
なることはない。さらに、両部材６，９は金属同志の組
合せとなっておらず、従って、ステッキング現象を起さ
ない。半導体基体１等は熱サイクルで膨張収縮を行うが
、電極板７とのステッキング現象がないことにより、膨
張収縮は円滑に行われ、半導体装置としての電気的。
ったとしても、セラミック９があるため、カソード電極
３とゲート電極４が圧力緩和金属６を介して短絡状態に
なることはない。さらに、両部材６，９は金属同志の組
合せとなっておらず、従って、ステッキング現象を起さ
ない。半導体基体１等は熱サイクルで膨張収縮を行うが
、電極板７とのステッキング現象がないことにより、膨
張収縮は円滑に行われ、半導体装置としての電気的。
機械的特性に悪影響を及はさない。
セラミック９はガラス、耐圧縮性有機絶縁材等も使用で
きる。
きる。
両部材６，９からなる圧力調整領域は半導体基体１の素
子構造に応じて、任意の位置に設けることができる。
子構造に応じて、任意の位置に設けることができる。
Ｎｔ層は多重放射状に配置されている必要はなく、特開
昭５３−１２２７０号公報に示される様に、並べて配置
されても良いし、特公昭５０−３１４３６号公報ｐｉｇ
、１に示される様に円弧状Ｎ１層を同心状に多重に配置
しても良いし、その配量に限定されない。また、櫛歯状
、背骨状になっていても良いし、インボリュートパター
ンでも良い。
昭５３−１２２７０号公報に示される様に、並べて配置
されても良いし、特公昭５０−３１４３６号公報ｐｉｇ
、１に示される様に円弧状Ｎ１層を同心状に多重に配置
しても良いし、その配量に限定されない。また、櫛歯状
、背骨状になっていても良いし、インボリュートパター
ンでも良い。
本発明は、ゲートターンオフサイリスクに限らず、前記
の各種の微細パターン構造を持つ半導体装置に適用可能
である。
の各種の微細パターン構造を持つ半導体装置に適用可能
である。
以上説明したように、本発明によねば、主電極と制御電
極間で短絡状態となることなく、又圧力緩和金属と電極
板がステッキング現象を起すことなく、主電極への加圧
力を緩和することができる加圧接触形半導体装置を得る
ことができる。
極間で短絡状態となることなく、又圧力緩和金属と電極
板がステッキング現象を起すことなく、主電極への加圧
力を緩和することができる加圧接触形半導体装置を得る
ことができる。
第１図は本発明の一実施例を示すゲートターンオフサイ
リスタの縦断面図、第２図は第１図の要部拡大図である
。 １・・・半導体基体、４・・・主電極（カソード電極）
、４・・・制御電極（ゲート電極）、６・・・圧力緩和
金属、７・・・電極板、９・・・セラミック。
リスタの縦断面図、第２図は第１図の要部拡大図である
。 １・・・半導体基体、４・・・主電極（カソード電極）
、４・・・制御電極（ゲート電極）、６・・・圧力緩和
金属、７・・・電極板、９・・・セラミック。
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主表面に主電極と制御電極および圧
力緩和金属が設けられ、主電極と圧力緩和金属に対し電
極板が加圧接触される形の半導体装置において、電極板
には圧力緩和金属と対向する位置に非金属絶縁部材が設
けられていることを特徴とする加圧接触形半導体装置。 ２、特許請求の範囲第１項において、半導体基体は１対
の主表面間に所定のＰＮ接合が形成され、一導電型の最
外層とその隣接層は一主表面に露出し、最外層は複数の
短冊状部分を有し、各短冊状部分には主電極がそれぞれ
設けられ、制御電極は各短冊状部分をほぼ取囲むように
設けられていることを特徴とする加圧接触形半導体装置
。 ３、特許請求の範囲第１項において、非金属絶縁部材は
セラミック、ガラスまたは耐圧縮性の有機絶縁材である
ことを特徴とする加圧接触形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125258A JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125258A JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615533A true JPS615533A (ja) | 1986-01-11 |
| JPH065685B2 JPH065685B2 (ja) | 1994-01-19 |
Family
ID=14905641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125258A Expired - Lifetime JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065685B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279669A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置 |
| US5047836A (en) * | 1987-12-03 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Temperature compensating contact to avoid misregistration |
| JPH03222365A (ja) * | 1990-01-26 | 1991-10-01 | Toshiba Corp | 半導体装置 |
| US6864515B2 (en) | 2003-02-25 | 2005-03-08 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device having dummy segment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312270A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Pressrue-contact type semiconductor control unit |
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
-
1984
- 1984-06-20 JP JP59125258A patent/JPH065685B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312270A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Pressrue-contact type semiconductor control unit |
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279669A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置 |
| US5047836A (en) * | 1987-12-03 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Temperature compensating contact to avoid misregistration |
| JPH03222365A (ja) * | 1990-01-26 | 1991-10-01 | Toshiba Corp | 半導体装置 |
| US6864515B2 (en) | 2003-02-25 | 2005-03-08 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device having dummy segment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065685B2 (ja) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| JPH081914B2 (ja) | 圧接型半導体装置 | |
| JPS5929143B2 (ja) | 電力用半導体装置 | |
| JP3848479B2 (ja) | パワー半導体デバイスの製造方法 | |
| JPS615533A (ja) | 加圧接触形半導体装置 | |
| JPS60150670A (ja) | 半導体装置 | |
| JP4035447B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0245334B2 (ja) | ||
| JPH0142498B2 (ja) | ||
| JP2809419B2 (ja) | ゲートターンオフ半導体素子 | |
| US11742312B2 (en) | Hybrid short circuit failure mode preform for power semiconductor devices | |
| JP3161190B2 (ja) | 平型半導体装置 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JPH07202202A (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JPS6387767A (ja) | 圧接型電力用半導体装置 | |
| JP2604997B2 (ja) | 圧接型半導体装置 | |
| JPS6279668A (ja) | 平形半導体装置 | |
| JPH0328518Y2 (ja) | ||
| JPS61136238A (ja) | 半導体装置 | |
| JP3324317B2 (ja) | 逆導通型半導体スイッチング装置 | |
| JPH0691117B2 (ja) | 圧接型半導体装置 | |
| JPS60214546A (ja) | 半導体装置 | |
| JPH09120971A (ja) | 平型半導体素子 | |
| JPS61129836A (ja) | 圧接型半導体装置 |