JPH065685B2 - 加圧接触形半導体装置 - Google Patents
加圧接触形半導体装置Info
- Publication number
- JPH065685B2 JPH065685B2 JP59125258A JP12525884A JPH065685B2 JP H065685 B2 JPH065685 B2 JP H065685B2 JP 59125258 A JP59125258 A JP 59125258A JP 12525884 A JP12525884 A JP 12525884A JP H065685 B2 JPH065685 B2 JP H065685B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pressure
- layer
- electrode plate
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は加圧接触形半導体装置に係り、特に主電極が圧
接の際の加圧力で変形しないように補強した半導体装置
に関するものである。
接の際の加圧力で変形しないように補強した半導体装置
に関するものである。
トランジスタ、サイリスタ、ゲートターンオフサイリス
タ、静電誘導型のトランジスタあるいはサイリスタで
は、電気伝導、熱伝導のため、半導体基体上の主電極に
対し電極板を加圧接触させることがしばしば行われてい
る。具体的には、半導体基体の１対の主表面に主電極が
設けられ、一方の主表面に制御電極が設けられ、一方の
主表面では電極板を介して主電極に、また他方の主表面
では直接あるいは主表面に設けた半導体基体の支持板を
介して半導体基体をセラミツクシールと共に気密封止す
る役目を持つ外部電極を加圧接触している。電気伝導、
熱伝導を良好に維持するために、２００Kg／cm2程度の
圧力が通常用いられている。しかしながら、ゲートター
ンオフサイリスタ等半導体基体の一主表面に露出された
一導電型の最外層が複数の短冊状部分に分割され、各短
冊状部分に主電極が設けられているものについては、主
電極が制御電極が設けられる部分を除いて半導体基体の
ほぼ全面にわたって設けられているものより、電極板と
主電極の総圧接面積が小さくなるため、主電極に加圧力
が集中する。実使用時の熱サイクルがこの圧接部に加わ
ると、主電極として用いられる軟質金属はクリープ現象
を起し、塑性変形する。この変形によって、各短冊状部
分をほぼ取囲むように最外層と共に一主表面に露出した
隣接層に設けられた制御電極と接触し、制御信号を半導
体基体に加えることが不可能となることがある。また、
変形した時に、電極板と治金的に結合する（ステッキン
グ現象）があつた。
タ、静電誘導型のトランジスタあるいはサイリスタで
は、電気伝導、熱伝導のため、半導体基体上の主電極に
対し電極板を加圧接触させることがしばしば行われてい
る。具体的には、半導体基体の１対の主表面に主電極が
設けられ、一方の主表面に制御電極が設けられ、一方の
主表面では電極板を介して主電極に、また他方の主表面
では直接あるいは主表面に設けた半導体基体の支持板を
介して半導体基体をセラミツクシールと共に気密封止す
る役目を持つ外部電極を加圧接触している。電気伝導、
熱伝導を良好に維持するために、２００Kg／cm2程度の
圧力が通常用いられている。しかしながら、ゲートター
ンオフサイリスタ等半導体基体の一主表面に露出された
一導電型の最外層が複数の短冊状部分に分割され、各短
冊状部分に主電極が設けられているものについては、主
電極が制御電極が設けられる部分を除いて半導体基体の
ほぼ全面にわたって設けられているものより、電極板と
主電極の総圧接面積が小さくなるため、主電極に加圧力
が集中する。実使用時の熱サイクルがこの圧接部に加わ
ると、主電極として用いられる軟質金属はクリープ現象
を起し、塑性変形する。この変形によって、各短冊状部
分をほぼ取囲むように最外層と共に一主表面に露出した
隣接層に設けられた制御電極と接触し、制御信号を半導
体基体に加えることが不可能となることがある。また、
変形した時に、電極板と治金的に結合する（ステッキン
グ現象）があつた。
これに対し、特開昭５３−１２２７０号公報で提案され
ている様に、隣接層上に半導体酸化膜等の絶縁膜を介し
て圧力緩和金属（補助電極）を設け、補助電極と電極板
の圧接面積を大きくすることにより、主電極と電極板の
間の加圧力を緩和することが試みられた。
ている様に、隣接層上に半導体酸化膜等の絶縁膜を介し
て圧力緩和金属（補助電極）を設け、補助電極と電極板
の圧接面積を大きくすることにより、主電極と電極板の
間の加圧力を緩和することが試みられた。
この構造では、確かに主電極と電極板の間の加圧力は緩
和されたものの、半導体基体上の絶縁膜にピンホールが
あると、加圧力で補助電極がピンホールを介して隣接層
と接触し、主電極と制御電極がやはり短絡状態になる問
題があるだけでなく、電極板と補助電極が直接接触して
いるため、実使用時の熱サイクルで補助電極と電極板が
ステッキング現象を起す問題があった。
和されたものの、半導体基体上の絶縁膜にピンホールが
あると、加圧力で補助電極がピンホールを介して隣接層
と接触し、主電極と制御電極がやはり短絡状態になる問
題があるだけでなく、電極板と補助電極が直接接触して
いるため、実使用時の熱サイクルで補助電極と電極板が
ステッキング現象を起す問題があった。
本発明は、主電極と制御電極間で短絡状態になることな
く、又、圧力緩和金属と電極板がステッキング現象を起
すことなく、主電極への加圧力を緩和することができる
加圧接触形半導体装置を提供するにある。
く、又、圧力緩和金属と電極板がステッキング現象を起
すことなく、主電極への加圧力を緩和することができる
加圧接触形半導体装置を提供するにある。
本発明の特徴とするところは、半導体基体上の圧力緩和
金属と対向する位置の電極板に非金属絶縁部材を設け、
非金属絶縁部材と圧力緩和金属を加圧接触させているこ
とにある。
金属と対向する位置の電極板に非金属絶縁部材を設け、
非金属絶縁部材と圧力緩和金属を加圧接触させているこ
とにある。
以下、図面に示した一実施例に従って本発明を説明す
る。
る。
第１図はセンターゲート構造のゲートターンオフサイリ
スタを示し、第２図は第１図の実線円部分を拡大して示
している。
スタを示し、第２図は第１図の実線円部分を拡大して示
している。
両図に示すように、ＰＥＮＢＰＢＮＥ４層構造の円板状
半導体基体１は下側主表面にＰＥ層が露出し、上側主表
面にＰＢ層とＮＥ層が露出している。下側主表面にはタ
ングステン支持板２がアノード電極として低抵抗接触さ
れている。ＮＥ層は短冊状部分に分れ、各短冊状部分は
放電状に同心円上に配置され、それが二重に設けられた
形となっている。各短冊状部分には一主電極としてのア
ルミニウムカソード電極３が低抵抗接触され、各短冊状
部分を取囲んでエッチングにより深下げられたＰＢ層表
面には制御電極としてのアルミニウムゲート電極４が低
抵抗接触されている。半導体基体１の上側主表面は上記
両電極３，４が設けられている部分を除いて、シリコン
酸化膜５が設けられている。上側主表面の周辺には環状
にアルミニウム圧力緩和金属６が設けられている。カソ
ード電極３、圧力緩和金属６にタングステン緩衝電極板
７を介して上銅ポスト８が加圧接触される。電極板７の
圧力緩和金属６に対向する部分には環状セラミツク９が
接着剤１０により固定されている。半導体基体１中央の
ゲート電極４には、セラミツクシール１１から導入され
たゲートリード１２が、銅ポスト８の溝を経て、皿バネ
１３、固定用絶縁部材１４により加圧接触されている。
支持板２には下銅ポスト１５が加圧接触される。加圧力
は上下銅ポスト８，１５間で加えられる。接触面を明ら
かにするため、図面では、接触する部材同志を離して示
している。上下銅ポスト８，１５とセラミツクシール１
１はフランジ１６，１７との溶接により半導体基体１の
気密封止体を構成している。尚、図では、半導体基体１
の横ずれを防止する部材、半導体基体１の表面安定化部
材は省略されている。
半導体基体１は下側主表面にＰＥ層が露出し、上側主表
面にＰＢ層とＮＥ層が露出している。下側主表面にはタ
ングステン支持板２がアノード電極として低抵抗接触さ
れている。ＮＥ層は短冊状部分に分れ、各短冊状部分は
放電状に同心円上に配置され、それが二重に設けられた
形となっている。各短冊状部分には一主電極としてのア
ルミニウムカソード電極３が低抵抗接触され、各短冊状
部分を取囲んでエッチングにより深下げられたＰＢ層表
面には制御電極としてのアルミニウムゲート電極４が低
抵抗接触されている。半導体基体１の上側主表面は上記
両電極３，４が設けられている部分を除いて、シリコン
酸化膜５が設けられている。上側主表面の周辺には環状
にアルミニウム圧力緩和金属６が設けられている。カソ
ード電極３、圧力緩和金属６にタングステン緩衝電極板
７を介して上銅ポスト８が加圧接触される。電極板７の
圧力緩和金属６に対向する部分には環状セラミツク９が
接着剤１０により固定されている。半導体基体１中央の
ゲート電極４には、セラミツクシール１１から導入され
たゲートリード１２が、銅ポスト８の溝を経て、皿バネ
１３、固定用絶縁部材１４により加圧接触されている。
支持板２には下銅ポスト１５が加圧接触される。加圧力
は上下銅ポスト８，１５間で加えられる。接触面を明ら
かにするため、図面では、接触する部材同志を離して示
している。上下銅ポスト８，１５とセラミツクシール１
１はフランジ１６，１７との溶接により半導体基体１の
気密封止体を構成している。尚、図では、半導体基体１
の横ずれを防止する部材、半導体基体１の表面安定化部
材は省略されている。
上下銅ポスト８，１５間に加圧力が加えられた時、セラ
ミツク９が圧力緩和金属６にも当接するので、加圧力の
一部は両部材６，９間でも負担され、その結果、カソー
ド電極３と電極板７間の加圧力の集中は軽減される。カ
ソード電極３とゲート電極４の短絡については、セラミ
ツク９があるので、圧力緩和金属６を半導体基体１に直
接設けてもよい。その場合、カソード電極３と同時に選
択的に設ければ、同じ厚さにすることが可能である。
ミツク９が圧力緩和金属６にも当接するので、加圧力の
一部は両部材６，９間でも負担され、その結果、カソー
ド電極３と電極板７間の加圧力の集中は軽減される。カ
ソード電極３とゲート電極４の短絡については、セラミ
ツク９があるので、圧力緩和金属６を半導体基体１に直
接設けてもよい。その場合、カソード電極３と同時に選
択的に設ければ、同じ厚さにすることが可能である。
当然のことながら、シリコン酸化膜５にピンホールがあ
つたとしても、セラミツク９があるため、カソード電極
３とゲート電極４が圧力緩和金属６を介して短絡状態に
なることはない。さらに、両部材６，９は金属同志の組
合せとなっておらず、従って、ステツキング現象を起さ
ない。半導体基体１等は熱サイクルで膨張収縮を行う
が、電極板７とのステッキング現象がないことにより、
膨張収縮は円滑に行われ、半導体装置としての電気的、
機械的特性に悪影響を及ぼさない。
つたとしても、セラミツク９があるため、カソード電極
３とゲート電極４が圧力緩和金属６を介して短絡状態に
なることはない。さらに、両部材６，９は金属同志の組
合せとなっておらず、従って、ステツキング現象を起さ
ない。半導体基体１等は熱サイクルで膨張収縮を行う
が、電極板７とのステッキング現象がないことにより、
膨張収縮は円滑に行われ、半導体装置としての電気的、
機械的特性に悪影響を及ぼさない。
セラミツク９はガラス、耐圧縮性有機絶縁線材等も使用
できる。
できる。
両部材６，９からなる圧力調整領域は半導体基体１の素
子構造に応じて、任意の位置に設けることができる。
子構造に応じて、任意の位置に設けることができる。
ＮＥ層は多重放射状に配置されている必要はなく、特開
昭５３−１２２７０号公報に示される様に、並べて配置
されても良いし、特公昭５０−３１４３６号公報Ｆｉ
ｇ．１に示される様に円弧状ＮＥ層を同心状に多重に配
置しても良いし、その配置に限定されない。また、櫛歯
状、背骨状になっていても良いし、インボリュートパタ
ーンでも良い。
昭５３−１２２７０号公報に示される様に、並べて配置
されても良いし、特公昭５０−３１４３６号公報Ｆｉ
ｇ．１に示される様に円弧状ＮＥ層を同心状に多重に配
置しても良いし、その配置に限定されない。また、櫛歯
状、背骨状になっていても良いし、インボリュートパタ
ーンでも良い。
本発明は、ゲートターンオフサイリスタに限らず、前記
の各種の微細パターン構造を持つ半導体装置に適用可能
である。
の各種の微細パターン構造を持つ半導体装置に適用可能
である。
以上説明したように、本発明によれば、主電極と制御電
極間で短絡状態となることなく、又圧力緩和金属と電極
板がステッキング現象を起すことなく、主電極への加圧
力を緩和することができる加圧接触形半導体装置を得る
ことができる。
極間で短絡状態となることなく、又圧力緩和金属と電極
板がステッキング現象を起すことなく、主電極への加圧
力を緩和することができる加圧接触形半導体装置を得る
ことができる。
第１図は本発明の一実施例を示すゲートターンオフサイ
リスタの縦断面図、第２図は第１図の要部拡大図であ
る。 １…半導体基体、４…主電極（カソード電極）、 ４…制御電極（ゲート電極）、６…圧力緩和金属、 ７…電極板、９…セラミツク。
リスタの縦断面図、第２図は第１図の要部拡大図であ
る。 １…半導体基体、４…主電極（カソード電極）、 ４…制御電極（ゲート電極）、６…圧力緩和金属、 ７…電極板、９…セラミツク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 行正 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立研究所内 (72)発明者 桜田 修六 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立工場内 (56)参考文献 特開 昭53−12270（ＪＰ，Ａ) 特開 昭56−131955（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体基体の一主表面に複数個の短冊状部
分からなる一方導電型の外側層とそれに隣接して各短冊
状部分を包囲する他方導電型の中間層とが露出し、外側
層の各短冊状部分表面にそれぞれ主電極が設けられ、中
間層表面に各短冊状部分を包囲するように制御電極が設
けられ、中間層表面の最外周側に制御電極から離れて圧
力緩和金属層が設けられ、主電極と圧力緩和金属層とに
電極板が加圧接触するものにおいて、電極板の圧力緩和
金属層と対向する面は電極板に接着されたセラミック材
で形成されていることを特徴とする加圧接触形半導体装
置。 - 【請求項２】特許請求の範囲第１項において、電極板の
圧力緩和金属層と対向する面が他の面より窪み、その窪
み部分にセラミック材が接着されていることを特徴とす
る加圧接触形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125258A JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125258A JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615533A JPS615533A (ja) | 1986-01-11 |
| JPH065685B2 true JPH065685B2 (ja) | 1994-01-19 |
Family
ID=14905641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125258A Expired - Lifetime JPH065685B2 (ja) | 1984-06-20 | 1984-06-20 | 加圧接触形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065685B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279669A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0831488B2 (ja) * | 1987-12-03 | 1996-03-27 | 三菱電機株式会社 | 半導体装置 |
| JP2755761B2 (ja) * | 1990-01-26 | 1998-05-25 | 株式会社東芝 | 半導体装置 |
| JP4471575B2 (ja) | 2003-02-25 | 2010-06-02 | 三菱電機株式会社 | 圧接型半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312270A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Pressrue-contact type semiconductor control unit |
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
-
1984
- 1984-06-20 JP JP59125258A patent/JPH065685B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615533A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| US4587550A (en) | Press-packed semiconductor device with lateral fixing member | |
| JPS5929143B2 (ja) | 電力用半導体装置 | |
| JPH08116007A (ja) | 半導体装置 | |
| JPH065685B2 (ja) | 加圧接触形半導体装置 | |
| JPH0214572A (ja) | 半導体装置 | |
| US7221047B2 (en) | Pressure-contact type semiconductor device | |
| US4156963A (en) | Method for manufacturing a semiconductor device | |
| US4958215A (en) | Press-contact flat type semiconductor device | |
| JPH0245334B2 (ja) | ||
| JPS6197933A (ja) | 全圧接型半導体装置 | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| US5821616A (en) | Power MOS device chip and package assembly | |
| JP3292898B2 (ja) | 圧接型半導体装置 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62269322A (ja) | 電力用半導体装置 | |
| JP2569109B2 (ja) | 圧接型半導体装置 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JPH05218397A (ja) | 圧接型半導体素子 | |
| US5063436A (en) | Pressure-contacted semiconductor component | |
| JP3324317B2 (ja) | 逆導通型半導体スイッチング装置 | |
| JPH0719784B2 (ja) | 平形半導体装置 | |
| JP2501657B2 (ja) | 圧接型半導体装置 | |
| JP2598573B2 (ja) | 圧接型半導体装置 | |
| JP2587450B2 (ja) | 半導体装置の圧接構造 |