JPH11340246A - パワ―半導体デバイスの製造方法 - Google Patents

パワ―半導体デバイスの製造方法

Info

Publication number
JPH11340246A
JPH11340246A JP2592799A JP2592799A JPH11340246A JP H11340246 A JPH11340246 A JP H11340246A JP 2592799 A JP2592799 A JP 2592799A JP 2592799 A JP2592799 A JP 2592799A JP H11340246 A JPH11340246 A JP H11340246A
Authority
JP
Japan
Prior art keywords
substrate
substrates
power semiconductor
semiconductor device
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2592799A
Other languages
English (en)
Other versions
JP3848479B2 (ja
Inventor
Daniel Dr Reznik
レツニク ダニエル
Hans-Joachim Schulze
シュルツェ ハンス−ヨアヒム
Eckhard Wolfgang
ウォルフガング エクハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11340246A publication Critical patent/JPH11340246A/ja
Application granted granted Critical
Publication of JP3848479B2 publication Critical patent/JP3848479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 簡単に実行可能であり、かつ薄い基板の２つ
の互いに向き合っている表面に複雑な半導体構造を製造
するのにも適しているパワー半導体デバイスの製造方法
を提供する。 【解決手段】 第１のステップで導電性にドープされた
半導体材料から成る２つの基板１のそれぞれ１つの表面
に、ドープされた範囲２の構造が作られ、第２のステッ
プで基板が反対側の表面から薄くされ、第３のステップ
でこれらの表面が堅牢にかつ導電性に互いに結合され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２つの互いに向き
合っている表面に構造化を有するパワー半導体デバイ
ス、特に双方向性半導体スイッチの製造方法に関する。
【０００２】
【従来の技術】Ｔ．オグラ等の刊行物“埋め込まれたゲ
ート構造を有する高周波６０００Ｖ二重ゲートＧＴＯ”
（パワー半導体デバイスおよびＩＣに関する１９９０年
国際シンポジウム論文集の第２５２〜２５５頁）には、
基板の２つの互いに向き合っている表面にＧＴＯサイリ
スタを構成するために、ドープされた範囲および接触部
を有する半導体ブリッジが構成されているデバイス構造
が記載されている。米国特許第 5,608,237号明細書に
は、ＩＧＢＴ構造が半導体材料から成る基板の２つの互
いに向かい合う表面に構成されている双方向性半導体ス
イッチが記載されている。このような双方向性ＩＧＢＴ
は追加的な制御電極によりエミッタ効率の制御を可能に
し、またこの仕方で非常に良いスイッチング特性および
導通特性を有するデバイスが実現される。正弦波状の電
源電流を、電源への反作用をわずかに保ちかつ同時に電
源への逆供給の可能性を保って、処理しなければならな
い変換装置（変成器）では、双方向性ＩＧＢＴが有利に
使用可能である。それに適しているマトリックス形変換
装置は９つの双方向性スイッチを含んでおり、これらは
対として逆並列に接続されている１８個の対称に阻止す
るＩＧＢＴにより置換することができる。米国特許第
5,608,237号明細書に記載されているデバイスの簡単な
実現によりここに相当な利点が得られる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、簡単
に実行可能であり、かつ薄い基板の２つの互いに向き合
っている表面に複雑な半導体構造を製造するのにも適し
ているパワー半導体デバイスの製造方法を提供すること
である。
【０００４】
【課題を解決するための手段】この課題は、第１のステ
ップで導電性にドープされた半導体材料から成る２つの
基板（１）のそれぞれ１つの表面に、ドープされた範囲
（２）の構造が作られ、第２のステップで基板が反対側
の表面から薄くされ、第３のステップでこれらの表面が
堅牢にかつ導電性に互いに結合されることにより解決さ
れる。実施態様は従属請求項にあげられている。
【０００５】本発明による製造方法では各々のデバイス
のために、電気伝導を可能にするための基本ドーピング
を施されている半導体材料から成る２つの基板が使用さ
れる。これらの基板のそれぞれ１つの表面にはドーピン
グの通常の方法ステップによってデバイス用に予定され
ている構造の導電範囲が作られる。これらの範囲に別の
半導体層もエピタキシァルに成長させられ、その上に接
触部が被着される。半導体構造が各々の基板に完成され
た後、または少なくともデバイスを両側からさらに加工
することが可能であるまでに完成された後に、基板は構
造化されていない裏面から薄くされる。それはたとえば
研磨またはエッチバックにより行われる。薄くされた基
板の裏側は次いで、好ましくはウェハボンディング法に
より、堅牢にまた導電的に互いに結合される。基本ドー
ピングが存在しているので、それによって両表面の構造
の間に導電性の結合が作られる。こうして特に基板の中
央平面に対して鏡面対称に構成されているデバイスが簡
単な仕方で製造される。特にこうして双方向性の半導体
スイッチが製造される。
【０００６】
【発明の実施の形態】以下、２種類のＩＧＢＴ構造のた
めの製造プロセスの種々のステップの後の断面図で１つ
のデバイスを示す図１および図２により本発明による方
法を一層詳細に説明する。
【０００７】本発明による方法はそれぞれ電気伝導、図
示されている例ではｎ- 形を可能にするための好ましく
は低い基本ドーピングを施されている通常の厚みの基板
１（図１ａおよび図１ｂ）から出発する。この基板の表
面には予定されているデバイス構造が作られる。それ
は、図示されている図１ｂおよび２ｂの例では、接続接
触部３を設けられているＩＧＢＴ構造２である。図１の
実施例ではＩＧＢＴはＤＭＯＳセルテクノロジーで製造
される。図２の実施例では、（トレンチテクノロジーに
より）トレンチによって互いに隔てられているＩＧＢＴ
が製造される。
【０００８】図１ｃおよび２ｃによるすぐ次の方法ステ
ップで基板１が裏面４から薄くされる。これはたとえば
研磨またはエッチングにより行われ得る。１２００Ｖ‐
ＩＧＢＴの例では基板は約１００μｍの厚みにされ、１
７００Ｖ‐ＩＧＢＴの例では基板は約１４０μｍの厚み
にされる。研磨された裏面は必要に応じて、後続のウェ
ハボンディングのプロセスのために十分に平らであるよ
うに磨かれる。
【０００９】類似の仕方で前加工された第２の基板１′
（図１ｄまたは図２ｄ）がその裏面で堅牢に第１の基板
１の裏面に固定される。基板はそのためにたとえばクリ
ーンルーム条件のもとに押し合わされ、また当該材料に
対して知られている適当な圧力および温度条件のもとに
保たれる。その際に重要なことは、既に作成された半導
体構造を損傷することなしに、基板の結合を約３００°
Ｃ〜４００°Ｃ以下（典型的には上限３５０°Ｃ）の比
較的低い温度で行うことが可能であることである。それ
により、２つの互いに向かい合う表面に予定されている
構造化を有する所望の寸法（基本厚み）のデバイスが生
ずるように、ドープされた半導体ウェハが導電的に堅牢
に互いに結合される。こうして元の基板の結合面５が細
い点線により示されている図１ｅまたは２ｅに相応する
デバイスが形成される。
【００１０】この方法により、両面に構造化を有し、基
本ドーピングを施されている基本範囲の比較的薄い厚み
を有し、作動パラメータの特定の範囲内での応用に適し
ているパワー半導体デバイスが製造される。特に、結合
面５に関して鏡面対称なデバイスおよび双方向性半導体
スイッチが製造され得る。たとえば冒頭にあげた刊行物
に記載されているＧＴＯサイリスタの場合に望ましいよ
うに、互いに結合すべき両方の基板に相い異なる構造化
を作るかまたは相い異なるドーピングを行うことが可能
である。本発明による方法の利点は、デバイスが薄く研
磨されるまで標準的プロセスで製造され得るので、追加
的な労力が公知の方法に比べてわずかで済むという事実
にある。基板を薄く研磨するステップは、基板の残され
た厚みが、デバイスの所望の電圧階級に相当し、また従
来通常の方法により製造される両側を構造化されたパワ
ー半導体デバイスの場合よりもはるかに薄くてよい予定
されている基本厚みを与えるように実行され得る。
【図面の簡単な説明】
【図１】ＩＧＢＴ構造のための製造プロセスの種々のス
テップの後のデバイスの断面図。
【図２】他のＩＧＢＴ構造のための製造プロセスの種々
のステップの後のデバイスの断面図。
【符号の説明】
１ 基板 ２ ドープされた範囲 ３ 接続接触部 ４ 裏面 ５ 結合面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５５Ｚ (72)発明者 ハンス−ヨアヒム シュルツェ ドイツ連邦共和国 85521 オットーブル ン オットーシュトラーセ 60エフ (72)発明者 エクハルト ウォルフガング ドイツ連邦共和国 81379 ミュンヘン ムルナウエルシュトラーセ 237

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１のステップで導電性にドープされた
    半導体材料から成る２つの基板（１）のそれぞれ１つの
    表面に、ドープされた範囲（２）の構造が作られ、第２
    のステップで基板が反対側の表面から薄くされ、第３の
    ステップでこれらの表面が堅牢にかつ導電性に互いに結
    合されることを特徴とするパワー半導体デバイスの製造
    方法。
  2. 【請求項２】 第３のステップがウェハボンディングに
    より行われることを特徴とする請求項１記載の方法。
  3. 【請求項３】 第３のステップが３５０°Ｃ以下の温度
    で実行されることを特徴とする請求項２記載の方法。
  4. 【請求項４】 第１のステップでそれぞれ１つまたは複
    数のＩＧＢＴの構造が作られることを特徴とする請求項
    １ないし３の１つに記載の方法。
  5. 【請求項５】 第１のステップでそれぞれ１つまたは複
    数のＧＴＯサイリスタの構造が作られることを特徴とす
    る請求項１ないし３の１つに記載の方法。
JP2592799A 1998-02-03 1999-02-03 パワー半導体デバイスの製造方法 Expired - Fee Related JP3848479B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19804192.6 1998-02-03
DE1998104192 DE19804192A1 (de) 1998-02-03 1998-02-03 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes

Publications (2)

Publication Number Publication Date
JPH11340246A true JPH11340246A (ja) 1999-12-10
JP3848479B2 JP3848479B2 (ja) 2006-11-22

Family

ID=7856500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2592799A Expired - Fee Related JP3848479B2 (ja) 1998-02-03 1999-02-03 パワー半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US6066542A (ja)
EP (1) EP0933807B1 (ja)
JP (1) JP3848479B2 (ja)
KR (1) KR100491211B1 (ja)
DE (2) DE19804192A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2008205512A (ja) * 2008-05-16 2008-09-04 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2009512207A (ja) * 2005-10-14 2009-03-19 エコ・セミコンダクターズ・リミテッド パワー半導体デバイス
JP2009141270A (ja) * 2007-12-10 2009-06-25 Denso Corp 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038306A1 (de) 1998-12-21 2000-06-29 Siemens Aktiengesellschaft Matrixumrichter
US6385619B1 (en) * 1999-01-08 2002-05-07 International Business Machines Corporation Automatic user interest profile generation from structured document access information
US20020042062A1 (en) * 1999-09-24 2002-04-11 Mark Stearns Prostate cancer-related compositions, methods, and kits based on DNA macroarray proteomics platforms
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
US7734632B2 (en) * 2005-10-28 2010-06-08 Disney Enterprises, Inc. System and method for targeted ad delivery
FR2895600A1 (fr) * 2005-12-26 2007-06-29 St Microelectronics Sa Commutateur bidirectionnel a commande hf
FR2899572B1 (fr) * 2006-04-05 2008-09-05 Commissariat Energie Atomique Protection de cavites debouchant sur une face d'un element microstructure
CN101068003B (zh) * 2007-02-13 2010-05-19 江苏威斯特整流器有限公司 一种大功率双向晶闸管的生产方法
CN109004024A (zh) * 2018-07-02 2018-12-14 全球能源互联网研究院有限公司 一种半导体器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985738A (en) * 1978-01-06 1991-01-15 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor switching device
US5111268A (en) * 1981-12-16 1992-05-05 General Electric Company Semiconductor device with improved turn-off capability
JPH01145860A (ja) * 1987-12-02 1989-06-07 Yazaki Corp 両面ゲート型静電誘導サイリスタの製造方法
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
US5183769A (en) * 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JP2750986B2 (ja) * 1992-10-27 1998-05-18 尚茂 玉蟲 分割ゲート型カソード短絡構造を有する絶縁ゲート静電誘導サイリスタ
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
JP2801127B2 (ja) * 1993-07-28 1998-09-21 日本碍子株式会社 半導体装置およびその製造方法
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
JPH0855978A (ja) * 1994-06-09 1996-02-27 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3214987B2 (ja) * 1994-09-05 2001-10-02 日本碍子株式会社 半導体装置およびその製造方法
US5841155A (en) * 1995-02-08 1998-11-24 Ngk Insulators, Ltd. Semiconductor device containing two joined substrates
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
US5541122A (en) * 1995-04-03 1996-07-30 Motorola Inc. Method of fabricating an insulated-gate bipolar transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2009512207A (ja) * 2005-10-14 2009-03-19 エコ・セミコンダクターズ・リミテッド パワー半導体デバイス
JP2009141270A (ja) * 2007-12-10 2009-06-25 Denso Corp 半導体装置
JP2008205512A (ja) * 2008-05-16 2008-09-04 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100491211B1 (ko) 2005-05-25
JP3848479B2 (ja) 2006-11-22
EP0933807A3 (de) 2000-01-26
EP0933807A2 (de) 1999-08-04
KR19990072306A (ko) 1999-09-27
DE59813599D1 (de) 2006-07-27
EP0933807B1 (de) 2006-06-14
US6066542A (en) 2000-05-23
DE19804192A1 (de) 1999-08-12

Similar Documents

Publication Publication Date Title
JP5392959B2 (ja) 半導体デバイスおよび半導体デバイスを形成する方法
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP3848479B2 (ja) パワー半導体デバイスの製造方法
WO2018016029A1 (ja) 半導体装置およびその製造方法
JPH08107049A (ja) 電源装置のウェーハボンディングの方法
JP2962136B2 (ja) 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
JP2004023083A (ja) 圧接型半導体装置
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
JPH02229471A (ja) ターン―オフファシリティをもつ半導体コンポネント
CN117059563A (zh) 半导体器件和用于形成半导体器件的方法
JPH04322471A (ja) Ｍｏｓ型半導体装置およびその製造方法
JP2002100784A (ja) ショットキーバリアダイオードおよび半導体モジュール
JPH08236762A (ja) 逆阻止型半導体装置及びその製造方法
CN112310202A (zh) 功率半导体器件和方法
JP2002319685A (ja) 半導体装置およびその製造方法
JP2809998B2 (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
US5798287A (en) Method for forming a power MOS device chip
JPH0442971A (ja) 半導体装置の製造方法
JP6576777B2 (ja) 半導体装置およびそれを用いる電力変換装置
JPH0533546U (ja) 絶縁ゲート型半導体素子
WO2021049090A1 (ja) 半導体装置および電力変換装置
JP2004349383A (ja) 高耐圧半導体装置
JPS615533A (ja) 加圧接触形半導体装置
JPH08125181A (ja) 半導体装置
JPH04297071A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees