CN117059563A - 半导体器件和用于形成半导体器件的方法 - Google Patents

半导体器件和用于形成半导体器件的方法 Download PDF

Info

Publication number
CN117059563A
CN117059563A CN202311166498.4A CN202311166498A CN117059563A CN 117059563 A CN117059563 A CN 117059563A CN 202311166498 A CN202311166498 A CN 202311166498A CN 117059563 A CN117059563 A CN 117059563A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
semiconductor device
insulating
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311166498.4A
Other languages
English (en)
Inventor
H·格鲁伯
M·米尔劳尔
M·斯特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN117059563A publication Critical patent/CN117059563A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括半导体衬底，半导体衬底具有第一区域和第二区域。附加地，半导体器件包括绝缘结构，该绝缘结构横向地位于半导体衬底中的第一区域与第二区域之间。绝缘结构在半导体衬底中将第一区域与第二区域横向地电绝缘。该半导体器件进一步包括位于半导体衬底的表面处的连接结构。连接结构与绝缘结构的至少一个子结构接触，并且与第一区域和第二区域中的至少一个接触。进一步，连接结构的至少一个子结构具有大于1×103Ωm且小于1×1012Ωm的电阻率。

Description

半导体器件和用于形成半导体器件的方法
本申请是申请日为2018年01月26日、申请号为201810079450.2、发明名称为“半导体器件和用于形成半导体器件的方法”的申请的分案申请。
技术领域
实施例涉及用于半导体器件中的电绝缘的概念，并且具体涉及半导体器件和用于形成半导体器件的方法。
背景技术
半导体器件可以包括具有彼此电绝缘的若干个区域的半导体衬底。可能存在改善该区域的电绝缘性的期望。
发明内容
可能存在提供用于具有改善电绝缘性的半导体器件的概念的需求。
这样的需求可以通过权利要求的主题来满足。
一些实施例涉及一种半导体器件。该半导体器件包括半导体衬底，该半导体衬底包括第一区域和第二区域。附加地，半导体器件包括绝缘结构，该绝缘结构横向地位于半导体衬底中的第一区域与第二区域之间。绝缘结构在半导体衬底中将第一区域与第二区域横向地电绝缘。该半导体器件进一步包括位于半导体衬底的表面处的连接结构。连接结构与绝缘结构的至少一个子结构接触，并且与第一区域和第二区域中的至少一个接触。附加地，连接结构的至少一个子结构具有大于1×103Ωm且小于1×1012Ωm的电阻率。
一些实施例涉及用于形成半导体器件的方法。该方法包括形成绝缘结构，该绝缘结构横向地位于半导体衬底中的半导体衬底的第一区域与第二区域之间。绝缘结构在半导体衬底中将第一区域与第二区域横向地电绝缘。附加地，该方法包括形成连接结构，该连接结构位于半导体衬底的表面处。该连接结构与该绝缘结构的至少一个子结构接触，以及与第一区域和第二区域中的至少一个接触。进一步，该连接结构的至少一个子结构具有大于1×103Ωm且小于1×1012Ωm的电阻率。
附图说明
装置和/或方法的一些示例将在下面仅作为示例并参考附图来描述，其中
图1示出了半导体器件的一部分的示意性截面图；
图2示出了另一半导体器件的一部分的示意性顶视图；
图3示出了另一半导体器件的一部分的示意性透视图；
图4示出了另一半导体器件的一部分的示意性截面图；
图5示出了另一半导体器件的一部分的示意性截面图；
图6示出了另一半导体器件的一部分的示意性透视图；
图7示出了另一半导体器件的一部分的示意性截面图；
图8示出了另一半导体器件的一部分的示意性截面图；
图9示出了另一半导体器件的一部分的示意性框图；以及
图10示出了一种用于形成半导体器件的方法的流程图。
具体实施方式
现在将参照附图更全面地描述各种示例，其中图示了一些示例。在附图中，为了清楚起见，线的厚度、层和/或区域可能被夸大。
因此，虽然进一步的示例能够有各种修改和备选形式，但是它的一些特别示例在附图中示出并且随后将被详细描述。然而，该详细描述不限于所描述的特别形式的另外示例。另外示例可以涵盖落入本公开的范围内的所有修改、等同和备选方案。贯穿附图的描述，相同附图标记指代相同或相似的元件，当提供相同或类似的功能时，它可以完全相同或以修改的形式实施。
应理解，当元件被称为“连接”或“耦合”到另一元件时，该元件可以直接连接或耦合或者经由一个或多个中介元件连接或耦合。如果使用“或”来组合两个元素A和B，则应理解为公开了所有可能的组合，即仅A、仅B以及A和B。对于相同组合的备选措辞是“A和B中的至少一个”。这同样适用于多于2个元素的组合。
本文为了描述特别示例而使用的术语不旨在限制另外示例。无论何时使用诸如“一”、“一个”和“该”的单数形式，并且仅使用单个元件既不明确地也不隐含地被定义为强制性的，另外示例还可以使用多个元件来实施相同的功能。类似地，当功能随后被描述为使用多个元件来实施时，另外示例可以使用单个元件或处理实体来实施相同的功能。将进一步理解的是，术语“包括”、“包括……”、“包含”和/或“包含……”在使用时指定存在所陈述的特征、整体、步骤、操作、过程、动作、元件和/或组件，但并不排除存在或添加一个或多个其他特征、整体、步骤、操作、过程、动作、元件、组件和/或它的任何组。
除非另外定义，所有术语(包括技术术语和科学术语)在本文中均以其示例所属领域的普通含义使用。
图1示出了半导体器件100的一部分的示意性截面图。半导体器件100包括半导体衬底100，该半导体衬底100包括第一区域120和第二区域130。附加地，半导体器件100包括绝缘结构140，横向地位于在半导体衬底110的第一区域120与第二区域130之间。绝缘结构140在半导体衬底110中将第一区域120与第二区域130横向地电绝缘。半导体器件100进一步包括连接结构150，该连接结构150位于半导体衬底110的表面。连接结构150与绝缘结构140的至少一个子结构接触，以及与第一区域120和第二区域130中的至少一个接触。进一步，连接结构150的至少一个子结构具有的电阻率大于1×103Ωm(或者大于1×104Ωm、大于1×105Ωm、或大于1×106Ωm)并且小于1×1012Ωm(或小于1×1011Ωm、小于1×1010Ωm、小于1×109Ωm、或者小于1×108Ωm)。
在半导体器件100的操作期间，第一区域120和第二区域130可以处于不同的电位。通过将绝缘结构140的至少子结构经由连接结构150电连接到第一区域120和第二区域中的至少一个，可以有效地控制绝缘结构140的电位。以此方式，可以有效地控制绝缘结构140与第一区域120之间的电位差和/或绝缘结构140与第二区域130之间的电位差。由此，绝缘结构140的横向击穿电压可以增加。以此方式，可以改善第一区域120与第二区域130的横向电绝缘，并且由此改善半导体器件100的电绝缘。
例如，连接结构150可以由具有电阻率大于1×103Ωm(或大于1×104Ωm、大于1×105Ωm、或大于1×106Ωm)并且小于1×1012Ωm(或小于1×1011Ωm、小于1×1010Ωm、小于1×109Ωm或小于1×108Ωm)的单个结构或元件形成。备选地，连接结构150可以包括多个子结构(例如，包括不同材料的层或元件)，其中，至少一个子结构具有的电阻率大于1×103Ωm(或者大于1×104Ωm、大于1×105Ωm、或者大于1×106Ωm)并且小于1×1012Ωm(或小于1×1011Ωm、小于1×1010Ωm、小于1×109Ωm或小于1×108Ωm)。
例如，连接结构150的子结构可以位于邻近于绝缘结构140的子结构(并且由此与绝缘结构140的子结构接触)，并且邻近于第一区域120和第二区域130中的至少一个(并且由此与第一区域120和第二区域130中的至少一个接触)。备选地，连接结构150可以包括导电部分，该导电部分位于连接结构150的子结构与绝缘结构140的子结构之间的导传部分和/或第一区域120和第二区域130中的至少一个。例如，连接结构150的导电部分可以包括：第一过孔，该第一过孔从连接结构150的子结构延伸(例如通过位于半导体衬底110的表面处的绝缘层)到绝缘结构140的子结构；第二过孔，该第二过孔从连接结构150的子结构延伸(例如通过位于半导体衬底110的表面处的绝缘层)到第一区域120；和/或第三过孔，该第三过孔从连接结构150的子结构延伸(例如，通过位于半导体衬底110的表面处的绝缘层)到第二区域130。连接结构150的导电部分的电阻率可以例如小于连接结构150的子结构的电阻率。例如，连接结构150的导电部分可以包括铝、铜、钨和/或多晶硅和/或铝、铜、钨和/或多晶硅的合金。
例如，连接结构150可以单独包括具有的电阻率小于1×1012Ωm(或小于1×1011Ωm、小于1×1010Ωm、小于1×109Ωm或小于1×108Ωm)的材料。以此方式，可以减少通过连接结构150的电流。由此，可以改善第一区域120与第二区域130的电绝缘并且由此改善半导体器件100的电绝缘。
例如，连接结构150可以包括高欧姆但不是(完全)电绝缘的材料。高欧姆但不是(完全)电绝缘材料可以连接到绝缘结构140的至少子结构。因此，整个绝缘结构140的电位可以被固定。
例如，半导体衬底110的第一区域120可以是半导体衬底110的半导体材料区域，用于在第一电压域中实施电元件结构(例如晶体管和/或二极管)。例如，半导体衬底110的第二区域130可以是半导体衬底110的半导体材料区域，用于在第二电压域中实施电元件结构(例如晶体管和/或二极管)。
例如，绝缘结构140可以将第一区域120与第二区域130横向分离。例如，绝缘结构140可以从半导体衬底110的表面垂直延伸进入半导体衬底110。例如，绝缘结构140可以包括电绝缘材料，该电绝缘材料具有的电阻率大于连接结构150或者连接结构150的子结构的电阻率(例如，大于200％、大于500％或大于1000％)。绝缘结构140可以包括例如氧化硅(SiO2)。例如，半导体衬底110的表面可以是半导体衬底110的前侧表面。
例如，至少连接结构150的子结构可以是金属氧化物结构、金属氮化物结构、金刚石结构、类金刚石结构、类金刚石碳结构、碳化硅结构、类碳化硅结构、氢化碳化硅结构、氧化硅结构和氮化硅结构中的至少一种。金属氧化物结构、金属氮化物结构、金刚石结构、类金刚石结构、类金刚石碳结构、碳化硅结构、类碳化硅结构、氢化碳化硅结构、氧化硅结构或氮化硅结构可以通过在半导体衬底110的表面沉积金属氧化物层、金属氮化物层、金刚石层、类金刚石层、类金刚石碳(DLC)层、碳化硅层、类碳化硅层、氢化碳化硅层、氧化硅层或氮化硅层来形成，并且例如通过构建沉积的金属氧化物层、沉积的金属氮化物层、沉积的金刚石层、沉积的类金刚石层、沉积的类金刚石碳(DLC)层、沉积的碳化硅层、沉积的类碳化硅层、沉积的氢化碳化硅层、沉积的氧化硅层或沉积的氮化硅层来形成。例如，连接结构150可以是金属氧化物结构、金属氮化物结构、金刚石结构、类金刚石结构、类金刚石碳结构、碳化硅结构、类碳化硅结构、氢化碳化硅结构、氧化硅结构和氮化硅结构中的至少一个。金属氧化物结构、金属氮化物结构、金刚石结构、类金刚石结构、类金刚石碳结构、碳化硅结构、类碳化硅结构、氢化碳化硅结构、氧化硅结构或氮化硅结构可以是例如掺杂(例如，p掺杂或n掺杂)结构、未掺杂结构、氢处理结构或氮处理结构。
例如，连接结构150可以与半导体衬底110的第一区域120和半导体衬底110的第二区域130接触。以此方式，绝缘结构140的子结构与第一区域120之间的电位差以及绝缘结构140的子结构与第二区域130之间的电位差可被有效地控制。由此，绝缘结构140的横向击穿电压可以增加。以此方式，可以改善第一区域120与第二区域130的电绝缘并且由此改善半导体器件100的电绝缘。例如，连接结构150的子结构可位于邻近于绝缘结构140的部分、邻近于第一区域120并且邻近于第二区域130。备选地，连接结构150的导电部分(例如过孔)可以位于邻近于绝缘结构140部分、邻近于第一区域120并且邻近于第二区域130。
备选地，半导体器件100可以包括与第一区域120和绝缘结构140的子结构接触的第一连接结构150以及与第二区域130和绝缘结构140的子结构接触的第二连接结构150。
例如，连接结构150可以直接在半导体衬底110的表面处形成的(泄露介电)层。以此方式，连接结构150可以更加成本有效地形成。例如，(泄露介电)层可以从半导体衬底110的第一区域120横向地延伸到绝缘结构140或从绝缘结构140延伸到半导体衬底110的第二区域130。备选地，(泄露介电)层可以从半导体衬底110的第一区域120经由绝缘结构140横向地延伸到半导体衬底110的第二区域130。
例如，绝缘结构140的子结构可以通过中间电位区域来实施，该中间电位区域包括导电材料和半导体材料中的至少一个。以此方式，可以更有效地控制绝缘结构140的电位。例如，在半导体器件100的操作期间，至少一个中间电位区域可以处于第一区域120的电位与第二区域130的电位之间的电位。至少一个中间电位区域可以例如包括铝、铜、钨、多晶硅、硅、碳化硅、砷化镓和/或氮化镓。
例如，绝缘结构140可以包括从半导体衬底110的表面延伸进入半导体衬底110的第一沟槽。绝缘结构140的子结构可以包括位于第一沟槽内的中间电位区域。进一步，绝缘材料可以被布置在第一沟槽的壁与中间电位区域之间。附加地，中间电位区域可以与连接结构150的子结构接触。以此方式，可以提供成本有效地绝缘结构140。例如，绝缘材料可以是氧化硅。例如，可以通过在第一沟槽内沉积电传导电材料(例如，铝、铜、钨或多晶硅)来形成中间电位区域。例如，绝缘材料可以将位于第一沟槽内的中间电位区域与第一沟槽内的半导体材料电绝缘。
例如，绝缘结构可以包括从半导体衬底110的表面延伸进入半导体衬底110中的第一沟槽和第二沟槽。第一沟槽和第二沟槽每个均可以至少部分地填充有绝缘材料。附加地，第一沟槽可以将半导体衬底110的第三区域横向地与半导体衬底110的第一区域120电绝缘。此外，第二沟槽可以将半导体衬底110的第三区域与半导体衬底110的第二区域130横向地电绝缘。附加地，绝缘结构140的子结构可以通过半导体衬底110的第三区域实施。以此方式，可以通过利用现存的沟槽(例如第二沟槽)来提供成本更有效地绝缘结构140。例如，绝缘材料可以是氧化硅。例如，半导体衬底110的第三区域可以是半导体衬底110的半导体材料区域。
例如，可以在第一沟槽和第二沟槽内形成中间电位区域。例如，可以通过在第一沟槽和第二沟槽内沉积导电材料(例如铝、铜、钨或多晶硅)来形成中间电位区域。例如，绝缘材料可以将在第一沟槽或第二沟槽内形成的中间电位区域与在第一沟槽或第二沟槽内的半导体材料电绝缘。例如，位于第一沟槽和第二沟槽内的中间电位区域可以与连接结构150接触。
例如，半导体器件100进一步可以包括位于邻近于连接结构150的介电结构，并且将连接结构150与半导体器件100的其他导线结构电绝缘。连接结构150的子结构的电阻率可以小于介电结构的电阻率的10％(或小于1％或小于0.1％)。例如，介电结构可以例如通过半导体器件100的导线层堆的一个或多个介电层来实施。例如，介电结构可以根据氧化硅和硼磷硅酸盐玻璃(BPSG)中的至少一个来形成。例如，可以通过在半导体衬底110的表面以及连接结构150的表面上沉积氧化硅层和/或硼磷硅酸盐玻璃层来形成介电结构。
例如，半导体器件可以进一步包括位于半导体衬底110内的掩埋绝缘层。掩埋绝缘层可以将第一区域120和第二区域130中的至少一个与半导体衬底110的块体垂直地电绝缘。以此方式，可以改善第一区域120与第二区域130的电绝缘。例如，掩埋绝缘层可以被嵌入在半导体衬底110中。例如，掩埋绝缘层可以定位为邻近于第一区域120、第二区域130和/或绝缘结构140。例如，从掩埋绝缘层到半导体衬底110的表面(例如，到半导体衬底110的前侧表面)的垂直距离可以大于1μm(或大于10μm或大于100μm)。例如，从掩埋绝缘层到半导体衬底110的后侧表面的垂直距离可以大于1μm(或者大于10μm或大于100μm)。
备选地，半导体器件可以进一步包括位于半导体衬底110的后侧的绝缘层。例如，掩埋绝缘层的横向尺寸(例如，最大横向尺寸)可以等于或大于半导体衬底110的横向尺寸(例如，最大横向尺寸)95％。
例如，掩埋绝缘层或后侧绝缘层可以包括氧化硅和氮化铝中的至少一个。
例如，绝缘结构140可以从半导体衬底110的表面垂直延伸到掩埋绝缘层或者后侧绝缘层。以此方式，可以进一步改善第一区域120与第二区域130的电绝缘。
例如，绝缘结构140可以横向地围绕半导体衬底110的第一区域120。以此方式，可以在半导体衬底110内的任何点处形成第一区域120。例如，第一沟槽和/或第二沟槽可以横向地围绕半导体衬底110的第一区域120。例如，半导体衬底110的第一区域120和/或绝缘结构140可以横向地具有环形或矩形形状。例如，半导体衬底110的第二区域130可以横向地围绕半导体衬底110的第一区域120。例如，半导体衬底110的第二区域130可以横向地围绕绝缘结构140。
例如，半导体衬底110可以是绝缘体上半导体衬底。例如，绝缘体上半导体衬底的半导体材料可以是硅(Si)、碳化硅(SiC)、砷化镓(GaAS)或氮化镓(GaN)。例如，半导体衬底110可以是绝缘体上硅(SOI)衬底。备选地，半导体衬底110的半导体材料可以是基于硅的衬底、基于碳化硅的衬底、基于砷化镓的衬底或者基于氮化镓的衬底。例如，半导体衬底110可以是半导体晶片或半导体裸片。
例如，第一电元件结构可以至少部分地位于半导体衬底110的第一区域120内。第二电元件结构可以至少部分地位于半导体衬底110的第二区域130内。此外，第一电元件结构和第二电元件结构可以经由巨磁阻耦合器结构连接。例如，第一电元件结构可以是晶体管结构(例如，场效应晶体管(FET)或绝缘栅双极晶体管(IGBT))或二极管结构，并且可以形成第一电子电路的一部分。例如，第二电元件结构可以包括晶体管(例如，场效应晶体管(FET)或绝缘栅双极晶体管(IGBT))或二极管结构，并且可以形成第二电子电路的一部分。例如，巨磁电阻(GMR)耦合器结构可以包括螺旋GMR发射器和GMR接收器。例如，半导体器件100可以是驱动器集成电路(IC)。
例如，半导体衬底110的第一区域120可以与半导体衬底110的第二区域130流电绝缘。以此方式，可以避免在第一电元件结构与第二电元件结构之间的电流流动。例如，能量和/或信息可以通过电容、感应或电磁波或通过光学或声学手段在第一电元件结构与第二电元件结构之间交换。
例如，第一电元件结构的击穿电压和/或第二电元件结构的击穿电压可以大于10V。例如，半导体器件100可以是包括不同电压域的功率半导体器件或半导体器件。功率半导体器件或功率半导体器件的电元件结构(例如，第一电元件结构或第二电元件结构)可具有击穿电压或阻断电压为多于10V的(例如10V、20V或50V的击穿电压)、多于100V(例如200V、300V、400V或500V的击穿电压)、多于500V(例如600V、700V、800V或1000V的击穿电压)或多于1000V(例如1200V、1500V、1700V、2000V、3300V或6500V的击穿电压)。
例如，可以向半导体衬底110的第一区域120和半导体衬底110的第二区域130提供不同的电压。以此方式，第一电元件结构和第二电元件结构可以以不同的电压域操作。例如，电压可以由连接到半导体器件100的外部控制电路提供。备选地，半导体器件100可以包括用于提供电压的控制电路。例如，控制电路可以在半导体衬底110处实施。
例如，可以向半导体衬底110的第一区域120提供第一电压，并且可以向半导体衬底110的第二区域130提供第二电压。第一电压与第二电压之间的差可以大于10V(或大于100V或大于1kV)。
例如，第一电元件结构和第二电元件结构可以在不同的接地电位处操作。例如，第一电元件结构的接地电位与第二电元件结构的接地电位之间的差可以大于100V(或者大于250V、大于500V、或者大于1kV)并且小于6kV(或小于5kV或小于2kV)。例如，第一电元件结构的接地电位与第二电元件结构的接地电位之间的差可以是1200V。
例如，可以测量垂直于半导体衬底110的前侧表面的垂直方向或垂直尺寸，并且可以测量平行于半导体衬底110的前侧表面的横向方向或横向尺寸。半导体衬底110的前侧或前侧表面可以是用于实施比在半导体衬底110的后侧更精密和复杂的结构的一侧，因为如果结构已经在半导体衬底110的一侧形成，则过程参数(例如温度)和处理可能对后侧限制。
图2示出了另一半导体器件200的一部分的示意性顶视图。半导体器件200的实施方式可以类似于结合图1描述的半导体器件的实施方式。半导体器件100包括半导体衬底的第二区域130和半导体衬底的四个第一区域120。第一区域120每个通过相应的绝缘结构140与第二区域130横向电绝缘。第一区域120-1可以处于第一电位(例如电位1)，并且第二区域130可以处于第二单位(例如电位2)。绝缘结构140-1围绕第一区域120-1。例如，绝缘结构140-1可以包括一个沟槽或一个深沟槽绝缘(DTI)结构。例如，绝缘结构140-1可以包括一个DTI环。例如，绝缘结构140-1可以具有(横向)击穿电压(VBD)。附加地，绝缘结构140-2围绕第一区域120-2。例如，绝缘结构140-2可以包括两个沟槽或两个DTI结构。例如，绝缘结构140-2可以包括两个同心DTI环。例如，绝缘结构140-2的(横向)击穿电压可以是(大约)绝缘结构140-1的(横向)击穿电压的两倍。此外，绝缘结构140-3围绕第一区域120-3。例如，绝缘结构140-3可以包括三个沟槽或三个DTI结构。例如，绝缘结构140-3可以包括三个同心DTI环。例如，绝缘结构140-3的(横向)击穿电压可以是(大约)绝缘结构140-1的(横向)击穿电压的三倍。附加地，绝缘结构140-4围绕第一区域120-4。例如，绝缘结构140-4可以包括n个沟槽或n个DTI结构。例如，绝缘结构140-4可以包括n个同心DTI环。例如，绝缘结构140-4的(横向)击穿电压可以是(大约)绝缘结构140-1的(横向)击穿电压n倍。图2可以示出在中间制造步骤之后的半导体器件200。在稍后的制造步骤中，连接结构150可以被添加到半导体器件200。
图2显示了通过使用同心沟槽环缩放的一个电压示例。例如，可以引入可以漂浮的一些区域(例如绝缘结构140的DTI结构之间的硅岛和/或绝缘结构140的DTI结构的多晶硅填充物)。可能期望控制浮动区域(例如浮动区)的电位。
例如，半导体器件200可以具有高电压(HV)绝缘(例如达到一些kV)。作为绝缘方案，可以使用连结绝缘或介电特征(例如厚电介质)或者甚至两者的混合。例如，半导体器件200可以形成或者可以是栅极驱动器芯片的元件，以利用由单个芯片来控制多个功率器件，该单个芯片因此可以包括具有HV能力芯片上的几个区域。为了限定半导体衬底110(例如晶片)的HV或HC能力区域，例如可以提供垂直和横向方向上的介电绝缘。朝向横向(例如朝向横向方向)，这可以例如用绝缘体上硅(SOI)技术来实施。例如，掩埋氧化物(BOX)厚度可以由裸片的期望电压能力来限定。例如，横向绝缘可以通过单个沟槽或多个沟槽(例如，利用已经现存的沟槽，能够小于期望的HV)来实施。例如，可以通过堆叠DTI结构来引入HV能力的缩放，以达到期望的要求。
结合上文或下文描述的实施例来提及更多细节和方面。图2中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或上文(例如图1)或下文(例如图3至图10)所描述的一个或多个实施例提及的一个或多个方面。
图3示出另一半导体器件300的一部分的示意性透视图。半导体器件300的实施方式可以类似于结合图1描述的半导体器件的实施方式。半导体器件300包括半导体衬底110，具有第一区域120和第二区域130。半导体衬底110进一步包括掩埋绝缘层310。此外，半导体器件300包括第一沟槽320和第二沟槽330。半导体衬底110的第三区域340位于第一沟槽320与第二沟槽330之间。第一沟槽320、第二沟槽330和第三区域340形成绝缘结构140。附加地，第三区域340可以形成中间电位区域(例如绝缘/浮动区域)。例如，第三区域340可以包括硅。第一沟槽320包括绝缘材料321和导电材料322(例如，第一沟槽320的多晶硅填充物)。导电材料322可以形成中间电位区域(例如绝缘/浮动区域)。附加地，第二沟槽330包括绝缘材料331和导电材料332(例如，第二沟槽330的多晶硅填充物)。导电材料332可以形成中间电位区域(例如绝缘/浮动区域)。此外，第一沟槽320和第二沟槽330的每个均可以形成横向围绕第一区域120的沟槽环。图3可以示出在中间制造步骤之后的半导体器件300。在稍后的制造步骤中，可以将连接结构150添加到半导体器件300。
图3示出了具有两个沟槽环的示例。例如，沟槽环可以限定包括硅和/或多晶硅填充物的绝缘/浮动区域。
结合上文或下文描述的实施例来提及更多细节和方面。图3中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1和图2)或下文(例如图4至图10)所描述的一个或多个实施例提及的一个或多个方面。
图4示出了另一半导体器件400的一部分的示意性截面图。半导体器件400的实施方式可以类似于结合图1所描述的半导体器件的实施方式。半导体器件400包括半导体衬底110，具有第一区域120、第二区域130和第三区域340。例如，半导体衬底110和/或第二区域130可以包括硅。半导体衬底110进一步包括掩埋绝缘层310。例如，掩埋绝缘层310包括氧化物(例如氧化硅)或氮化铝。例如，掩埋绝缘层310可以是掩埋电介质。此外，半导体器件400包括第一沟槽320和第二沟槽330。第一沟槽320、第二沟槽330和第三区域340形成绝缘结构140。第二区域130、第三区域340、第一沟槽和第二沟槽330横向地围绕第一区域120。此外，第一沟槽320包括绝缘材料321(例如电介质或氧化物)和导电材料322(例如，第一沟槽320的传导填充物或多晶硅填充物)。附加地，第二沟槽330包括绝缘材料331(例如电介质或氧化物)和导电材料332(例如，第二沟槽330的传导填充物或多晶硅填充物)。例如，第三区域340、导电材料322和导电材料332可以形成中间电位区域(例如浮动区域)。例如，第一区域120可以处在第一电位(例如电位2)，并且第二区域130可以处在第二电位(例如电位1)。图4可以示出在中间制造步骤之后的半导体器件400。在稍后的制造步骤中，可以将连接结构150添加到半导体器件400。
图4示出了具有两个沟槽环的示例。施加(例如到绝缘结构140)的电压V可以由第二电位与第一电位之间的差给出：V＝电位1-电位2。
结合上文或下文描述的实施例来提及更多细节和方面。图4中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图3)或下文(例如图5至图10)所描述的一个或多个实施例提及的一个或多个方面。
图5示出了另一半导体器件500的一部分的示意性截面图。半导体器件500的实施方式可以类似于结合图1所描述的半导体器件的实施方式。半导体器件500包括半导体衬底110，具有第一区域120、第二区域130和第三区域340。例如，半导体衬底110和/或第二区域130可以包括硅。半导体衬底110进一步包括掩埋绝缘层310。例如，掩埋绝缘层310包括氧化物(例如氧化硅)或氮化铝。例如，掩埋绝缘层310可以是掩埋电介质。进一步，半导体器件500包括第一沟槽320和第二沟槽330。第一沟槽320、第二沟槽330和第三区域340形成绝缘结构140。此外，第一沟槽320包括绝缘材料321和导电材料322。附加地，第二沟槽330包括绝缘材料331和导电材料332。半导体器件500进一步包括连接结构150(例如DLC层)。连接结构150与第一区域120、第一沟槽320内的导电材料322、第三区域340、第二沟槽330内的导电材料332以及第二区域320电连接。例如，第一区域120可以处在第一电位(例如电位2)，并且第二区域130可以处在第二电位(例如电位1)。电流可以(例如归因于第一区域120和第二区域130的不同电位)从第一区域120流到第一沟槽320内的导电材料322、流到第三区域340、流到第二沟槽330内的导电材料332、并且经由如箭头510所指示的连接结构150流到第二区域320。附加地，半导体器件500包括介电结构520，该介电结构520定位为邻近于第一区域120、第二区域130和连接结构150。例如，介电结构520可以包括氧化物(例如氧化硅)、硼磷硅酸盐玻璃和/或线后端(BEOL)电介质。电流可以(例如，归因于第一区域120和第二区域130的不同电位)从第一区域120经由如箭头530所指示的介电结构520流动到第二区域130。例如，通过介电结构520的电流幅度可以小于通过连接结构140的电流的幅度。例如，连接结构150的泄漏(例如，泄漏I高)可以大于介电结构520的泄漏(例如，泄漏I低)。
图5示出了一个实施泄漏增加的层的示例，这可以限定电位。例如，与介电结构520(例如BPSG或BEOL的氧化物)相比，连接结构150可能具有增加的泄漏。连接结构150可以包括氮化物(例如氮化硅)和/或类金刚石碳(DLC)。
例如，为了在限定的电位钳位中间电位区域或浮动区域，可以在第一沟槽320和第二沟槽330之上(例如高电压(HV)沟槽之上)引入连接结构150(例如，泄漏介电层)。由连接结构150(例如层)引入的泄漏电流可以高于任何周围的电介质(例如任何周围电介质的泄漏电流)，因此它可以限定电位。
例如，对于连接结构150类金刚石碳(DLC)以及氢化碳化硅(SiC-H)以及氮化硅(Si3N4)，或者可以使用具有比氧化硅(SiO2)更大或增加的泄漏电流的任何层)。
结合上文或下文描述的实施例来提及更多细节和方面。图5中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图4)或下文(例如图6至图10)所描述的一个或多个实施例提及的一个或多个方面。
图6示出了另一半导体器件600的一部分的示意性透视图。半导体器件600的实施方式可以类似于结合图3描述的半导体器件的实施方式。半导体器件600与结合图3所描述的半导体器件的不同之处在于连接结构150(例如DLC或DLC层)。连接结构150位于半导体衬底110的表面(例如前侧表面处)，并且覆盖半导体衬底110的表面部分。由此，连接结构150与第一区域120、第二区域130、第三区域340、第一沟槽320和第二沟槽330接触。例如，第三区域340、第一沟槽320内的导电材料322和第二沟槽330内的导电材料332可以形成中间电位区域。例如，连接结构150可以是类金刚石碳(DLC)层。
图6示出了具有DLC层(例如连接结构150)的示例。例如，浮动区域(例如中间电位区域)可以电阻式耦合到施加的电位。
结合上文或下文描述的实施例来提及更多细节和方面。图6中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图5)或下文(例如图7至图10)所描述的一个或多个实施例提及的一个或多个方面。
图7示出了另一半导体器件700的一部分的示意性截面图。半导体器件700的实施方式可以类似于结合图4描述的半导体器件的实施方式。半导体器件700与结合图4所描述的半导体器件的不同之处在于连接结构150(例如DLC层)。连接结构150位于半导体衬底110的表面(例如前侧表面)，并且覆盖半导体衬底110的表面部分。由此，连接结构150与第一区域120、第二区域130-1、第三区域340-1、第一沟槽320-1和第二沟槽330-1接触。例如，第三区域340-1、第一沟槽320-1内的导电材料322-1和第二沟槽330-1内的导电材料332-1可以形成中间电位区域。例如，连接结构150可以是类金刚石碳(DLC)层。例如，第一区域120可以处在第一电位(例如电位2)，并且第二区域130可以处在第二电位(例如电位1)。
图7示出了一种具有DLC层的示例(例如连接结构150)。施加(例如到绝缘结构140)的电压V可以由第二电位与第一电位之间的差给出：V＝电位1-电位2。
结合上文或下文描述的实施例来提及更多细节和方面。图7中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图6)或下文(例如图8至图10)所描述的一个或多个实施例提及一个或多个方面。
图8示出了另一半导体器件800的一部分的示意性截面图。半导体器件800的实施方式可以类似于结合图1所描述的半导体器件的实施方式。半导体器件800包括半导体衬底110，具有第一区域120，两个第二区域130和两个第三区域340。例如，半导体衬底110和/或第二区域130-2可以包括硅。半导体衬底110进一步包括掩埋绝缘层310。例如，掩埋绝缘层310包括氧化物(例如氧化硅)或氮化铝。例如，掩埋绝缘层310可以是掩埋电介质。此外，半导体器件800包括两个第一沟槽320和两个第二沟槽330。第一沟槽320、第二沟槽330和第三区域340形成绝缘结构140。此外，第一沟槽320每个包括绝缘材料321和导电材料322。附加地，第二沟槽330每个均包括绝缘材料331和导电材料332。第一沟槽120、第二沟槽130和第三区域340可以形成深沟槽绝缘(DTI)结构。
半导体器件500进一步包括两个连接结构150(例如DLC层)。连接结构150-1定位为邻近于第一区域120、第一沟槽320-1、第三区域340-1、第二沟槽330-1和第二区域320-1。此外，连接结构150-1与绝缘材料321-1和第一沟槽320-1内的导电材料322-1接触并且与绝缘材料331-1和第二沟槽330-1内的导电材料332-1接触。连接结构150-2定位为邻近于第一区域120、第一沟槽320-2、第三区域340-2、第二沟槽330-2和第二区域320-2。此外，连接结构150-2与第一沟槽320-2内的导电材料322-2接触并且与第二沟槽330-2内的导电材料332-2接触。连接结构150-2与第一沟槽320-2内的绝缘材料321-2电绝缘，并且与第二沟槽330-2内的绝缘材料331-3通过接触孔810电绝缘。接触孔810可以包括氧化物(例如氧化硅)、硼磷硅酸盐玻璃和/或BEOL电介质。
附加地，半导体器件800包括介电结构520，该介电结构520位于邻近于第一区域120、第二区域130和连接结构150。例如，介电结构520可以包括氧化物(例如氧化硅)、硼磷硅酸盐玻璃和/或BEOL电介质。
图8示出了一个接触版本的示例。例如，连接结构150-1(例如DLC)可以完全接触所有的区域，例如，硅、多晶(例如多晶硅)和DTI结构的氧化物。例如，连接结构150-2(例如DLC)可以仅接触传导区域，例如，硅和多晶(例如多晶硅)(无氧化物接触)。例如，可选地，连接结构150(例如触点)可以在所有表面上是平坦的或由氧化物中的接触孔810限定。
结合上文或下文描述的实施例来提及更多细节和方面。图8中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图7)或下文(例如图9和图10)所描述的一个或多个实施例提及的一个或多个方面。
图9示出了另一半导体器件900的一部分的示意性框图。半导体器件900的实施方式可以类似于结合图1描述的半导体器件的实施方式。半导体器件900包括半导体衬底，具有两个第一区域120和第二区域130。第一区域120与第二区域130通过绝缘结构140横向地电绝缘。附加地，第一区域120通过另一绝缘结构910彼此横向电绝缘。例如，另一绝缘结构910可以类似于绝缘结构140实施。附加地，四个连接结构150位于半导体衬底的表面。连接结构150每个与绝缘结构140的至少一部分接触，并且与第一区域120和第二区域130中的一个接触。可选地，与另一的绝缘体的至少一部分接触并且与两个第一区域120接触的另一连接结构可以设置在半导体衬底的表面处。例如，该另一连接结构可以类似于连接结构150来实施。
包括第一电元件结构的第一电子电路920位于每个第一区域120中。此外，包括第二电元件结构的第二电子电路930位于第二区域130中。例如，第一电子电路920可以与第二电子电路930流电绝缘。附加地，半导体器件900包括两个巨磁阻(GMR)耦合器结构940。第一电子电路920-1经由GMR耦合器结构940-1连接到第二电子电路930，并且第一电子电路920-2经由GMR耦合器结构940-2连接到第二电子电路930。从而，第一电子电路920的第一电元件结构可以经由GMR耦合器结构940连接到第二电子电路930的第二电元件结构。
例如，第一电子电路920的操作可以由第二电子电路930控制。处理器或微控制器可以连接到第二电子电路930和相应的高电压器件或相应的高功率器件(例如，电子马达或功率开关)可以连接到例如第一电子电路920中的每一个。处理器或微控制器可以借助于半导体器件900来控制相应的高电压设备或相应的高功率设备的操作。例如，半导体器件900可以形成或者可以是驱动器设备的元件、栅极驱动器设备或驱动器集成电路(IC)。半导体器件900可以形成或可以是驱动器设备的元件，用于电子马达、电池充电器设备、太阳能逆变器设备、开关模式供电电源(SMPS)、不间断供电电源(UPS)、焊接设备和/或感应烹饪设备。
结合上文或下文描述的实施例来提及更多细节和方面。图9中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或上文(例如图1至图8)或下文(例如图10)所描述的一个或多个实施例提及的一个或多个方面。
图10示出了用于形成半导体器件的方法1000的流程图。该方法包括形成1010绝缘结构140，在半导体衬底110中，该绝缘结构140横向地位于半导体衬底110的第一区域120与第二区域130之间。绝缘结构140在半导体衬底110中将第一区域120与第二区域130横向地电绝缘。附加地，方法1000包括形成1020连接结构150，该连接结构150位于半导体衬底110的表面处。连接结构150与绝缘结构140的至少一个子结构接触，并与第一区域120和第二区域130中的至少一个接触。附加地，连接结构150的至少一个子结构具有的电阻率大于1×103Ωm(或者大于1×104Ωm、大于1×105Ωm、或者大于1×106Ωm)以及小于1×1012Ωm(或者小于1×1011Ωm、小于1×1010Ωm、小于1×109Ωm或者小于1×108Ωm)。
以此方式，半导体器件包括具有改善的横向电绝缘的半导体衬底110，该电绝缘可以形成于半导体衬底110的第一区域120与第二区域130之间。由此，可以形成具有改善的电绝缘的半导体器件。
例如，形成(1010)绝缘结构140，该绝缘结构140可以包括将第一沟槽320蚀刻到半导体衬底100中。例如，蚀刻的第一沟槽320可以至少部分地填充有绝缘材料321(例如氧化硅)和导电材料322(例如多晶硅)。例如，第一沟槽320可以横向地围绕第一区域120。可选地，形成(1010)绝缘结构140可以包括在第一区域120与第二区域130之间的界面处在半导体衬底110中形成多个沟槽。例如，多个沟槽的沟槽可以类似于第一沟槽320来实施。
例如，形成(1020)连接结构150，该连接结构150可以包括在半导体衬底110的表面处沉积类金刚石碳层、氢化碳化硅层或氮化硅层，并且构造沉积的类金刚石碳层、沉积的氢化碳化硅层、或沉积的氮化硅层。
例如，方法1000可以进一步包括将施主半导体衬底键合到基础半导体衬底，并且水平分裂键合的施主半导体衬底以形成半导体衬底110和另一施主衬底。在将施主半导体衬底键合到基础半导体衬底(例如基于硅的衬底)之前，可以在一个或所有的施主半导体衬底的表面形成绝缘层(例如，氧化硅层)。以此方式，可以提供绝缘体上硅衬底作为半导体衬底110。
结合上文或下文描述的实施例来提及更多细节和方面。图10中所示的实施例可以包括一个或多个可选的附加特征，该一个或多个可选的附加特征对应于结合所提出的概念或者上文(例如图1至图9)或下文所描述的一个或多个实施例提及的一个或多个方面。
一些实施例涉及通过利用限定的介电层来限定浮动区域的电位。
为了替换其他示例的类似特征或者为了附加地引入其他示例的特征，与一个或多个先前详述的示例和附图一起提及和描述的方面和特征也可以与一个或多个其他示例组合。
当计算机程序在计算机或处理器上执行时，示例进一步可以是或者涉及具有用于施行上文方法中的一个或多个的程序代码的计算机程序。上文所述各种方法的步骤、操作或过程可以由编程的计算机或处理器施行。示例还可以覆盖诸如数字数据存储介质的程序存储设备，该数字数据存储介质是机器、处理器或者计算机可读的并且编码机器可执行、处理器可执行、或者计算机可执行的指令程序。该指令施行或引起执行上文所描述方法的一些或全部动作。程序存储设备可以包括或者可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器、或光可读数字数据存储介质。另外示例还可以涵盖被编程以执行上文所描述方法的行为的计算机、处理器或控制单元，或被编程以执行上文所描述方法的行为的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
描述和附图仅仅说明了本公开的原理。此外，本文所叙述的所有示例主要旨在明确地仅用于教学目的，以帮助读者理解本公开的原理和发明人为促进现有技术所贡献的概念。本文叙述的本公开的原理、方面和示例的所有陈述以及其特定示例旨在包含其等同物。
例如，框图可以图示实施本公开的原理的高级电路图。类似地，流程图、流程示图、状态转换示图、伪代码等可以表示各种过程、操作或步骤，其可以例如基本上在计算机可读介质中表示，并且因此由计算机或处理器执行，无论是否明确示出这样的计算机或处理器。说明书或权利要求中公开的方法可以通过具有用于施行这些方法的每个相应动作的装置的设备来实施。
应理解的是，除非明确地或暗示地另外陈述，例如为了技术原因，否则说明书或权利要求中公开的多个动作、过程、操作、步骤或功能的公开内容可能不被解释为在特定的顺序内。因此，多个行为或功能的公开不会将这些限制为特定的顺序，除非这些行为或功能为了技术原因而不可互换。此外，在一些示例中，单个动作、功能、过程、操作或步骤可以包括或可以打破成相应的多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，这样的子行为可以被包括在内，并且是该单个行为的公开内容的一部。
此外，以下的权利要求在此被并入到详细描述中，其中每个权利要求可以独立作为一个单独的示例。尽管每个权利要求可以单独作为独立的示例时，应注意，虽然从属权利要求可以在权利要求中涉及与一个或多个其他权利要求的特定组合，其他示例也可以包括从属权利要求与每个其他从属或独立权利要求的主题的组合。除非声明不旨在特定的组合，否则本文明确提出这样的组合。此外，旨在将权利要求的特征也包括到任何其他独立权利要求中，即使该权利要求不是直接依赖于独立权利要求。

Claims (20)

1.一种半导体器件，包括：
半导体衬底，包括第一区域和第二区域；
绝缘结构，横向地位于所述半导体衬底中的所述第一区域与所述第二区域之间，其中所述绝缘结构在所述半导体衬底中将所述第一区域与所述第二区域横向地电绝缘；以及
连接结构，位于所述半导体衬底的表面处，其中所述连接结构与所述绝缘结构的至少一个子结构接触，并且与所述第一区域和所述第二区域中的至少一个接触，并且其中所述连接结构的至少一个子结构具有大于1×103Ωm且小于1×1012Ωm的电阻率，并且其中所述连接结构包括导电部分，所述导电部分位于所述连接结构的子结构与所述绝缘结构的子结构之间的导传部分和/或所述第一区域和所述第二区域中的至少一个区域。
2.根据权利要求1所述的半导体器件，其中所述导电部分包括：
第一过孔，从所述连接结构的子结构延伸到所述绝缘结构的子结构；
第二过孔，从所述连接结构的子结构延伸到所述第一区域；以及
第三过孔，从所述连接结构的子结构延伸到所述第二区域。
3.根据权利要求1所述的半导体器件，其中所述导电部分的电阻率小于所述连接结构的所述至少一个子结构的电阻率。
4.根据权利要求3所述的半导体器件，其中所述导电部分包括铝、铜、钨和/或多晶硅和/或铝、铜、钨和/或多晶硅的合金。
5.根据权利要求1所述的半导体器件，其中所述绝缘结构包括电绝缘材料，所述电绝缘材料具有的电阻率大于所述连接结构或者所述连接结构的所述至少一个子结构的电阻率的至少2倍。
6.根据权利要求1所述的半导体器件，还包括：
介电结构，定位为邻近于所述第一区域、所述第二区域和所述连接结构，所述介电结构被配置为将所述连接结构与所述半导体器件的其他导线结构电绝缘。
7.根据权利要求6所述的半导体器件，其中所述连接结构的所述至少一个子结构的电阻率小于所述介电结构的电阻率的10％。
8.根据权利要求1所述的半导体器件，其中所述绝缘结构包括从所述半导体衬底的表面延伸进入所述半导体衬底中的第一沟槽和第二沟槽，以在所述第一沟槽和所述第二沟槽之间形成中间电位区域，所述连接结构被配置为将所述中间电位区域钳位在限定的电位。
9.根据权利要求1所述的半导体器件，其中所述连接结构的所述至少一个子结构是金属氧化物结构、金属氮化物结构、金刚石结构、类金刚石结构、类金刚石碳结构、碳化硅结构、类碳化硅结构、氢化碳化硅结构、氧化硅结构和氮化硅结构中的至少一种结构。
10.根据权利要求1所述的半导体器件，其中所述连接结构与所述半导体衬底的所述第一区域和所述半导体衬底的所述第二区域接触。
11.根据权利要求1所述的半导体器件，进一步包括掩埋绝缘层，位于所述半导体衬底内，其中所述掩埋绝缘层将所述第一区域和所述第二区域中的至少一个区域与所述半导体衬底的块体垂直地电绝缘。
12.根据权利要求11所述的半导体器件，其中所述掩埋绝缘层包括氧化硅和氮化铝中的至少之一。
13.根据权利要求11或12所述的半导体器件，其中所述绝缘结构从所述半导体衬底的所述表面垂直地延伸到所述掩埋绝缘层。
14.根据权利要求1所述的半导体器件，其中所述绝缘结构横向地围绕所述半导体衬底的所述第一区域。
15.根据权利要求1所述的半导体器件，其中所述半导体衬底的所述第二区域横向地围绕所述半导体衬底的所述第一区域。
16.根据权利要求1所述的半导体器件，其中所述半导体衬底的所述第二区域横向地围绕所述绝缘结构。
17.一种半导体器件，包括：
半导体衬底，包括第一区域和第二区域，所述第一区域中的每个第一区域通过所述半导体器件中的绝缘结构中的相应绝缘结构与所述第二区域横向电绝缘，
其中所述绝缘结构中的第一绝缘结构围绕所述第一区域中的相应一个第一区域，所述第一绝缘结构包括一个沟槽或一个深沟槽绝缘结构；
其中所述绝缘结构中的第二绝缘结构围绕所述第一区域中的相应一个第一区域，所述第二绝缘结构包括两个沟槽或两个深沟槽绝缘结构；
其中所述绝缘结构中的第三绝缘结构围绕所述第一区域中的相应一个第一区域，所述第三绝缘结构包括三个沟槽或三个深沟槽绝缘结构；以及
其中所述绝缘结构中的第四绝缘结构围绕所述第一区域中的相应一个第一区域，所述第四绝缘结构包括n个沟槽或n个深沟槽绝缘结构，n是大于3的整数。
18.一种半导体器件，包括：
半导体衬底，包括两个第一区域和第二区域；
绝缘结构，所述第一区域与所述第二区域通过所述绝缘结构横向地电绝缘；
另一绝缘结构，两个所述第一区域通过所述另一绝缘结构彼此横向地电绝缘；以及
连接结构，位于所述半导体衬底的表面，所述连接结构中的每个连接结构与所述绝缘结构的至少一部分接触，并且与所述第一区域和所述第二区域中的一个区域接触，
其中包括第一电元件结构的第一电子电路位于每个所述第一区域中，包括第二电元件结构的第二电子电路位于所述第二区域中，并且
其中所述半导体器件包括两个巨磁阻耦合器结构，所述第一电子电路中的一个经由所述巨磁阻耦合器结构中的一个连接到所述第二电子电路，并且所述第一电子电路中的另一个经由所述巨磁阻耦合器结构中的另一个连接到所述第二电子电路。
19.根据权利要求18所述的半导体器件，其中所述半导体衬底的所述第一区域与所述半导体衬底的所述第二区域流电绝缘。
20.一种用于形成半导体器件的方法，包括：
形成绝缘结构，所述绝缘结构横向地位于半导体衬底中的所述半导体衬底的第一区域与第二区域之间，其中所述绝缘结构在所述半导体衬底中将所述第一区域与所述第二区域横向地电绝缘；以及
形成连接结构，所述连接结构位于所述半导体衬底的表面处，其中所述连接结构与所述绝缘结构的至少一个子结构接触，并且与所述第一区域和所述第二区域中的至少一个接触，并且其中所述连接结构的至少一个子结构具有大于1×103Ωm且小于1×1012Ωm的电阻率，并且其中所述连接结构包括导电部分，所述导电部分位于所述连接结构的子结构与所述绝缘结构的子结构之间的导传部分和/或所述第一区域和所述第二区域中的至少一个区域。
CN202311166498.4A 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法 Pending CN117059563A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017101662.7 2017-01-27
DE102017101662.7A DE102017101662B4 (de) 2017-01-27 2017-01-27 Halbleiterbauelement mit einer Isolationsstruktur und einer Verbindungsstruktur sowie ein Verfahren zu dessen Herstellung
CN201810079450.2A CN108364907A (zh) 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810079450.2A Division CN108364907A (zh) 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法

Publications (1)

Publication Number Publication Date
CN117059563A true CN117059563A (zh) 2023-11-14

Family

ID=62842844

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311166498.4A Pending CN117059563A (zh) 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法
CN201810079450.2A Pending CN108364907A (zh) 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810079450.2A Pending CN108364907A (zh) 2017-01-27 2018-01-26 半导体器件和用于形成半导体器件的方法

Country Status (3)

Country Link
US (1) US10727107B2 (zh)
CN (2) CN117059563A (zh)
DE (2) DE102017012262B9 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103730B4 (de) * 2019-02-14 2021-02-04 Infineon Technologies Austria Ag Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen
CN116093050A (zh) * 2022-09-09 2023-05-09 中国科学院上海微系统与信息技术研究所 半导体基底结构及器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100507A (en) 1981-06-17 1982-12-22 Philips Electronic Associated Method of making a vertical igfet
JPS6094757A (ja) 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
US5622890A (en) 1994-07-22 1997-04-22 Harris Corporation Method of making contact regions for narrow trenches in semiconductor devices
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
DE10231966A1 (de) 2002-07-15 2004-02-12 Infineon Technologies Ag Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7517736B2 (en) 2006-02-15 2009-04-14 International Business Machines Corporation Structure and method of chemically formed anchored metallic vias
US7964467B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Method, structure and design structure for customizing history effects of soi circuits
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP5766462B2 (ja) 2011-02-24 2015-08-19 ローム株式会社 半導体装置およびその製造方法
JP5724934B2 (ja) 2011-07-05 2015-05-27 株式会社デンソー 半導体装置
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
US8853774B2 (en) * 2012-11-30 2014-10-07 Infineon Technologies Ag Semiconductor device including trenches and method of manufacturing a semiconductor device
JP6266418B2 (ja) * 2014-04-14 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102254031B1 (ko) 2014-10-10 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof

Also Published As

Publication number Publication date
CN108364907A (zh) 2018-08-03
US20180218939A1 (en) 2018-08-02
DE102017101662A1 (de) 2018-08-02
DE102017012262B9 (de) 2021-10-21
US10727107B2 (en) 2020-07-28
DE102017101662B4 (de) 2019-03-28
DE102017012262B3 (de) 2021-05-06

Similar Documents

Publication Publication Date Title
CN102792448B (zh) 半导体器件
CN103875076B (zh) 绝缘栅型半导体装置及其制造方法
CN1123071C (zh) 混合半导体衬底
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
CN103794649B (zh) 半导体器件和用于制造半导体器件的方法
JP5135719B2 (ja) トレンチ型絶縁ゲート半導体装置
TW200922067A (en) Transient voltage suppressor manufactured in silicon on oxide (SOI) layer
EP1973165A4 (en) SILICON-BIPOLARHALBLEITERBAUELEMENT
KR101955321B1 (ko) 테이퍼진 산화물의 형성 방법
CN103022132A (zh) 具有半导体通孔的半导体器件
CN103390593A (zh) 一种半导体衬底及其制造方法
JP5601863B2 (ja) 電力半導体装置
CN107636806A (zh) 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
JP2006303145A (ja) 半導体装置
CN117059563A (zh) 半导体器件和用于形成半导体器件的方法
JP2011040781A (ja) トレンチゲート型半導体装置
JP2002009082A (ja) 半導体装置および半導体装置の製造方法
TWI224871B (en) Semiconductor device
JP3848479B2 (ja) パワー半導体デバイスの製造方法
CN215418189U (zh) 图形化soi ldmos器件结构
US9343353B2 (en) SOI structure for signal isolation and linearity
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
US10403728B2 (en) Semiconductor devices having field electrode trenches
CN114864677A (zh) 晶体管器件及其制造方法
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination