DE102017012262B9 - Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102017012262B9
DE102017012262B9 DE102017012262.8A DE102017012262A DE102017012262B9 DE 102017012262 B9 DE102017012262 B9 DE 102017012262B9 DE 102017012262 A DE102017012262 A DE 102017012262A DE 102017012262 B9 DE102017012262 B9 DE 102017012262B9
Authority
DE
Germany
Prior art keywords
region
semiconductor substrate
semiconductor
insulation
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017012262.8A
Other languages
English (en)
Other versions
DE102017012262B3 (de
Inventor
Hermann Gruber
Matthias Stecher
Markus Müllauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017012262.8A priority Critical patent/DE102017012262B9/de
Application granted granted Critical
Publication of DE102017012262B3 publication Critical patent/DE102017012262B3/de
Publication of DE102017012262B9 publication Critical patent/DE102017012262B9/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Abstract

Ein Halbleiterbauelement (100, 200, 300, 400, 500, 600, 700, 800, 900), umfassend:ein Halbleitersubstrat (110) umfassend eine erste Region (120) und eine zweite Region (130);eine Isolationsstruktur (140), die lateral zwischen der ersten Region (120) und der zweiten Region (130) in dem Halbleitersubstrat (110) angeordnet ist, wobei die Isolationsstruktur (140) die erste Region (120) lateral von der zweiten Region (130) in dem Halbleitersubstrat (110) isoliert, und wobei die Isolationsstruktur (140) die erste Region (120) des Halbleitersubstrats (110) lateral umgibt;eine Verbindungsstruktur (150), die an einer Oberfläche des Halbleitersubstrats (110) angeordnet ist, wobei die Verbindungsstruktur (150) in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur (140) und mit zumindest einer der ersten Region (120) und der zweiten Region (130) ist, und wobei zumindest eine Teilstruktur der Verbindungsstruktur (150) einen spezifischen elektrischen Widerstand größer als 1*103Ωm und kleiner als 1*1012Ωm aufweist; undeine vergrabene Isolationsschicht (310), die innerhalb des Halbleitersubstrats (110) angeordnet ist, wobei die vergrabene Isolationsschicht (310) zumindest eine der ersten Region (120) und der zweiten Region (130) vertikal von einem Volumen des Halbleitersubstrats (110) isoliert, und wobei sich die Isolationsstruktur (140) vertikal von der Oberfläche des Halbleitersubstrats (110) zu der vergrabenen Isolationsschicht (310) erstreckt.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte für eine elektrische Isolierung bei Halbleiterbauelementen und insbesondere auf ein Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie ein Verfahren zu dessen Herstellung.
  • Hintergrund
  • Ein Halbleiterbauelement kann ein Halbleitersubstrat mit mehreren Regionen aufweisen, die elektrisch voneinander isoliert sind. Beispielsweise wird in der Druckschrift US 5 622 890 A ein Halbeiterbauteil mit einem oder mehreren Gräben zum Isolieren von Regionen des Halbleiterbauteils vorgeschlagen. Ferner schlägt die Druckschrift US 6 104 054 A eine integrierte Schaltung mit einer Mehrzahl an dielektrisch isolierten Siliziumknoten vor, die von einem jeweiligen Graben umgeben sind.
  • Es kann ein Bedarf zum Verbessern der elektrischen Isolierung der Regionen bestehen.
  • Zusammenfassung
  • Es kann ein Bedarf zum Bereitstellen von Konzepten für Halbleiterbauelemente mit verbesserter elektrischer Isolierung bestehen.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement. Das Halbleiterbauelement umfasst ein Halbleitersubstrat umfassend eine erste Region und eine zweite Region. Zusätzlich umfasst das Halbleiterbauelement eine Isolationsstruktur, die lateral zwischen der ersten Region und der zweiten Region in dem Halbleitersubstrat angeordnet ist. Die Isolationsstruktur isoliert die erste Region lateral von der zweiten Region in dem Halbleitersubstrat. Ferner umgibt die Isolationsstruktur die erste Region des Halbleitersubstrats lateral. Das Halbleiterbauelement umfasst ferner eine Verbindungsstruktur, die an einer Oberfläche des Halbleitersubstrats angeordnet ist. Die Verbindungsstruktur ist in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur und mit zumindest einer der ersten Region und der zweiten Region. Zusätzlich weist zumindest eine Teilstruktur der Verbindungsstruktur einen elektrischen Widerstandswert größer als 1*103 Ωm und kleiner als 1*1012 Ωm auf. Ferner umfasst das Halbleiterbauelement eine vergrabene Isolationsschicht, die innerhalb des Halbleitersubstrats angeordnet ist. Die vergrabene Isolationsschicht isoliert zumindest eine der ersten Region und der zweiten Region vertikal von einem Volumen des Halbleitersubstrats. Die Isolationsstruktur erstreckt sich vertikal von der Oberfläche des Halbleitersubstrats zu der vergrabenen Isolationsschicht.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Isolationsstruktur, die lateral zwischen einer ersten Region und einer zweiten Region eines Halbleitersubstrats in dem Halbleitersubstrat angeordnet ist. Die Isolationsstruktur isoliert die erste Region lateral von der zweiten Region in dem Halbleitersubstrat. Ferner umgibt die Isolationsstruktur die erste Region des Halbleitersubstrats lateral. Zusätzlich umfasst das Verfahren das Bilden einer Verbindungsstruktur, die an einer Oberfläche des Halbleitersubstrats angeordnet ist. Die Verbindungsstruktur ist in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur und mit zumindest einer der ersten Region und der zweiten Region. Ferner weist zumindest eine Teilstruktur der Verbindungsstruktur einen elektrischer Widerstandswert größer als 1*103 Ωm und kleiner als 1*1012 Ωm auf. Weiterhin umfasst das Verfahren ein Bilden einer vergrabenen Isolationsschicht, die innerhalb des Halbleitersubstrats angeordnet ist. Die vergrabene Isolationsschicht isoliert zumindest eine der ersten Region und der zweiten Region vertikal von einem Volumen des Halbleitersubstrats. Die Isolationsstruktur erstreckt sich vertikal von der Oberfläche des Halbleitersubstrats zu der vergrabenen Isolationsschicht.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen
    • 1 einen schematischen Querschnitt eines Teils eines Halbleiterbauelements zeigt;
    • 2 eine schematische Draufsicht eines Teils eines anderen Halbleiterbauelements zeigt;
    • 3 eine schematische perspektivische Ansicht eines Teils eines anderen Halbleiterbauelements zeigt;
    • 4 einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements zeigt;
    • 5 einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements zeigt;
    • 6 eine schematische perspektivische Ansicht eines Teils eines anderen Halbleiterbauelements zeigt;
    • 7 einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements zeigt;
    • 8 einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements zeigt;
    • 9 ein schematisches Blockdiagramm eines Teils eines anderen Halbleiterbauelements zeigt; und
    • 10 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Dicke von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, werden bestimmte Beispiele derselben in den Figuren dementsprechend beispielhaft gezeigt und hier ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente, die identisch oder in modifizierter Form im Vergleich zueinander implementiert sein können, während sie dieselbe oder eine ähnliche Funktionalität bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt verbunden oder gekoppelt sein können oder über ein oder mehrere Zwischenelemente. Wenn zwei Elemente A und B mit einem „oder“ verbunden werden, soll dies derart verstanden werden, dass alle möglichen Kombinationen, d. h. nur A, nur B sowie A und B, offenbart sind. Ein alternativer Wortlaut für dieselben Kombinationen ist „zumindest eines von A und B“. Dasselbe gilt für Kombinationen aus mehr als 2 Elementen.
  • Die hierin zum Beschreiben bestimmter Beispiele verwendete Terminologie soll nicht begrenzend für weitere Beispiele sein. Wann immer eine Singularform wie „ein, eine“ und „das, der, die“ verwendet wird, und die Verwendung von nur einem Element weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente umfassen, um dieselbe Funktionalität zu implementieren. Wenn eine Funktionalität nachfolgend derart beschrieben wird, dass sie unter Verwendung mehrerer Elemente implementiert wird, können weitere Beispiele dieselbe Funktionalität ebenso unter Verwendung eines einzelnen Elements oder Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert werden alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
  • 1 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements 100. Das Halbleiterbauelement 100 umfasst ein Halbleitersubstrat 110 umfassend eine erste Region 120 und eine zweite Region 130. Zusätzlich umfasst das Halbleiterbauelement 100 eine Isolationsstruktur 140, die lateral zwischen der ersten Region 120 und der zweiten Region 130 in dem Halbleitersubstrat 110 angeordnet ist. Die Isolationsstruktur 140 isoliert die erste Region 120 lateral von der zweiten Region 130 in dem Halbleitersubstrat 110. Das Halbleiterbauelement 100 umfasst ferner eine Verbindungsstruktur 150, die an einer Oberfläche des Halbleitersubstrats angeordnet ist 110. Die Verbindungsstruktur 150 ist in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur 140 und mit zumindest einer der ersten Region 120 und der zweiten Region 130. Ferner weist zumindest eine Teilstruktur der Verbindungsstruktur 150 einen spezifischen elektrischen Widerstand größer als 1*103 Ωm (oder größer als 1* 104 Ωm, größer als 1*105 Ωm, oder größer als 1*106 Ωm) und kleiner als 1*1012 Ωm (oder kleiner als 1*1011 Ωm, kleiner als 1*1010 Ωm, kleiner als 1*109 Ωm, oder kleiner als 1* 108 Ωm) auf.
  • Die erste Region 120 und die zweite Region 130 können während einer Operation des Halbleiterbauelements 100 auf unterschiedlichen Potentialen sein. Durch elektrisches Verbinden zumindest der Teilstruktur der Isolationsstruktur 140 mit zumindest einer der ersten Region 120 und der zweiten Region 130 über die Verbindungsstruktur 150 kann ein Potential der Isolationsstruktur 140 effizient gesteuert werden. Auf diese Weise kann eine Potentialdifferenz zwischen der Isolationsstruktur 140 und der ersten Region und/oder eine Potentialdifferenz zwischen der Isolationsstruktur 140 und der zweiten Region 130 effizient gesteuert werden. Dadurch kann eine laterale Durchbruchsspannung der Isolationsstruktur 140 erhöht werden. Auf diese Weise kann eine laterale elektrische Isolation der ersten Region 120 von der zweiten Region 130 und dadurch eine elektrische Isolation des Halbleiterbauelements 100 verbessert werden.
  • Zum Beispiel kann die Verbindungsstruktur 150 durch eine einzelne Struktur oder ein Element mit einem spezifischen elektrischen Widerstand größer als 1*103 Ωm (oder größer als 1*104 Ωm, größer als 1* 105 Ωm, oder größer als 1 *106 Ωm) und kleiner als 1 *1012 Ωm (oder kleiner als 1*1011 Ωm, kleiner als 1*1010 Ωm, kleiner als 1*109 Ωm, oder kleiner als 1*108 Ωm) gebildet werden. Alternativ kann die Verbindungsstruktur 150 eine Mehrzahl von Teilstrukturen (z.B. von Schichten oder Elementen aus unterschiedlichen Materialien) aufweisen, wobei zumindest eine der Teilstrukturen einen spezifischen elektrischen Widerstand größer als 1* 103 Ωm (oder größer als 1*104 Ωm, größer als 1* 105 Ωm, oder größer als 1*106 Ωm) und kleiner als 1*1012 Ωm (oder kleiner als 1*1011 Ωm, kleiner als 1*1010 Ωm, kleiner als 1*109 Ωm, oder kleiner als 1*108 Ωm) aufweist.
  • Zum Beispiel kann die Teilstruktur der Verbindungsstruktur 150 benachbart zu (und dadurch in Kontakt mit) der Teilstruktur der Isolationsstruktur 140 und benachbart zu (und dadurch in Kontakt mit) zumindest einer der ersten Region 120 und der zweiten Region 130 angeordnet sein. Alternativ kann die Verbindungsstruktur 150 einen elektrisch leitenden Abschnitt aufweisen, der zwischen der Teilstruktur der Verbindungsstruktur 150 und der Teilstruktur der Isolationsstruktur 140 und/oder zumindest einer der ersten Region 120 und der zweiten Region 130 angeordnet ist. Zum Beispiel kann der elektrisch leitende Abschnitt der Verbindungsstruktur 150 ein erstes Via aufweisen, das sich (z.B. durch eine Isolationsschicht, die an der Oberfläche des Halbleitersubstrats 110 angeordnet ist) von der Teilstruktur der Verbindungsstruktur 150 zu der Teilstruktur der Isolationsstruktur 140 erstreckt, ein zweites Via, das sich (z.B. durch die Isolationsschicht, die an der Oberfläche des Halbleitersubstrats 110 angeordnet ist) von der Teilstruktur der Verbindungsstruktur 150 zu der ersten Region 120 erstreckt, und/oder ein drittes Via aufweisen, das sich (z.B. durch die Isolationsschicht, die an der Oberfläche des Halbleitersubstrats 110 angeordnet ist) von der Teilstruktur der Verbindungsstruktur 150 zu der zweiten Region 130 erstreckt. Ein spezifischer elektrischer Widerstand des elektrisch leitenden Abschnitts der Verbindungsstruktur 150 kann kleiner sein als der spezifische elektrische Widerstand der Teilstruktur der Verbindungsstruktur 150, zum Beispiel. Zum Beispiel kann der elektrisch leitende Abschnitt der Verbindungsstruktur 150 Aluminium, Kupfer, Wolfram und/oder Polysilizium und/oder eine Legierung aus Aluminium, Kupfer, Wolfram und/oder Polysilizium aufweisen.
  • Zum Beispiel kann die Verbindungsstruktur 150 nur Material mit einem spezifischen elektrischen Widerstand von weniger als 1*1012 Ωm (oder weniger als 1 * 1011 Ωm, weniger als 1*1010 Ωm, weniger als 1*109 Ωm, oder weniger als 1*108 Ωm) aufweisen. Auf diese Weise kann ein elektrischer Strom durch die Verbindungsstruktur 150 reduziert werden. Auf diese Weise kann die elektrische Isolation der ersten Region 120 von der zweiten Region 130 und dadurch die elektrische Isolation des Halbleiterbauelements 100 verbessert werden.
  • Zum Beispiel kann die Verbindungsstruktur 150 ein hochohmiges aber nicht (vollständig) elektrisch isolierendes Material aufweisen. Das hochohmige aber nicht (vollständig) elektrisch isolierende Material kann zumindest mit der Teilstruktur der Isolationsstruktur 140 verbunden sein. Dadurch kann das Potential der gesamten Isolationsstruktur 140 festgelegt sein.
  • Zum Beispiel kann die erste Region 120 des Halbleitersubstrats 110 eine Halbleitermaterialregion des Halbleitersubstrats 110 zum Implementieren elektrischer Elementstrukturen (z. B. Transistoren und/oder Dioden) in einem ersten Spannungsbereich sein. Die zweite Region 130 des Halbleitersubstrats 110 kann eine Halbleitermaterialregion des Halbleitersubstrats 110 zum Implementieren elektrischer Elementstrukturen (z. B. Transistoren und/oder Dioden) in einem zweiten Spannungsbereich sein, zum Beispiel.
  • Zum Beispiel kann die Isolationsstruktur 140 die erste Region 120 lateral von der zweiten Region 130 trennen. Die Isolationsstruktur 140 kann sich zum Beispiel vertikal von der Oberfläche des Halbleitersubstrats 110 in das Halbleitersubstrat 110 erstrecken. Zum Beispiel kann die Isolationsstruktur 140 ein elektrisch Isolationsmaterial mit einem spezifischen elektrischen Widerstand größer als (z.B. größer als 200% von, größer als 500% von oder größer als 1000% von) von dem spezifischen elektrischen Widerstand der Verbindungsstruktur 150 oder der Teilstruktur der Verbindungsstruktur 150 aufweisen. Die Isolationsstruktur 150 kann zum Beispiel Siliziumoxid (SiO2) aufweisen. Zum Beispiel kann die Oberfläche des Halbleitersubstrats 110 eine Vorderseitenoberfläche des Halbleitersubstrats 110 sein.
  • Zum Beispiel kann zumindest die Teilstruktur der Verbindungsstruktur 150 zumindest eine einer Metall-Oxid-Struktur, einer Metall-Nitrid-Struktur, einer Diamant-Struktur, einer diamantartigen Struktur, einer diamantartigen Kohlenstoff-Struktur, einer Siliziumcarbid-Struktur, einer Siliziumcarbid-artigen Struktur, einer hydrierten Siliziumcarbid-Struktur, einer Siliziumoxid-Struktur und einer Siliziumnitrid-Struktur sein. Die Metall-Oxid-Struktur, die Metall-Nitrid-Struktur, die Diamant-Struktur, die diamantartige Struktur, die diamantartige Kohlenstoff-Struktur, die Siliziumcarbid-Struktur, die Siliziumcarbid-artige Struktur, die hydrierte Siliziumcarbid-Struktur, die Siliziumoxid-Struktur oder die Siliziumnitrid-Struktur können gebildet werden durch Abscheiden einer Metalloxidschicht, einer Metallnitridschicht, einer Diamantschicht, einer diamantartigen Schicht, einer diamantartigen Kohlenstoff-Schicht (DLC-Schicht), einer Siliziumcarbidschicht, einer Siliziumcarbid-artigen Schicht, einer hydrierten Siliziumcarbid-Struktur, einer Siliziumoxid-Schicht und einer Siliziumnitrid-Schicht an der Oberfläche des Halbleitersubstrats 110 und durch Strukturieren der abgeschiedenen Metalloxidschicht, der abgeschiedenen Metallnitridschicht, der abgeschiedenen Diamantschicht, der abgeschiedenen diamantartigen Schicht, der abgeschiedenen diamantartigen Kohlenstoff-Schicht (DLC-Schicht), der abgeschiedenen Siliziumcarbidschicht, der abgeschiedenen Siliziumcarbid-artigen Schicht, der abgeschiedenen hydrierten Siliziumcarbid-Schicht, der abgeschiedenen Siliziumoxid-Schicht, der abgeschiedenen Siliziumnitrid-Schicht, zum Beispiel. Zum Beispiel kann die Verbindungsstruktur 150 zumindest eine einer Metall-Oxid-Struktur, einer Metall-Nitrid-Struktur, einer Diamant-Struktur, einer diamantartigen Struktur, einer diamantartigen Kohlenstoff-Struktur, einer Siliziumcarbid-Struktur, einer Siliziumcarbid-artigen Struktur, einer hydrierten Siliziumcarbid-Struktur, einer Siliziumoxid-Struktur und einer Siliziumnitrid-Struktur sein. Die Metall-Oxid-Struktur, die Metall-Nitrid-Struktur, die Diamant-Struktur, die diamantartige Struktur, die diamantartige Kohlenstoff-Struktur, die Siliziumcarbid-Struktur, die Siliziumcarbid-artige Struktur, die hydrierte Siliziumcarbid-Struktur, die Siliziumoxid-Struktur oder die Siliziumnitrid-Struktur kann eine dotierte (z.B. p-dotiert oder n-dotiert) Struktur, eine undotierte Struktur, eine mit Wasserstoff behandelte Struktur oder eine mit Stickstoff behandelte Struktur sein, zum Beispiel.
  • Zum Beispiel kann die Verbindungsstruktur 150 mit der ersten Region 120 des Halbleitersubstrats 110 und der zweiten Region 130 des Halbleitersubstrats 110 in Kontakt sein. Auf diese Weise kann die Potentialdifferenz zwischen der Teilstruktur der Isolationsstruktur 140 und der ersten Region 120 und die Potentialdifferenz zwischen der Teilstruktur der Isolationsstruktur 140 und der zweiten Region 130 effizient gesteuert werden. Dadurch kann die laterale Durchbruchsspannung der Isolationsstruktur 140 erhöht werden. Auf diese Weise kann die elektrische Isolation der ersten Region 120 von der zweiten Region 130 und dadurch die elektrische Isolation des Halbleiterbauelements 100 verbessert werden. Zum Beispiel kann die Teilstruktur der Verbindungsstruktur 150 benachbart zu dem Abschnitt der Isolationsstruktur 140, benachbart zu der ersten Region 120 und benachbart zu der zweiten Region 130 angeordnet sein. Alternativ kann der elektrisch leitende Abschnitt (z.B. die Vias) der Verbindungsstruktur 150 benachbart zu dem Abschnitt der Isolationsstruktur 140, benachbart zu der ersten Region 120 und benachbart zu der zweiten Region 130 angeordnet sein.
  • Alternativ kann das Halbleiterbauelement 100 eine erste Verbindungsstruktur 150 in Kontakt mit der ersten Region 120 und der Teilstruktur der Isolationsstruktur 140 und eine zweite Verbindungsstruktur 150 in Kontakt mit der zweiten Region 130 und der Teilstruktur der Isolationsstruktur 140 aufweisen.
  • Zum Beispiel kann die Verbindungsstruktur 150 eine (leckende dielektrische) Schicht sein, die direkt an der Oberfläche des Halbleitersubstrats 110 gebildet ist. Auf diese Weise kann die Verbindungsstruktur 150 kosteneffizienter gebildet werden. Zum Beispiel kann sich die (leckende dielektrische) Schicht lateral von der ersten Region 120 des Halbleitersubstrats 110 zu der Isolationsstruktur 140 oder von der Isolationsstruktur 140 zu der zweiten Region 130 des Halbleitersubstrats 110 erstrecken. Alternativ kann sich die (leckende dielektrische) Schicht lateral von der ersten Region 120 des Halbleitersubstrats 110 über die Isolationsstruktur 140 zu der zweiten Region 130 des Halbleitersubstrats 110 erstrecken.
  • Zum Beispiel kann die Teilstruktur der Isolationsstruktur 140 durch eine Zwischenpotentialregion implementiert sein, die zumindest eines eines elektrisch leitenden Materials und eines Halbleitermaterials aufweist. Auf diese Weise kann das Potential der Isolationsstruktur 140 effizienter gesteuert werden. Zum Beispiel kann die zumindest eine Zwischenpotentialregion auf einem Potential sein, das zwischen einem Potential der ersten Region 120 und einem Potential der zweiten Region 130 während einer Operation des Halbleiterbauelements 100 liegt. Die zumindest eine Zwischenpotentialregion kann Aluminium, Kupfer, Wolfram, Polysilizium, Silizium, Siliziumcarbid, Galliumarsenid und/oder Galliumnitrid aufweisen, zum Beispiel.
  • Die Isolationsstruktur 140 kann zum Beispiel einen ersten Graben aufweisen, der sich von der Oberfläche des Halbleitersubstrats 110 in das Halbleitersubstrat 110 erstreckt. Die Teilstruktur der Isolationsstruktur 140 kann eine Zwischenpotentialregion aufweisen, die innerhalb des ersten Grabens angeordnet ist. Ferner kann ein Isolationsmaterial zwischen einer Wand des ersten Grabens und der Zwischenpotentialregion angeordnet sein. Zusätzlich kann die Zwischenpotentialregion in Kontakt mit der Teilstruktur der Verbindungsstruktur 150 sein. Auf diese Weise kann die Isolationsstruktur 140 kosteneffizient bereitgestellt werden. Zum Beispiel kann das Isolationsmaterial Siliziumoxid sein. Die Zwischenpotentialregion kann gebildet werden durch Abscheiden von elektrisch leitendem Material (z.B. Aluminium, Kupfer, Wolfram oder Polysilizium) innerhalb des ersten Grabens, zum Beispiel. Zum Beispiel kann das Isolationsmaterial die Zwischenpotentialregion, die innerhalb des ersten Grabens angeordnet ist, von Halbleitermaterial innerhalb des ersten Grabens elektrisch isolieren.
  • Zum Beispiel kann die Isolationsstruktur einen ersten Graben und einen zweiten Graben aufweisen, die sich von der Oberfläche des Halbleitersubstrats 110 in das Halbleitersubstrat 110 erstrecken. Der erste Graben und der zweite Graben können jeweils zumindest teilweise mit einem Isolationsmaterial gefüllt sein. Zusätzlich kann der erste Graben elektrisch eine dritte Region des Halbleitersubstrats 110 lateral von der ersten Region 120 des Halbleitersubstrats 110 isolieren. Ferner kann der zweite Graben elektrisch die dritte Region des Halbleitersubstrats 110 lateral von der zweiten Region 130 des Halbleitersubstrats 110 isolieren. Zusätzlich kann die Teilstruktur der Isolationsstruktur 140 durch die dritte Region des Halbleitersubstrats 110 implementiert sein. Auf diese Weise kann die Isolationsstruktur 140 kosteneffizienter durch Verwenden eines bereits existierenden Grabens (z.B. des zweiten Grabens) bereitgestellt werden. Zum Beispiel kann das Isolationsmaterial Siliziumoxid sein. Zum Beispiel kann die dritte Region des Halbleitersubstrats 110 eine Halbleitermaterialregion des Halbleitersubstrats 110 sein.
  • Zum Beispiel können Zwischenpotentialregionen innerhalb des ersten Grabens und des zweiten Grabens gebildet werden. Die Zwischenpotentialregionen können gebildet werden durch Abscheiden von elektrisch leitendem Material (z.B. Aluminium, Kupfer, Wolfram oder Polysilizium) innerhalb des ersten Grabens und des zweiten Grabens, zum Beispiel. Zum Beispiel kann das Isolationsmaterial die Zwischenpotentialregion, die innerhalb des ersten Grabens oder des zweiten Grabens gebildet ist, von Halbleitermaterial innerhalb des ersten Grabens oder des zweiten Grabens elektrisch isolieren. Die Zwischenpotentialregionen, die innerhalb des ersten Grabens und des zweiten Grabens angeordnet sind, können zum Beispiel in Kontakt mit der Verbindungsstruktur 150 sein.
  • Zum Beispiel kann das Halbleiterbauelement 100 ferner eine dielektrische Struktur aufweisen, die benachbart zu der Verbindungsstruktur 150 angeordnet ist und die Verbindungsstruktur 150 elektrisch von anderen Verdrahtungsstrukturen des Halbleiterbauelements 100 isoliert. Der spezifische elektrische Widerstand der Teilstruktur der Verbindungsstruktur 150 kann weniger sein als 10% (oder weniger als 1% oder weniger als 0,1 %) eines spezifischen elektrischen Widerstands der dielektrischen Struktur. Zum Beispiel kann die dielektrische Struktur durch eine oder mehrere dielektrische Schichten implementiert sein, z.B. eines Verdrahtungsschichtstapels des Halbleiterbauelements 100. Zum Beispiel kann die dielektrische Struktur aus zumindest einem aus Siliziumoxid und Borphosphorsilicatglas (BPSG) gebildet werden. Die dielektrische Struktur kann gebildet werden durch Abscheiden einer Siliziumoxidschicht und/oder einer Borphosphorsilicatglasschicht an der Oberfläche des Halbleitersubstrats 110 und an einer Oberfläche der Verbindungsstruktur 150, zum Beispiel.
  • Zum Beispiel kann das Halbleiterbauelement ferner eine vergrabene Isolationsschicht aufweisen, die innerhalb des Halbleitersubstrats 110 angeordnet ist. Die vergrabene Isolationsschicht kann zumindest eine der ersten Region 120 und der zweiten Region vertikal von einem Volumen (Bulk) des Halbleitersubstrats 110 elektrisch isolieren. Auf diese Weise kann die elektrische Isolation der ersten Region 120 von der zweiten Region 130 verbessert werden. Zum Beispiel kann die vergrabene Isolationsschicht in dem Halbleitersubstrat 110 eingebettet sein. Die vergrabene Isolationsschicht kann benachbart zu der ersten Region 120, der zweiten Region 130 und/oder der Isolationsstruktur 140 angeordnet sein, zum Beispiel. Zum Beispiel kann eine vertikale Distanz von der vergrabenen Isolationsschicht zu der Oberfläche des Halbleitersubstrats 110 (z.B. zu der Vorderseitenoberfläche des Halbleitersubstrats 110) größer sein als 1 µm (oder größer als 10 µm oder größer als 100 (µm). Eine vertikale Distanz von der vergrabenen Isolationsschicht zu einer Rückseitenoberfläche des Halbleitersubstrats 110 kann größer sein als 1 (µm (oder größer als 10 (µm oder größer als 100 µm).
  • Alternativ kann das Halbleiterbauelement ferner eine Rückseiten-Isolationsschicht aufweisen, die an einer Rückseite des Halbleitersubstrats angeordnet ist 110. Zum Beispiel kann eine laterale Abmessung (z.B. eine maximale laterale Abmessung) der vergrabenen Isolationsschicht gleich oder größer sein als 95% einer lateralen Abmessung (z.B. einer maximalen lateralen Abmessung) des Halbleitersubstrats 110.
  • Zum Beispiel kann die vergrabene Isolationsschicht oder die Rückseiten-Isolationsschicht zumindest eines aus Siliziumoxid und Aluminiumnitrid aufweisen.
  • Zum Beispiel kann sich die Isolationsstruktur 140 vertikal von der Oberfläche des Halbleitersubstrats 110 zu der vergrabenen Isolationsschicht oder zu der Rückseiten-Isolationsschicht erstrecken. Auf diese Weise kann die elektrische Isolation der ersten Region 120 von der zweiten Region 130 weiter verbessert werden.
  • Zum Beispiel kann die Isolationsstruktur 140 die erste Region 120 des Halbleitersubstrats 110 lateral umgeben trennen. Auf diese Weise kann die erste Region 120 an jeglichem Punkt innerhalb des Halbleitersubstrats 110 gebildet werden. Zum Beispiel können der erste Graben und/oder der zweite Graben die erste Region 120 des Halbleitersubstrats 110 lateral umgeben. Die erste Region 120 des Halbleitersubstrats 110 und/oder die Isolationsstruktur 140 kann lateral eine Ringform oder eine rechteckige Form aufweisen, zum Beispiel. Zum Beispiel kann die zweite Region 130 des Halbleitersubstrats 110 die erste Region 120 des Halbleitersubstrats 110 lateral umgeben. Die zweite Region 130 des Halbleitersubstrats 110 kann die Isolationsstruktur 140 lateral umgeben, zum Beispiel.
  • Z.B. kann das Halbleitersubstrat 110 ein Halbleiter-auf-Isolator-Substrat sein. Zum Beispiel kann das Halbleitermaterial des Halbleiter-auf-Isolator-Substrats Silizium (Si), Siliziumcarbid (SiC), Galliumarsenid (GaAs) oder Galliumnitrid (GaN) sein. Das Halbleitersubstrat 110 kann zum Beispiel ein Silizium-auf-Isolator-Substrat (SOI-Substrat; SOI = Silicon On Insulator) sein. Alternativ kann das Halbleitermaterial des Halbleitersubstrats 110 z.B. ein auf Silizium basierendes Substrat, ein auf Siliziumcarbid basierendes Substrat, ein auf Galliumarsenid basierendes Substrat oder ein auf Galliumnitrid basierendes Substrat sein. Zum Beispiel kann das Halbleitersubstrat 110 ein Halbleiterwafer oder ein Halbleiterchip sein.
  • Zum Beispiel kann eine erste elektrische Elementstruktur zumindest teilweise innerhalb der ersten Region 120 des Halbleitersubstrats 110 angeordnet sein. Eine zweite elektrische Elementstruktur kann zumindest teilweise innerhalb der zweiten Region 130 des Halbleitersubstrats 110 angeordnet sein. Ferner können die erste elektrische Elementstruktur und die zweite elektrische Elementstruktur über eine Riesenmagnetowiderstands-Kopplerstruktur verbunden sein. Zum Beispiel kann die erste elektrische Elementstruktur eine Transistorstruktur sein (z.B. eine Feldeffekttransistorstruktur (FET) oder eine Bipolartransistorstruktur mit isoliertem Gate (IGBT)) oder eine Diodenstruktur und kann einen Teil einer ersten elektronischen Schaltung bilden. Die zweite elektrische Elementstruktur kann eine Transistor- (z.B. ein Feldeffekttransistor (FET) oder ein Bipolartransistor mit isoliertem Gate (IGBT)) oder eine Dioden-Struktur aufweisen und kann einen Teil einer zweiten elektronischen Schaltung bilden. Zum Beispiel kann die Riesenmagnetowiderstands- (GMR; giant magnetoresistance) Kopplerstruktur einen spiralförmigen GMR-Sender und einen GMR-Empfänger aufweisen. Das Halbleiterbauelement 100 kann zum Beispiel eine Treiber-integrierte Schaltung (IC; integrated circuit) sein.
  • Zum Beispiel kann die erste Region 120 des Halbleitersubstrats 110 galvanisch von der zweiten Region 130 des Halbleitersubstrats 110 isoliert sein. Auf diese Weise kann ein Stromfluss zwischen der ersten elektrischen Elementstruktur und der zweiten elektrischen Elementstruktur vermieden werden. Zum Beispiel können Energie und/oder Informationen zwischen der ersten elektrischen Elementstruktur und der zweiten elektrischen Elementstruktur durch Kapazität, Induktion oder elektromagnetische Wellen ausgetauscht werden, oder durch optische oder akustische Mittel.
  • Zum Beispiel können eine Durchbruchspannung der ersten elektrischen Elementstruktur und/oder eine Durchbruchspannung der zweiten elektrischen Elementstruktur größer sein als 10V. Das Halbleiterbauelement 100 kann ein Leistungshalbleiterbauelement oder ein Halbleiterbauelement umfassend unterschiedliche Spannungsbereiche sein, zum Beispiel. Ein Leistungshalbleiterbauelement oder eine elektrische Elementstruktur des Leistungshalbleiterbauelements (z.B. der ersten elektrischen Elementstruktur oder der zweiten elektrischen Elementstruktur) können eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V), mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Zum Beispiel können unterschiedliche Spannungen an die erste Region 120 des Halbleitersubstrats 110 und die zweite Region 130 des Halbleitersubstrats 110 bereitstellbar sein. Auf diese Weise können die erste elektrische Elementstruktur und die zweite elektrische Elementstruktur in unterschiedlichen Spannungsbereichen betrieben werden. Zum Beispiel können die Spannungen durch eine externe Steuerschaltung bereitgestellt werden, die mit dem Halbleiterbauelement 100 verbunden ist. Alternativ kann das Halbleiterbauelement 100 eine Steuerungsschaltung zum Bereitstellen der Spannungen aufweisen. Die Steuerungsschaltung kann an dem Halbleitersubstrat 110 implementiert sein, zum Beispiel.
  • Zum Beispiel kann eine erste Spannung an die erste Region 120 des Halbleitersubstrats 110 bereitgestellt werden und eine zweite Spannung kann an die zweite Region 130 des Halbleitersubstrats 110 bereitgestellt werden. Eine Differenz zwischen der ersten Spannung und der zweiten Spannung kann größer sein als 10V (oder größer als 100V oder größer als 1kV).
  • Zum Beispiel können die erste elektrische Elementstruktur und die zweite elektrische Elementstruktur auf unterschiedlichen Massepotentialen betrieben werden. Zum Beispiel kann eine Differenz zwischen dem Massepotential der ersten elektrischen Elementstruktur und dem Massepotential der zweiten elektrischen Elementstruktur größer sein als 100V (oder größer als 250V, größer als 500V oder größer als 1kV) und kleiner als 6kV (oder kleiner als 5kV oder kleiner als 2kV). Die Differenz zwischen dem Massepotential der ersten elektrischen Elementstruktur und dem Massepotential der zweiten elektrischen Elementstruktur kann zum Beispiel 1200V sein.
  • Zum Beispiel kann eine vertikale Richtung oder eine vertikale Abmessung orthogonal zu der Vorderseitenoberfläche des Halbleitersubstrats 110 gemessen werden und eine laterale Richtung oder laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Halbleitersubstrats 110 gemessen werden. Die Vorderseite oder Vorderseitenoberfläche des Halbleitersubstrats 110 kann die Seite sein, die zum Implementieren von höher entwickelten und komplexeren Strukturen verwendet wird als an der Rückseite des Halbleitersubstrats 110, da die Prozessparameter (z. B. Temperatur) und die Handhabung für die Rückseite eingeschränkt sein können, wenn z. B. bereits Strukturen an einer Seite des Halbleitersubstrats 110 gebildet sind.
  • 2 zeigt eine schematische Draufsicht eines Teils eines anderen Halbleiterbauelements 200. Die Implementierung des Halbleiterbauelements 200 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 100 umfasst eine zweite Region 130 eines Halbleitersubstrats und vier erste Regionen 120 des Halbleitersubstrats. Die ersten Regionen 120 sind jeweils von der zweiten Region 130 durch eine entsprechende Isolationsstruktur 140 lateral elektrisch isoliert. Die erste Region 120-1 kann auf einem ersten Potential sein (z.B. Potential 1) und die zweite Region 130 kann auf einem zweiten Potential sein (z.B. Potential 2). Die Isolationsstruktur 140-1 umgibt die erste Region 120-1. Zum Beispiel kann die Isolationsstruktur 140-1 einen Graben oder eine Tiefgraben-Isolationsstruktur (DTI; deep trench insulation) aufweisen. Zum Beispiel kann die Isolationsstruktur 140-1 einen DTI-Ring aufweisen. Die Isolationsstruktur 140-1 kann zum Beispiel eine (laterale) Durchbruchspannung (VBD) aufweisen. Zusätzlich umgibt die Isolationsstruktur 140-2 die erste Region 120-2. Zum Beispiel kann die Isolationsstruktur 140-2 zwei Gräben oder zwei DTI-Strukturen aufweisen. Zum Beispiel kann die Isolationsstruktur 140-2 zwei konzentrische DTI-Ringe aufweisen. Eine (laterale) Durchbruchspannung der Isolationsstruktur 140-2 kann (ca.) zwei Mal die (laterale) Durchbruchspannung der Isolationsstruktur 140-1 sein, zum Beispiel. Ferner umgibt die Isolationsstruktur 140-3 die erste Region 120-3. Zum Beispiel kann die Isolationsstruktur 140-3 drei Gräben oder drei DTI-Strukturen aufweisen. Zum Beispiel kann die Isolationsstruktur 140-3 drei konzentrische DTI-Ringe aufweisen. Eine (laterale) Durchbruchspannung der Isolationsstruktur 140-3 kann (ca.) drei Mal die (laterale) Durchbruchspannung der Isolationsstruktur 140-1 sein, zum Beispiel. Zusätzlich umgibt die Isolationsstruktur 140-4 die erste Region 120-4. Zum Beispiel kann die Isolationsstruktur 140-4 n Gräben oder n DTI-Strukturen aufweisen. Zum Beispiel kann die Isolationsstruktur 140-4 n konzentrische DTI-Ringe aufweisen. Eine (laterale) Durchbruchspannung der Isolationsstruktur 140-4 kann (ca.) n Mal die (laterale) Durchbruchspannung der Isolationsstruktur 140-1 sein, zum Beispiel. 2 kann das Halbleiterbauelement 200 nach einem Zwischen-Herstellungsschritt zeigen. Bei einem späteren Herstellungsschritt kann eine Verbindungsstruktur 150 zu dem Halbleiterbauelement 200 hinzugefügt werden.
  • 2 zeigt ein Beispiel einer Spannungsskalierung durch Verwendung von konzentrischen Grabenringen. Zum Beispiel können einige Regionen eingebracht werden, die potentialfrei sein können (z.B. Silizium-Inseln zwischen den DTI-Strukturen der Isolationsstrukturen 140 und/oder Polysilizium-Füllung der DTI-Strukturen der Isolationsstrukturen 140). Es kann ein Wunsch bestehen, die Potentiale der potentialfreien Regionen (z.B. von potentialfreien Bereichen) zu steuern.
  • Zum Beispiel kann das Halbleiterbauelement 200 eine Hochspannungs- (HV-) Isolation (z.B. bis zu einigen kV) haben. Als Isolationsschema können Übergangs-Isolationen oder dielektrische Merkmale (z.B. dicke Dielektrika) oder sogar ein Mischen der beiden verwendet werden. Zum Beispiel kann das Halbleiterbauelement 200 ein Element eines Gate-Treiber-Chips sein oder bilden, um die Steuerung mehrerer Leistungsbauelemente durch einen einzelnen Chip zu verwenden, der damit mehrere Regionen auf dem Chip mit HV-Fähigkeit umfassen kann. Um eine HV- oder HC-fähige Region des Halbleitersubstrats 110 (z.B. eines Wafers) zu definieren kann zum Beispiel eine dielektrische Isolation in vertikaler und lateraler Richtung bereitgestellt werden. In Richtung lateral (z.B. in Richtung der lateralen Richtung) kann dies mit einer Silizium-auf-Halbleiter (SOI) Technik implementiert werden. Die Dicke eines vergrabenen Oxids (BOX; buried oxide) kann z.B. durch eine gewünschte Spannungs-Fähigkeit des Chips definiert sein. Zum Beispiel kann eine laterale Isolation durch einen einzelnen Graben oder durch mehrere Gräben implementiert werden (z.B. unter Verwendung eines bereits existierenden Grabens, der zu weniger als der erwünschten HV in der Lage ist). Eine Skalierung der HV-Fähigkeit kann eingeführt werden durch Stapeln von DTI-Strukturen, um gewünschte Anforderungen zu erreichen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 2 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1) oder nachstehend (z. B. 3-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 3 zeigt eine schematische perspektivische Ansicht eines Teils eines anderen Halbleiterbauelements 300. Die Implementierung des Halbleiterbauelements 300 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 300 umfasst ein Halbleitersubstrat 110, das eine erste Region 120 und eine zweite Region 130 aufweist. Das Halbleitersubstrat 110 umfasst ferner eine vergrabene Isolationsschicht 310. Ferner umfasst das Halbleiterbauelement 300 einen ersten Graben 320 und einen zweiten Graben 330. Eine dritte Region 340 des Halbleitersubstrats 110 ist zwischen dem ersten Graben 320 und dem zweiten Graben 330 angeordnet. Der erste Graben 320, der zweite Graben 330 und die dritte Region 340 bilden eine Isolationsstruktur 140. Zusätzlich kann die dritte Region 340 eine Zwischenpotentialregion bilden (z.B. eine isolierte/potentialfreie Region). Zum Beispiel kann die dritte Region 340 Silizium aufweisen. Der erste Graben 320 umfasst ein Isolationsmaterial 321 und ein elektrisch leitendes Material 322 (z.B. eine Polysilizium-Füllung des ersten Grabens 320). Das elektrisch leitende Material 322 kann eine Zwischenpotentialregion bilden (z.B. eine isolierte/potentialfreie Region). Zusätzlich umfasst der zweite Graben 330 ein Isolationsmaterial 331 und ein elektrisch leitendes Material 332 (z.B. eine Polysilizium-Füllung des zweiten Grabens 330). Das elektrisch leitende Material 332 kann eine Zwischenpotentialregion bilden (z.B. eine isolierte/potentialfreie Region). Ferner können der erste Graben 320 und der zweite Graben 330 jeweils einen Grabenring bilden, der die erste Region 120 lateral umgibt. 3 kann das Halbleiterbauelement 300 nach einem Zwischen-Herstellungsschritt zeigen. Bei einem späteren Herstellungsschritt kann eine Verbindungsstruktur 150 zu dem Halbleiterbauelement 300 hinzugefügt werden.
  • 3 zeigt ein Beispiel mit zwei Grabenringen. Zum Beispiel können die Grabenringe isolierte/potentialfreie Regionen definieren, die eine Silizium- und/oder Polysilizium-Füllung aufweisen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 3 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-2) oder nachstehend (z.B. 4-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4 zeigt einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements 400. Die Implementierung des Halbleiterbauelements 400 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 400 umfasst ein Halbleitersubstrat 110 mit einer ersten Region 120, einer zweiten Region 130 und einer dritten Region 340. Zum Beispiel können das Halbleitersubstrat 110 und/oder die zweite Region 130 Silizium aufweisen. Das Halbleitersubstrat 110 umfasst ferner eine vergrabene Isolationsschicht 310. Zum Beispiel umfasst die vergrabene Isolationsschicht 310 ein Oxid (z.B. Siliziumoxid) oder Aluminiumnitrid. Die vergrabene Isolationsschicht 310 kann ein vergrabenes Dielektrikum sein, zum Beispiel. Ferner umfasst das Halbleiterbauelement 400 einen ersten Graben 320 und einen zweiten Graben 330. Der erste Graben 320, der zweite Graben 330 und die dritte Region 340 bilden eine Isolationsstruktur 140. Die zweite Region 130, die dritte Region 340, der erste Graben 320 und der zweite Graben 330 umgeben die erste Region 120 lateral. Ferner umfasst der erste Graben 320 ein Isolationsmaterial 321 (z.B. ein Dielektrikum oder ein Oxid) und ein elektrisch leitendes Material 322 (z.B. eine leitende Füllung oder eine Polysilizium-Füllung des ersten Grabens 320). Zusätzlich umfasst der zweite Graben 330 ein Isolationsmaterial 331 (z.B. ein Dielektrikum oder ein Oxid) und ein elektrisch leitendes Material 332 (z.B. eine leitende Füllung oder eine Polysilizium-Füllung des zweiten Grabens 330). Zum Beispiel können die dritte Region 340, das elektrisch leitende Material 322 und das elektrisch leitende Material 332 Zwischenpotentialregionen (z.B. potentialfreie Regionen) bilden. Die erste Region 120 kann auf einem ersten Potential sein (z.B. Potential 2) und die zweite Region 130 kann auf einem zweiten Potential sein (z.B. Potential 1), zum Beispiel. 4 kann das Halbleiterbauelement 400 nach einem Zwischen-Herstellungsschritt zeigen. Bei einem späteren Herstellungsschritt kann eine Verbindungsstruktur 150 zu dem Halbleiterbauelement 400 hinzugefügt werden.
  • 4 zeigt ein Beispiel mit zwei Grabenringen. Eine angelegte Spannung V (z.B. an die Isolationsstruktur 140) kann gegeben sein durch eine Differenz zwischen dem zweiten Potential und dem ersten Potential. V = Potential 1 - Potential 2.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 4 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-3) oder nachstehend (z.B. 5-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 5 zeigt einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements 500. Die Implementierung des Halbleiterbauelements 500 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 500 umfasst ein Halbleitersubstrat 110 mit einer ersten Region 120, einer zweiten Region 130 und einer dritten Region 340. Zum Beispiel können das Halbleitersubstrat 110 und/oder die zweite Region 130 Silizium aufweisen. Das Halbleitersubstrat 110 umfasst ferner eine vergrabene Isolationsschicht 310. Zum Beispiel umfasst die vergrabene Isolationsschicht 310 ein Oxid (z.B. Siliziumoxid) oder Aluminiumnitrid. Die vergrabene Isolationsschicht 310 kann ein vergrabenes Dielektrikum sein, zum Beispiel. Ferner umfasst das Halbleiterbauelement 500 einen ersten Graben 320 und einen zweiten Graben 330. Der erste Graben 320, der zweite Graben 330 und die dritte Region 340 bilden eine Isolationsstruktur 140. Ferner umfasst der erste Graben 320 ein Isolationsmaterial 321 und ein elektrisch leitendes Material 322. Zusätzlich umfasst der zweite Graben 330 ein Isolationsmaterial 331 und ein elektrisch leitendes Material 332. Das Halbleiterbauelement 500 umfasst ferner eine Verbindungsstruktur 150 (z.B. eine DLC-Schicht). Die Verbindungsstruktur 150 ist elektrisch mit der ersten Region 120 , dem elektrisch leitenden Material 322 innerhalb des ersten Grabens 320, der dritten Region 340, dem elektrisch leitenden Material 322 innerhalb des zweiten Grabens 330 und der zweiten Region 320 verbunden. Zum Beispiel kann die erste Region 120 kann auf einem ersten Potential sein (z.B. Potential 2) und die zweite Region 130 kann auf einem zweiten Potential sein (z.B. Potential 1). Elektrische Ströme können (z.B. aufgrund der unterschiedlichen Potentiale der ersten Region 120 und der zweiten Region 130) von der ersten Region 120 zu dem elektrisch leitenden Material 322 innerhalb des ersten Grabens 320, zu der dritten Region 340, zu dem elektrisch leitenden Material 332 innerhalb des zweiten Grabens 330 und zu der zweiten Region 320 über die leitende Struktur 150 fließen, wie durch Pfeile 510 angezeigt ist. Zusätzlich umfasst das Halbleiterbauelement 500 eine dielektrische Struktur 520, die benachbart zu der ersten Region 120, der zweiten Region 130 und der Verbindungsstruktur 150 angeordnet ist. Zum Beispiel kann die dielektrische Struktur 520 ein Oxid (z.B. Siliziumoxid), Borphosphorsilicatglas und/oder ein BEOL-Dielektrikum (BEOL = back end of line) aufweisen. Ein Strom kann (z.B. aufgrund der unterschiedlichen Potentiale der ersten Region 120 und der zweiten Region 130) von der ersten Region 120 zu der zweiten Region 130 über die dielektrische Struktur 520 fließen, wie durch einen Pfeil 530 angezeigt ist. Zum Beispiel kann eine Amplitude des Stroms durch die dielektrische Struktur 520 kleiner sein als eine Amplitude des Stroms durch die Verbindungsstruktur 140. Ein Lecken der Verbindungsstruktur 150 (z.B. ein Lecken I hoch) kann größer sein als ein Lecken der dielektrischen Struktur 520 (z.B. ein Lecken I niedrig).
  • 5 zeigt ein Beispiel des Implementierens einer Schicht mit erhöhtem Lecken, was Potentiale definieren kann. Zum Beispiel kann die Verbindungsstruktur 150 ein verstärktes Lecken im Vergleich zu der dielektrischen Struktur 520 (z.B. BPSG oder ein Oxid von BEOL) aufweisen. Die Verbindungsstruktur 150 kann ein Nitrid (z.B. Siliziumnitrid) und/oder einen diamantartigen Kohlenstoff (DLC) aufweisen.
  • Zum Beispiel, um die Zwischenpotentialregionen oder die potentialfreien Regionen auf ein definiertes Potential zu klemmen, kann die Verbindungsstruktur 150 (z.B. eine leckende dielektrische Schicht) über dem ersten Graben 320 und dem zweiten Graben 330 eingebracht werden (z.B. über Hochspannungs- (HV-) Grabenringen). Ein Leckstrom, der durch die Verbindungsstruktur 150 (z.B. die Schicht) eingebracht wird, kann höher sein als jegliches umgebende Dielektrikum (z.B. ein Leckstrom von jeglichem umgebenden Dielektrikum), sodass er die Potentiale definieren kann.
  • Zum Beispiel kann für die Verbindungsstruktur 150 diamantartiger Kohlenstoff (DLC) sowie hydriertes Siliziumcarbid (SiC-H) sowie Siliziumnitrid (Si3N4), oder jegliche Schicht mit größerem oder erhöhtem Leckstrom im Vergleich zu Siliziumoxid (SiO2) verwendet werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-4) oder nachstehend (z.B. 6-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 6 zeigt eine schematische perspektivische Ansicht eines Teils eines anderen Halbleiterbauelements 600. Die Implementierung des Halbleiterbauelements 600 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 3 beschrieben ist. Das Halbleiterbauelement 600 unterscheidet sich von dem Halbleiterbauelement, das in Verbindung mit 3 beschrieben wurde, durch eine Verbindungsstruktur 150 (z.B. DLC oder eine DLC-Schicht). Die Verbindungsstruktur 150 ist an einer Oberfläche (z.B. einer Vorderseitenoberfläche) des Halbleitersubstrats 110 angeordnet und deckt einen Abschnitt der Oberfläche des Halbleitersubstrats 110 ab. Dadurch ist die Verbindungsstruktur 150 in Kontakt mit der ersten Region 120, der zweiten Region 130, der dritten Region 340, dem ersten Graben 320 und dem zweiten Graben 330. Die dritte Region 340, das elektrisch leitende Material 322 innerhalb des ersten Grabens 320 und das elektrisch leitende Material 332 innerhalb des zweiten Grabens 330 können zum Beispiel Zwischenpotentialregionen bilden. Zum Beispiel kann die Verbindungsstruktur 150 eine diamantartige Kohlenstoff-Schicht (DLC-Schicht) sein.
  • 6 zeigt ein Beispiel mit einer DLC-Schicht (z.B. die Verbindungsstruktur 150). Zum Beispiel können die potentialfreien Regionen (z.B. die Zwischenpotentialregionen) resistiv mit angelegten Potentialen gekoppelt sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 6 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-5) oder nachstehend (z.B. 7-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 7 zeigt einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements 700. Die Implementierung des Halbleiterbauelements 700 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 4 beschrieben ist. Das Halbleiterbauelement 700 unterscheidet sich von dem Halbleiterbauelement, das in Verbindung mit 4 beschrieben wurde, durch eine Verbindungsstruktur 150 (z.B. eine DLC-Schicht). Die Verbindungsstruktur 150 ist an einer Oberfläche (z.B. einer Vorderseitenoberfläche) des Halbleitersubstrats 110 angeordnet und deckt einen Abschnitt der Oberfläche des Halbleitersubstrats 110 ab. Dadurch ist die Verbindungsstruktur 150 in Kontakt mit der ersten Region 120, der zweiten Region 130-1, der dritten Region 340-1, dem ersten Graben 320-1 und dem zweiten Graben 330-1. Die dritte Region 340-1, das elektrisch leitende Material 322-1 innerhalb des ersten Grabens 320-1 und das elektrisch leitende Material 332-1 innerhalb des zweiten Grabens 330-1 können zum Beispiel Zwischenpotentialregionen bilden. Zum Beispiel kann die Verbindungsstruktur 150 eine diamantartige Kohlenstoff-Schicht (DLC-Schicht) sein. Die erste Region 120 kann auf einem ersten Potential sein (z.B. Potential 2) und die zweite 130 kann auf einem zweiten Potential sein (z.B. Potential 1), zum Beispiel.
  • 7 zeigt ein Beispiel mit einer DLC-Schicht (z.B. die Verbindungsstruktur 150). Eine angelegte Spannung V (z.B. an die Isolationsstruktur 140) kann gegeben sein durch eine Differenz zwischen dem zweiten Potential und dem ersten Potential. V = Potential 1 - Potential 2.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 7 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-6) oder nachstehend (z.B. 8-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 8 zeigt einen schematischen Querschnitt eines Teils eines anderen Halbleiterbauelements 800. Die Implementierung des Halbleiterbauelements 800 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 800 umfasst ein Halbleitersubstrat 110 mit einer ersten Region 120, zwei zweiten Regionen 130 und zwei dritten Regionen 340. Zum Beispiel können das Halbleitersubstrat 110 und/oder die zweite Region 130-2 Silizium aufweisen. Das Halbleitersubstrat 110 umfasst ferner eine vergrabene Isolationsschicht 310.
  • Zum Beispiel umfasst die vergrabene Isolationsschicht 310 ein Oxid (z.B. Siliziumoxid) oder Aluminiumnitrid. Die vergrabene Isolationsschicht 310 kann ein vergrabenes Dielektrikum sein, zum Beispiel. Ferner umfasst das Halbleiterbauelement 800 zwei erste Gräben 320 und zwei zweite Gräben 330. Die ersten Gräben 320, die zweiten Gräben 330 und die dritten Regionen 340 bilden Isolationsstrukturen 140. Ferner umfassen die ersten Gräben 320 jeweils ein Isolationsmaterial 321 und ein elektrisch leitendes Material 322. Zusätzlich umfassen die zweiten Gräben 330 jeweils ein Isolationsmaterial 331 und ein elektrisch leitendes Material 332. Die ersten Gräben 120, die zweiten Gräben 130 und die dritte Region 340 können eine Tief-Grabenisolations- (DTI-) Struktur bilden.
  • Das Halbleiterbauelement 500 umfasst ferner zwei Verbindungsstrukturen 150 (z.B. DLC-Schichten). Die Verbindungsstruktur 150-1 ist benachbart zu der ersten Region 120, dem ersten Graben 320-1, der dritten Region 340-1, dem zweiten Graben 33-1 und der zweiten Region 320-1 angeordnet. Ferner ist die Verbindungsstruktur 150-1 in Kontakt mit dem Isolationsmaterial 321-1 und dem elektrisch leitenden Material 322-1 innerhalb des ersten Grabens 320-1 und in Kontakt mit dem Isolationsmaterial 331-1 und dem elektrisch leitenden Material 332-1 innerhalb des zweiten Grabens 330-1. Die Verbindungsstruktur 150-2 ist benachbart zu der ersten Region 120, dem ersten Graben 320-2, der dritten Region 340-2, dem zweiten Graben 330-2 und der zweiten Region 320-2 angeordnet. Ferner ist die Verbindungsstruktur 150-2 in Kontakt mit dem elektrisch leitenden Material 322-2 innerhalb des ersten Grabens 320-2 und in Kontakt mit dem elektrisch leitenden Material 332-2 innerhalb des zweiten Grabens 330-2. Ferner ist die Verbindungsstruktur 150-2 elektrisch von dem Isolationsmaterial 321-2 innerhalb des ersten Grabens 320-2 und von dem Isolationsmaterial 331-3 innerhalb des zweiten Grabens 330-2 durch Kontaktlöcher 810 isoliert. Die Kontaktlöcher 810 können ein Oxid (z.B. Siliziumoxid), Borphosphorsilicatglas und/oder ein BEOL-Dielektrikum aufweisen.
  • Zusätzlich umfasst das Halbleiterbauelement 800 eine dielektrische Struktur 520, die benachbart zu der ersten Region 120, den zweiten Regionen 130 und den Verbindungsstrukturen 150 angeordnet ist. Zum Beispiel kann die dielektrische Struktur 520 ein Oxid (z.B. Siliziumoxid), Borphosphorsilicatglas und/oder ein BEOL-Dielektrikum aufweisen.
  • 8 zeigt ein Beispiel von Versionen einer Kontaktbildung. Zum Beispiel kann die Verbindungsstruktur 150-1 (z.B. ein DLC) vollständig alle Regionen kontaktieren, z. B. Silizium, Poly (z.B. Polysilizium) und Oxid der DTI-Struktur. Zum Beispiel kann die Verbindungsstruktur 150-2 (z.B. ein DLC) nur leitende Regionen kontaktieren, z. B. Silizium und Poly (z.B. Polysilizium), (kein Oxid-Kontakt). Zum Beispiel kann die Verbindungsstruktur 150 (z.B. ein Kontakt) auf allen Oberflächen flach sein oder durch die Kontaktlöcher 810 in einem Oxid definiert sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 8 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-7) oder nachstehend (z.B. 9-10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 9 zeigt ein schematisches Blockdiagramm eines Teils eines anderen Halbleiterbauelements 900. Die Implementierung des Halbleiterbauelements 900 kann ähnlich zu der Implementierung des Halbleiterbauelements sein, die in Verbindung mit 1 beschrieben ist. Das Halbleiterbauelement 900 umfasst ein Halbleitersubstrat, das zwei erste Regionen 120 und eine zweite Region 130 aufweist. Die ersten Regionen 120 sind von der zweiten Region 130 durch eine Isolationsstruktur 140 lateral elektrisch isoliert. Zusätzlich sind die ersten Regionen 120 lateral elektrisch voneinander durch eine weitere Isolationsstruktur 910 isoliert. Die weitere Isolationsstruktur 910 kann zum Beispiel ähnlich zu der Isolationsstruktur 140 implementiert sein. Zusätzlich sind vier Verbindungsstrukturen 150 an einer Oberfläche des Halbleitersubstrats angeordnet. Die Verbindungsstrukturen 150 sind jeweils in Kontakt mit zumindest einem Abschnitt der Isolationsstruktur 140 und mit einer der ersten Regionen 120 und der zweiten Region 130. Optional kann eine weitere Verbindungsstruktur, die in Kontakt mit zumindest einem Abschnitt der weiteren Isolationsstruktur 910 und mit beiden ersten Regionen 120 ist, an der Oberfläche des Halbleitersubstrats bereitgestellt sein. Die weitere Verbindungsstruktur kann zum Beispiel ähnlich zu der Verbindungsstruktur 150 implementiert sein.
  • In jeder der ersten Regionen 120 ist eine erste elektronische Schaltung 920 angeordnet, die eine erste elektrische Elementstruktur aufweist. Ferner ist eine zweite elektronische Schaltung 930, die eine zweite elektrische Elementstruktur aufweist, in der zweiten Region 130 angeordnet. Die ersten elektronischen Schaltungen 920 können galvanisch von der zweiten elektronischen Schaltung 930 isoliert sein, zum Beispiel. Zusätzlich umfasst das Halbleiterbauelement 900 zwei Riesenmagnetowiderstands- (GMR-) Kopplerstrukturen 940. Die erste elektronische Schaltung 920-1 ist mit der zweiten elektronischen Schaltung 930 über die GMR-Kopplerstruktur 940-1 verbunden, und die zweite elektronische Schaltung 920-2 ist mit der zweiten elektronischen Schaltung 930 über die GMR-Kopplerstruktur 940-2 verbunden. Dadurch können die ersten elektrischen Elementstrukturen der ersten elektronischen Schaltungen 920 mit der zweiten elektrischen Elementstruktur der zweiten elektronischen Schaltung 930 über die GMR-Kontaktstrukturen 940 verbunden sein.
  • Zum Beispiel kann eine Operation der ersten elektronischen Schaltungen 920 durch die zweite elektronische Schaltung 930 gesteuert werden. Ein Prozessor oder ein Mikrocontroller können mit der zweiten elektronischen Schaltung 930 verbunden sein und ein entsprechendes Hochspannungs-Bauelement oder ein entsprechendes Hochleistungs-Bauelement (z.B. ein elektronischer Motor oder ein Leistungs-Schalter) können zum Beispiel mit jeder der ersten elektronischen Schaltungen 920 verbunden sein. Der Prozessor oder der Mikrocontroller können eine Operation der entsprechenden Hochspannungs-Bauelemente oder der entsprechenden Hochleistungs-Bauelemente mit Hilfe des Halbleiterbauelements 900 steuern. Zum Beispiel kann das Halbleiterbauelement 900 ein Element eines Treiber-Bauelements, eines Gate-Treiber-Bauelements oder einer Treiberintegrierten Schaltung (IC) bilden oder sein. Das Halbleiterbauelement 900 kann ein Element eines Treiber-Bauelements für einen elektronischen Motor, ein Batterieladegerät, ein Solar-Inverter-Bauelement, eines Wechselrichters (SMPS, switched-mode power supply), einer unterbrechungsfreien Stromversorgung (USV), eines Schweißgeräts und/oder eines Induktionsherdes bilden oder sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 9 gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z.B. 1-8) oder nachstehend (z.B. 10) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 10 zeigt ein Flussdiagramm eines Verfahrens 1000 zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst das Bilden 1010 einer Isolationsstruktur 140, die lateral zwischen einer ersten Region 120 und einer zweiten Region 130 eines Halbleitersubstrats 110 in dem Halbleitersubstrat 110 angeordnet ist. Die Isolationsstruktur 140 isoliert die erste Region 120 lateral von der zweiten Region 130 in dem Halbleitersubstrat 110. Zusätzlich umfasst das Verfahren 1000 das Bilden 1020 einer Verbindungsstruktur 150, die an einer Oberfläche des Halbleitersubstrats 110 angeordnet ist. Die Verbindungsstruktur 150 ist in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur 140 und mit zumindest einer der ersten Region 120 und der zweiten Region 130. Zusätzlich weist zumindest eine Teilstruktur der Verbindungsstruktur 150 einen spezifischen elektrischen Widerstand größer als 1*103 Ωm (oder größer als 1*104 Ωm, größer als 1*105 Ωm, oder größer als 1*106 Ωm) und kleiner als 1*1012 Ωm (oder kleiner als 1 * 101 Ωm Qm, kleiner als 1 * 1010 Ωm, kleiner als 1 * 109 Ωm, oder kleiner als 1*108 Ωm) auf.
  • Auf diese Weise kann ein Halbleiterbauelement umfassend ein Halbleitersubstrat 110 mit einer verbesserten lateralen elektrischen Isolation zwischen einer ersten Region 120 und einer zweiten Region 130 des Halbleitersubstrats 110 gebildet werden. Dadurch kann ein Halbleiterbauelement mit einer verbesserten elektrischen Isolation gebildet werden.
  • Zum Beispiel kann das Bilden 1010 der Isolationsstruktur 140 das Ätzen eines ersten Grabens 320 in das Halbleitersubstrat 100 aufweisen. Der geätzte erste Graben 320 kann zumindest teilweise mit einem Isolationsmaterial 321 (z.B. Siliziumoxid) und einem elektrisch leitenden Material 322 (z.B. Polysilizium) gefüllt sein, zum Beispiel. Zum Beispiel kann der erste Graben 320 die erste Region 120 lateral umgeben. Optional kann das Bilden 1010 der Isolationsstruktur 140 das Bilden einer Mehrzahl von Gräben in dem Halbleitersubstrat 110 an einer Schnittstelle zwischen der ersten Region 120 und der zweiten Region 130 aufweisen. Die Gräben der Mehrzahl von Gräben können zum Beispiel ähnlich zu dem ersten Graben 320 implementiert sein.
  • Zum Beispiel kann das Bilden 1020 der Verbindungsstruktur 150 das Abscheiden einer diamantartigen Kohlenstoffschicht, einer hydrierten Siliziumcarbid-Schicht oder einer Siliziumnitridschicht an der Oberfläche des Halbleitersubstrats 110 und das Strukturieren der abgeschiedenen diamantartigen Kohlenstoffschicht, der abgeschiedenen hydrierten Siliziumcarbid-Schicht oder der abgeschiedenen Siliziumnitridschicht aufweisen.
  • Zum Beispiel kann das Verfahren 1000 ferner das Bonden eines Donator-Halbleitersubstrats an ein Basis-Halbleitersubstrat und das horizontale Spalten des gebondeten Donator-Halbleitersubstrats aufweisen, um das Halbleitersubstrat 110 und ein weiteres Donatorsubstrat zu bilden. Eine Isolationsschicht (z.B. eine Siliziumoxidschicht) kann an einer Oberfläche des Donator-Halbleitersubstrats oder an allen Oberflächen des Donator-Halbleitersubstrats vor dem Bonden des Donator-Halbleitersubstrats an das Basis-Halbleitersubstrat (z.B. ein auf Silizium basierendes Substrat) gebildet werden. Auf diese Weise kann ein Silizium-auf-Isolator-Substrat als das Halbleitersubstrat 110 bereitgestellt werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 10 dargestellte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren vorstehend (z. B. 1-9) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Einige Ausführungsbeispiele beziehen sich auf das Definieren von Potentialen von potentialfreien Regionen durch Verwenden einer definierten dielektrischen Schicht.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorab detailliert beschriebenen Beispiele und Figuren erwähnt und beschrieben wurden, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein ähnliches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal zusätzlich in das andere Beispiel einzuführen.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines oder mehrerer der obigen Verfahren sein oder sich darauf beziehen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Schritte, Operationen oder Prozesse verschiedener, oben beschriebener Verfahren können durch programmierte Computer oder Prozessoren ausgeführt werden. Beispiele können auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen-, prozessor- oder computerlesbar sind und maschinenausführbare, prozessorausführbare oder computerausführbare Programme von Anweisungen codieren. Die Anweisungen führen einige oder alle der Schritte der oben beschriebenen Verfahren durch oder veranlassen die Durchführung. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer, Prozessoren oder Steuerungseinheiten programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch bestimmte Beispiele derselben sollen deren Entsprechungen umfassen.
  • Ein Blockdiagramm kann z. B. ein detailliertes Schaltungsdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise kann ein Ablaufdiagramm, ein Flussdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist. In der Beschreibung oder in den Ansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert sein, die Mittel zum Ausführen von jedem der jeweiligen Schritte dieser Verfahren aufweist.
  • Es versteht sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte, Prozesse, Operationen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte, sofern dies nicht explizit oder implizit anderweitig angegeben ist, z. B. aus technischen Gründen. Durch die Offenbarung von mehreren Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teil-Schritte, -Funktionen, -Prozesse oder -Operationen einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims (17)

  1. Ein Halbleiterbauelement (100, 200, 300, 400, 500, 600, 700, 800, 900), umfassend: ein Halbleitersubstrat (110) umfassend eine erste Region (120) und eine zweite Region (130); eine Isolationsstruktur (140), die lateral zwischen der ersten Region (120) und der zweiten Region (130) in dem Halbleitersubstrat (110) angeordnet ist, wobei die Isolationsstruktur (140) die erste Region (120) lateral von der zweiten Region (130) in dem Halbleitersubstrat (110) isoliert, und wobei die Isolationsstruktur (140) die erste Region (120) des Halbleitersubstrats (110) lateral umgibt; eine Verbindungsstruktur (150), die an einer Oberfläche des Halbleitersubstrats (110) angeordnet ist, wobei die Verbindungsstruktur (150) in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur (140) und mit zumindest einer der ersten Region (120) und der zweiten Region (130) ist, und wobei zumindest eine Teilstruktur der Verbindungsstruktur (150) einen spezifischen elektrischen Widerstand größer als 1*103 Ωm und kleiner als 1*1012 Ωm aufweist; und eine vergrabene Isolationsschicht (310), die innerhalb des Halbleitersubstrats (110) angeordnet ist, wobei die vergrabene Isolationsschicht (310) zumindest eine der ersten Region (120) und der zweiten Region (130) vertikal von einem Volumen des Halbleitersubstrats (110) isoliert, und wobei sich die Isolationsstruktur (140) vertikal von der Oberfläche des Halbleitersubstrats (110) zu der vergrabenen Isolationsschicht (310) erstreckt.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei zumindest die Teilstruktur der Verbindungsstruktur (150) eine einzelne oder eine Kombination mehrerer der folgenden Strukturen ist: eine Metall-Oxid-Struktur, eine Metall-Nitrid-Struktur, eine Diamant-Struktur, eine diamantartige Struktur, eine diamantartige Kohlenstoff-Struktur, eine Siliziumcarbid-Struktur, eine siliziumcarbidartige Struktur, eine hydrierte Siliziumcarbid-Struktur, eine Siliziumoxid-Struktur und eine Siliziumnitrid-Struktur ist.
  3. Das Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei die Verbindungsstruktur (150) in Kontakt mit der ersten Region (120) des Halbleitersubstrats (110) und der zweiten Region (130) des Halbleitersubstrats (110) ist.
  4. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die Teilstruktur der Isolationsstruktur (140) durch eine Zwischenpotentialregion implementiert ist, die ein elektrisch leitendes Material (322, 332) und/oder ein Halbleitermaterial aufweist.
  5. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die Isolationsstruktur (140) einen ersten Graben (320) aufweist, der sich von der Oberfläche des Halbleitersubstrats (110) in das Halbleitersubstrat (110) erstreckt, wobei die Teilstruktur der Isolationsstruktur (140) eine Zwischenpotentialregion aufweist, die innerhalb des ersten Grabens (320) angeordnet ist, wobei Isolationsmaterial zwischen einer Wand des ersten Grabens (320) und der Zwischenpotentialregion angeordnet ist, und wobei die Zwischenpotentialregion in Kontakt mit der Teilstruktur der Verbindungsstruktur (150) ist.
  6. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei die Isolationsstruktur (140) einen ersten Graben (320) und einen zweiten Graben (330) aufweist, die sich von der Oberfläche des Halbleitersubstrats (110) in das Halbleitersubstrat (110) erstrecken, wobei der erste Graben (320) und der zweite Graben (330) jeweils zumindest teilweise mit einem Isolationsmaterial (321, 331) gefüllt sind, wobei der erste Graben (320) elektrisch eine dritte Region (340) des Halbleitersubstrats (110) lateral von der ersten Region (120) des Halbleitersubstrats (110) isoliert, wobei der zweite Graben (330) elektrisch die dritte Region (340) des Halbleitersubstrats (110) lateral von der zweiten Region (130) des Halbleitersubstrats (110) isoliert, und wobei die Teilstruktur der Isolationsstruktur (140) durch die dritte Region (340) des Halbleitersubstrats (110) implementiert ist.
  7. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die vergrabene Isolationsschicht (310) Siliziumoxid und/oder Aluminiumnitrid aufweist.
  8. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die zweite Region (130) des Halbleitersubstrats (110) die erste Region (120) des Halbleitersubstrats (110) lateral umgibt.
  9. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die zweite Region (130) des Halbleitersubstrats (110) die Isolationsstruktur (140) lateral umgibt.
  10. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die Verbindungsstruktur (150) nur Material mit einem spezifischen elektrischen Widerstand von weniger als 1*1012 Ωm aufweist.
  11. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die Verbindungsstruktur (150) eine Schicht ist, die direkt an der Oberfläche des Halbleitersubstrats (110) gebildet ist.
  12. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei das Halbleitersubstrat (110) ein Halbleiter-auf-Isolator-Substrat ist.
  13. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine erste elektrische Elementstruktur zumindest teilweise innerhalb der ersten Region (120) des Halbleitersubstrats (110) angeordnet ist, wobei eine zweite elektrische Elementstruktur zumindest teilweise innerhalb der zweiten Region (130) des Halbleitersubstrats (110) angeordnet ist, und wobei die erste elektrische Elementstruktur und die zweite elektrische Elementstruktur über eine Riesenmagnetowiderstands-Kopplerstruktur (940) verbunden sind.
  14. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die erste Region (120) des Halbleitersubstrats (110) galvanisch von der zweiten Region (130) des Halbleitersubstrats (110) isoliert ist.
  15. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine Durchbruchspannung einer ersten elektrischen Elementstruktur, die an der ersten Region (130) des Halbleitersubstrats (110) implementiert ist, größer ist als 10V.
  16. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei unterschiedliche Spannungen an die erste Region (120) des Halbleitersubstrats (110) und die zweite Region (130) des Halbleitersubstrats (110) bereitstellbar sind.
  17. Ein Verfahren (1000) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (1010) einer Isolationsstruktur (140), die lateral zwischen einer ersten Region (120) und einer zweiten Region (130) eines Halbleitersubstrats (110) in dem Halbleitersubstrat (110) angeordnet ist, wobei die Isolationsstruktur (140) die erste Region (120) lateral von der zweiten Region (130) in dem Halbleitersubstrat (110) isoliert, und wobei die Isolationsstruktur (140) die erste Region (120) des Halbleitersubstrats (110) lateral umgibt; Bilden (1020) einer Verbindungsstruktur (150), die an einer Oberfläche des Halbleitersubstrats (110) angeordnet ist, wobei die Verbindungsstruktur (150) in Kontakt mit zumindest einer Teilstruktur der Isolationsstruktur (140) und mit zumindest einer der ersten Region (120) und der zweiten Region (130) ist, und wobei zumindest eine Teilstruktur der Verbindungsstruktur (150) einen spezifischen elektrischen Widerstand größer als 1*103 Ωm und kleiner als 1*1012 Ωm aufweist; und Bilden einer vergrabenen Isolationsschicht (310), die innerhalb des Halbleitersubstrats (110) angeordnet ist, wobei die vergrabene Isolationsschicht (310) zumindest eine der ersten Region (120) und der zweiten Region (130) vertikal von einem Volumen des Halbleitersubstrats (110) isoliert, und wobei sich die Isolationsstruktur (140) vertikal von der Oberfläche des Halbleitersubstrats (110) zu der vergrabenen Isolationsschicht (310) erstreckt.
DE102017012262.8A 2017-01-27 2017-01-27 Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung Active DE102017012262B9 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017012262.8A DE102017012262B9 (de) 2017-01-27 2017-01-27 Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017012262.8A DE102017012262B9 (de) 2017-01-27 2017-01-27 Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung
DE102017101662.7A DE102017101662B4 (de) 2017-01-27 2017-01-27 Halbleiterbauelement mit einer Isolationsstruktur und einer Verbindungsstruktur sowie ein Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102017012262B3 DE102017012262B3 (de) 2021-05-06
DE102017012262B9 true DE102017012262B9 (de) 2021-10-21

Family

ID=62842844

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017101662.7A Active DE102017101662B4 (de) 2017-01-27 2017-01-27 Halbleiterbauelement mit einer Isolationsstruktur und einer Verbindungsstruktur sowie ein Verfahren zu dessen Herstellung
DE102017012262.8A Active DE102017012262B9 (de) 2017-01-27 2017-01-27 Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102017101662.7A Active DE102017101662B4 (de) 2017-01-27 2017-01-27 Halbleiterbauelement mit einer Isolationsstruktur und einer Verbindungsstruktur sowie ein Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US10727107B2 (de)
CN (2) CN117059563A (de)
DE (2) DE102017101662B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103730B4 (de) * 2019-02-14 2021-02-04 Infineon Technologies Austria Ag Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen
CN116093050A (zh) * 2022-09-09 2023-05-09 中国科学院上海微系统与信息技术研究所 半导体基底结构及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622890A (en) 1994-07-22 1997-04-22 Harris Corporation Method of making contact regions for narrow trenches in semiconductor devices
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100507A (en) 1981-06-17 1982-12-22 Philips Electronic Associated Method of making a vertical igfet
JPS6094757A (ja) 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
DE10231966A1 (de) 2002-07-15 2004-02-12 Infineon Technologies Ag Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7517736B2 (en) 2006-02-15 2009-04-14 International Business Machines Corporation Structure and method of chemically formed anchored metallic vias
US7964467B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Method, structure and design structure for customizing history effects of soi circuits
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP5766462B2 (ja) 2011-02-24 2015-08-19 ローム株式会社 半導体装置およびその製造方法
JP5724934B2 (ja) 2011-07-05 2015-05-27 株式会社デンソー 半導体装置
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
US8853774B2 (en) * 2012-11-30 2014-10-07 Infineon Technologies Ag Semiconductor device including trenches and method of manufacturing a semiconductor device
JP6266418B2 (ja) * 2014-04-14 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102254031B1 (ko) 2014-10-10 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622890A (en) 1994-07-22 1997-04-22 Harris Corporation Method of making contact regions for narrow trenches in semiconductor devices
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies

Also Published As

Publication number Publication date
US20180218939A1 (en) 2018-08-02
CN108364907A (zh) 2018-08-03
DE102017101662B4 (de) 2019-03-28
DE102017101662A1 (de) 2018-08-02
US10727107B2 (en) 2020-07-28
CN117059563A (zh) 2023-11-14
DE102017012262B3 (de) 2021-05-06

Similar Documents

Publication Publication Date Title
DE102014213565B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013022619B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102016108934B4 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102014216989A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE102015103323A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102015211087A1 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102017012262B9 (de) Halbleiterbauelement aufweisend eine vergrabene Isolationsschicht, eine Isolationsstruktur und eine Verbindungsstruktur sowie Verfahren zu dessen Herstellung
DE102016122568A1 (de) Nitridhalbleitervorrichtung und verfahren zur herstellung derselben
DE102011006220A1 (de) Leistungshalbleitervorrichtung
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102014203629A1 (de) Integrierte Silizium-auf-Isolator-Schaltkreise mit lokaler Oxidation von Silizium und Verfahren zu ihrer Herstellung
DE102007055290A1 (de) Halbleitervorrichtung
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102011104305A1 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement
EP1312115B1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE102020004721A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102011086761B4 (de) Halbleitervorrichtung
DE102016108943B4 (de) Verfahren zum Bilden von Halbleiterbauelementen, Halbleiterbauelemente und Leistungshalbleiterbauelemente

Legal Events

Date Code Title Description
R129 Divisional application from

Ref document number: 102017101662

Country of ref document: DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative