DE102011086761B4

DE102011086761B4 - Halbleitervorrichtung

Info

Publication number: DE102011086761B4
Application number: DE102011086761.9A
Authority: DE
Inventors: Tomohide Terashima
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-12-29
Filing date: 2011-11-21
Publication date: 2014-05-08
Anticipated expiration: 2031-11-22
Also published as: TWI442548B; KR20120076306A; JP2012142449A; KR101329608B1; US8772903B2; DE102011086761A1; TW201238031A; CN102569358A; JP5565309B2; CN102569358B; US20120168767A1

Abstract

Halbleitervorrichtung, aufweisend: eine Mehrzahl an schwebenden Bereichen (3), die auf einer Oberfläche eines Halbleitersubstrats (1) in einer Reihe angeordnet sind, wobei die Mehrzahl an schwebenden Bereichen mit isolierenden Bereichen dazwischen versehen ist und einen ersten schwebenden Bereich (3(n)) und einen zweiten schwebenden Bereich aufweist, der von einem Inselbereich (3(n + 1)) eines vorgegebenen Potentials (Vn+1) auf dem Halbleitersubstrat weiter entfernt gelegen ist als der erste schwebende Bereich; eine Isolationsschicht (20), die zwischen jeden der Mehrzahl an schwebenden Bereichen und eine Halbleitermaterialschicht (10) des Halbleitersubstrats gesetzt ist; und einen Kapazitätsbildungsabschnitt (6), welcher eine externe Kapazität parallel entweder zur Kapazität des isolierenden Bereichs zwischen dem ersten schwebenden Bereich und dem Inselbereich des vorgegebenen Potentials oder zur Kapazität des isolierenden Bereichs zwischen jedem benachbarten Paar eines oder mehrerer aus der Mehrzahl an schwebenden Bereichen oder parallel zu beiden bildet, wobei der eine oder die mehreren schwebende(n) Bereich(e) den ersten schwebenden Bereich umfasst/umfassen.

Description

Die Erfindung betrifft eine Halbleitervorrichtung, in der eine Mehrzahl an unterschiedlichen Potentialbereichen vorhanden ist.
Halbleitervorrichtungen, die mit einer Struktur zum Vergrößern der Durchbruchspannung versehen sind, sind bekannt, wie es beispielsweise in JP 2000-243978 A offenbart ist. Insbesondere betrifft diese Veröffentlichung das Vorsehen einer hochzuverlässigen Hochspannungs-Halbleitervorrichtung, welche keine Verschlechterung der Durchbruchspannung (oder Spannungsfestigkeit) ihres pn-Übergangs unter einem Vorspannungs-Zuverlässigkeitstest bei hoher Temperatur zeigt. Die Halbleitervorrichtung, die in der Veröffentlichung offenbart ist, umfasst einen p-Diffusionsbereich und einen n-Diffusionsbereich, die auf einem n-Halbleitersubstrat ausgebildet sind, Plattenelektroden einer ersten Schicht, die auf einem Oxidfilm zwischen diesen Diffusionsbereichen vorhanden sind, und Plattenelektroden einer zweiten Schicht, die auf einem Zwischenschicht-Isolationsfilm auf den Plattenelektroden der ersten Schicht vorhanden sind. Somit sind diese Platten elektroden über dem pn-Übergang angeordnet und kapazitativ aneinander gekoppelt, wodurch die Durchbruchspannung des pn-Übergangs vergrößert wird.
Weiteren Stand der Technik enthält JP 06-216231 A .
In US 2010/0163987 A1 ist eine Halbleitervorrichtung beschrieben, bei der im Peripheriebereich eine Feldoxidschicht ringförmig um einen Drainbereich herum gebildet ist. Eine ringförmige Gateisolierschicht ist entlang der Außenkante der Feldoxidschicht gebildet. Eine Gateelektrode ist ringförmig so gebildet, dass sie einen Elektrodenabschnitt, der auf der Gateisolierschicht gebildet ist, und einen Feldplattenabschnitt, der auf der Feldoxidschicht gebildet ist, enthält. Erste schwebende Platten sind ringförmig auf der Feldoxidschicht gebildet. Ein Zwischenlagendielektrikum ist auf dem gesamten Substrat gebildet. Zweite schwebende Platten sind ringförmig auf dem Zwischenlagendielektrikum in einem Bereich oberhalb der ersten schwebenden Platten gebildet.
In US 6,921,945 A1 ist eine Halbleitervorrichtung beschrieben, bei der eine Halbleiterschicht, die auf einer vergrabenen Oxidschicht gebildet ist, einen ersten p-Bereich, einen n⁺-Bereich und einen n^–-Bereich enthält, die gemeinsam eine Diode bilden. Eine Mehrzahl zweiter p-Bereiche sind auf einem Bodenabschnitt der Halbleiterschicht angeordnet. Eine Mehrzahl isolierender Oxidschichten ist jeweils zwischen den zweiten p-Bereichen angeordnet.
Im übrigen hat der Erfinder die Konfigurationen von Halbleitervorrichtungen, wie beispielsweise ICs (integrierte Schaltungen), welche eine Mehrzahl an unterschiedlichen Potentialbereichen in sich aufweisen, intensiv studiert, um die Durchbruchspannung der Vorrichtungen zu vergrößern, und hat das Folgende herausgefunden:
10 ist eine Querschnittseitenansicht einer Halbleitervorrichtung und wird dazu verwendet, das Problem zu beschreiben, das durch die Erfindung gelöst werden soll. Die in 10 gezeigte Halbleitervorrichtung ist mit einem Substrat 1, einer Isolationsschicht 20 und einer Mehrzahl an Bereichen 3 unterschiedlicher Potentiale versehen. Das Halbleitersubstrat 1 ist ein sogenannter ”SOI”-Wafer (SOI = Silizium auf Isolator), der eine Halbleitermaterialschicht 10 und die Isolationsschicht 20 umfasst, welche eine SiO₂-Isolationsschicht ist. Die Bereiche 3 sind Inselbereiche auf diesem SOI-Wafer, welche voneinander getrennt und gegeneinander isoliert sind. In der folgenden Beschreibung wird die Mehrzahl an Bereichen 3 durch die Bezugszeichen 3(0), 3(1), ..., 3(k), 3(k + 1), ..., 3(n), und 3(n + 1) bezeichnet, um sie zu unterscheiden, wobei k und n positive ganze Zahlen sind (d. h., dass die Anzahl an Bereichen 3 gleich n + 2 ist).
Diese unterschiedlichen Potentialbereiche 3(0) bis 3(n + 1) werden durch Gräben voneinander getrennt und gegeneinander isoliert. Die n-Zwischenbereiche 3(1) bis 3(n), die zwischen dem äußersten rechten Bereich 3(0) und dem äußersten linken Bereich 3(n + 1) angeordnet sind, wie es in 10 zu erkennen ist, sind schwebende Bereiche, welche in einem Schwebezustand sind und im Wesentlichen die gleiche Konfiguration aufweisen. Diese schwebenden Bereiche 3(1) bis 3(n) werden nachstehend aus Gründen der Einfachheit der Erläuterung gemeinsam als die schwebenden Bereiche 3(k) bezeichnet, d. h., dass k eine positive ganze Zahl zwischen 1 und n ist. Wie in 10 zu sehen ist, wird ein Potential von 0(V) an den äußersten rechten Bereich 3(0) angelegt und ein Potential V_n+1(V) wird an den äußersten linken Bereich 3(n + 1) angelegt. Die Spannung (oder Potentialdifferenz) zwischen dem äußersten rechten und dem äußersten linken Bereich 3(0) und 3(n + 1) ist kapazitativ so aufgeteilt, dass die Bereiche 3(1) bis 3(n) auf unterschiedlichen Potentialen liegen. Die Potentiale der Bereiche 3(1) bis 3(n) werden jeweils durch V₁, V₂, ..., V_k, ..., V_n bezeichnet. Somit ist, wie in 10 gezeigt ist, die Hochspannung V_n+1 zwischen den Bereichen 3(0) und 3(n + 1) kapazitativ durch die Kapazitäten aufgeteilt, welche zwischen den Bereichen 3(0) bis 3(n + 1) ausgebildet sind, wodurch die gesamte Durchbruchsspannung der Vorrichtung erhöht wird.
Jedoch wurde durch den Erfinder dieser Erfindung herausgefunden, dass das obige Verfahren zur Vergrößerung der Durchbruchsspannung unter Einsatz eines Kapazitätsteilers den folgenden Nachteil aufweist:
11 ist ein äquivalentes Schaltungsdiagramm der Struktur von 10. Angenommen a_k stellt die Kapazität zwischen dem Bereich 3(k) und dem Substrat dar und b_k repräsentiert die Kapazität zwischen dem Bereich 3(k) und dem Bereich 3(k + 1), wobei k entweder 0 oder eine positive ganze Zahl ist. Dann gelten die folgenden Relationen: b₁(V₂ – V₁) = b₀V₁ + a₁V₁ b_k(V_k+1 – V_k) = b_k-1(V_k – V_k-1) + a_kV_k (1)
Wenn a_k und b_k Konstanten in Bezug auf den Wert k sind und durch a bzw. b repräsentiert werden, dann gelten die folgen Gleichungen:
V_k = ((a^k-1 – β^k-1)V₂ + (aβ^k-1 – βa^k-1)V₁)/(a – β) V₂ = (2 + a/b)V₁, und deshalb V_k = V₁(α^k – β^k)/(α – β) (3)
Da a > 1 und β < 1, vergrößert sich V_k im Wesentlichen proportional zu a^k. Dies bedeutet, dass, wenn a_k und b_k (oder a und b) in Bezug auf den Wert k konstant sind, es theoretisch unmöglich ist, die Spannungen zwischen benachbarten Bereichen 3(k) und 3(k + 1) anzugleichen, d. h. die Spannungen zwischen den Bereichen 3(0) und 3(1), zwischen den Bereichen 3(1) und 3(2) usw.. Es ist anzumerken, dass, wenn a << b gilt, dann ist V_k ~ kV₁. Jedoch ist dieser Zustand bei der Struktur von 10 schwer zu erreichen, da a_k/b_k im Wesentlichen konstant in Bezug auf den Wert von k ist.
Somit ist das vorstehend in Bezug auf 10 beschriebene Verfahren zum Vergrößern der Durchbruchsspannung, bei dem ein kapazatitativer Teiler aus aufeinander folgend angeordneten schwebenden Bereichen 3(k) eingesetzt wird, insofern nachteilig, als die Spannungen zwischen den schwebenden Bereichen 3(k) nicht gleich sind und mit abnehmendem Abstand vom Hochpotentialende der Vorrichtung zunehmen. Als Ergebnis davon werden unterschiedliche Spannungsbeanspruchungen auf die Trenngräben ausgeübt, was zu einer verringerten Gesamt-Durchbruchsspannung und zu einer verringerten Zuverlässigkeit führt.
Die Erfindung wurde gemacht, um die vorstehenden Probleme zu lösen. Es ist deshalb eine Aufgabe der Erfindung, eine Halbleitervorrichtung anzugeben, bei der Unterschiede zwischen den Spannungen zwischen einer Mehrzahl an benachbarten schwebenden Bereichen reduziert sind.
Diese Aufgabe wird durch eine Halbleitervorrichtung nach Anspruch 1 oder 6 gelöst. Weitere Ausgestaltungen sind in den Unteransprüchen angegeben.
Gemäß einem ersten Aspekt der Erfindung umfasst eine Halbleitervorrichtung eine Mehrzahl an schwebenden Bereichen, eine Isolationsschicht und einen Kapazitätsbildungsabschnitt. Die Mehrzahl an schwebenden Bereichen ist auf einer Oberfläche eines Halbleitersubstrats in einer Reihe angeordnet, wobei die Mehrzahl an schwebenden Bereichen mit isolierenden Bereichen versehen ist, die dazwischenliegen. Die Mehrzahl an schwebenden Bereichen umfasst einen ersten schwebenden Bereich und einen zweiten schwebenden Bereich. Der zweite schwebende Bereich ist weiter von einem Inselbereich eines vorgegebenen Potentials auf dem Halbleitersubstrat entfernt als der erste schwebende Bereich. Die Isolationsschicht ist zwischen jeden der Mehrzahl an schwebenden Bereichen und eine Halbleitermaterialschicht des Halbleitersubstrats gesetzt. Der Kapazitätsbildungsabschnitt bildet eine externe Kapazität parallel entweder zur Kapazität des isolierenden Bereichs zwischen dem ersten schwebenden Bereich und dem Inselbereich des vorgegebenen Potentials oder zur Kapazität des isolierenden Bereichs zwischen jedem benachbarten Paar aus einem oder mehreren der Mehrzahl an schwebenden Bereichen oder zu beiden, wobei der eine oder die mehreren schwebenden Bereiche den ersten schwebenden Bereich umfassen.
Gemäß einem zweiten Aspekt der Erfindung umfasst eine Halbleitervorrichtung eine Mehrzahl an schwebenden Bereichen, eine Isolationsschicht und einen Kapazitätsbildungsabschnitt. Die Mehrzahl an schwebenden Bereichen ist auf einer Oberfläche eines Halbleitersubstrats in einer Reihe angeordnet, wobei die Mehrzahl an schwebenden Bereichen mit den isolierenden Bereichen dazwischen versehen ist. Die Mehrzahl an schwebenden Bereichen umfasst einen ersten schwebenden Bereich und einen zweiten schwebenden Bereich. Der zweite schwebende Bereich ist weiter von einem Inselbereich eines vorgegebenen Potentials auf dem Halbleitersubstrat entfernt als der erste schwebende Bereich. Die Isolationsschicht ist zwischen jeden der Mehrzahl an schwebenden Bereichen und eine Halbleitermaterialschicht des Halbleitersubstrats gesetzt. Der Kapazitätsbildungsabschnitt erstreckt sich entweder entlang dem Halbleitersubstrat und oberhalb desselben oder entlang einer Seite der Reihe der Mehrzahl an schwebenden Bereichen auf der Oberfläche des Halbleitersubstrats, oder beides, so dass der Kapazitätsbildungsabschnitt kapazitativ mit einem oder mehreren der Mehrzahl an schwebenden Bereichen gekoppelt ist, wobei der eine oder die mehreren schwebende(n) Bereiche den ersten schwebenden Bereich umfasst/umfassen.
Gemäß dem ersten Aspekt der Erfindung ist eine Halbleitervorrichtung angegeben, bei der ein Kapazitätsbildungsabschnitt Kapazitäten bereitstellt, um die Differenzen zwischen den Spannungen zwischen benachbarten schwebenden Bereichen zu verringern.
Gemäß dem zweiten Aspekt der Erfindung ist eine andere Halbleitervorrichtung angegeben, bei der ein Kapazitätsbildungsabschnitt Kapazitäten bereitstellt, um die Differenzen zwischen den Spannungen zwischen benachbarten schwebenden Bereichen zu verringern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Querschnitts-Seitenansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung.
2 ist eine Querschnitts-Seitenansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung.
3 ist ein äquivalentes Schaltungsdiagramm der Struktur der Halbleitervorrichtung der fünften Ausführungsform.
4 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung.
5 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer siebten Ausführungsform der Erfindung.
6 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer achten Ausführungsform der Erfindung.
7 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer neunten Ausführungsform der Erfindung.
8 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform der Erfindung.
9 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung.
10 ist eine Querschnitts-Seitenansicht einer Halbleitervorrichtung und wird dazu verwendet, um das Problem zu beschreiben, das durch die Erfindung zu lösen ist.
11 ist ein äquivalentes Schaltungsdiagramm der Struktur von 10.
12 ist eine Draufsicht auf eine Halbleitervorrichtung und wird dazu verwendet, die Probleme zu beschreiben, die durch die zweite Ausführungsform zu lösen sind, bevor die Halbleitervorrichtung der zweiten Ausführungsform beschrieben wird.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Erste Ausführungsform
1 ist eine Querschnitts-Seitenansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung. Insbesondere wird gemäß der ersten Ausführungsform die Erfindung bei einer Mehrzahl an schwebenden Bereichen in einem IC (einer integrierten Schaltung) eingesetzt, der eine Mehrzahl an unterschiedlichen Potentialbereichen in sich aufweist.
Die Halbleitervorrichtung der ersten Ausführungsform umfasst, ebenso wie diejenige, die in 10 gezeigt ist, ein Substrat 1, eine Isolationsschicht 20, welche ein Isolationsfilm aus SiO₂ ist, und eine Mehrzahl an Bereichen 3 unterschiedlichen Potentials. Darüber hinaus ist das Substrat 1 dieser Halbleitervorrichtung, ebenso wie dasjenige der Halbleitervorrichtung von 10, ein sogenannter SOI-Wafer (Silizium auf Isolator), welcher eine Halbleitermaterialschicht 10 und die Isolationsschicht 20 umfasst, und die Bereiche 3 sind Inselbereiche auf diesem SOI-Wafer, welche voneinander getrennt und gegeneinander isoliert sind.
In der folgenden Beschreibung wird die Mehrzahl an Bereichen 3 durch die Bezugszeichen 3(0), 3(1), ..., 3(k), 3(k + 1), ... 3(n) und 3(n + 1) bezeichnet, um sie zu unterscheiden, wobei k und n positive ganze Zahlen sind (d. h., dass die Anzahl der Bereiche 3 gleich n + 1 ist). Darüber hinaus kann in der folgenden Beschreibung das Symbol a_k die Kapazität zwischen dem Bereich 3(k) und dem Substrat repräsentieren und b_k kann die Kapazität zwischen dem Bereich 3(k) und dem Bereich 3(k + 1) repräsentieren, wobei k gleich 0 oder eine positive ganze Zahl ist, ebenso wie in 11, welche ein äquivalentes Schaltungsdiagramm der Struktur von 10 ist.
Bei der Halbleitervorrichtung der ersten Ausführungsform sind die unterschiedlichen Potentialbereiche 3(0) bis 3(n + 1), ebenso wie bei derjenigen von 10, durch Gräben voneinander getrennt und gegeneinander isoliert. Die n mittleren Bereiche 3(1) bis 3(n) befinden sich, wie in 1 zu erkennen ist, im Schwebezustand und weisen im Wesentlichen die gleiche Konfiguration auf. Diese schwebenden Bereiche 3(1) bis 3(n) werden nachstehend aus Gründen der Einfachheit der Erläuterung gemeinsam als die schwebenden Bereiche 3(k) bezeichnet, wobei k eine positive ganze Zahl von 1 bis n ist. Bei der Halbleitervorrichtung der ersten Ausführungsform ist, ebenso wie bei derjenigen von 10, die Spannung zwischen dem äußersten rechten Bereich 3(0) und dem äußersten linken Bereich 3(n + 1), wie in 1 zu erkennen ist, bezüglich der Kapazität durch die Kapazitäten, die zwischen benachbarten Bereichen 3(k) und 3(k + 1) ausgebildet sind, aufgeteilt.
Wie in 1 gezeigt ist, umfasst die Halbleitervorrichtung der ersten Ausführungsform eine Mehrzahl externer Kapazitäten 6(k), von denen jede zwischen benachbarten Bereichen 3(k) und 3(k – 1) vorhanden ist. Diese externen Kapazitäten 6(k) können MOS-Kondensatoren sein, die durch Aluminiumverdrahtung miteinander verbunden sind. Die Werte der Mehrzahl an externen Kapazitäten 6(k) nehmen mit zunehmendem Wert k zu (d. h., dass die Werte dieser externen Kapazitäten 6(k) mit abnehmenden Abstand vom äußersten linken Bereich 3(n + 1) zunehmen, wie in 1 zu erkennen ist). Diese Struktur dient dazu, die Unterschiede zwischen den Spannungen zwischen benachbarten schwebenden Bereichen 3(k) und 3(k + 1) zu verringern.
Es sei insbesondere angenommen, dass in obiger Gleichung (1) V_k+1 – V_k = V₁ und V₁ konstant ist. Dann führt V_k = k·V₁ zu nachstehender Gleichung (4).
Es folgt aus Gleichung (4) und der Ungleichung a_jj > 0 dass es, um die Spannungen zwischen benachbarten schwebenden Bereichen 3(k) und 3(k + 1) anzugleichen, notwendig ist, dass die Werte der Kapazitäten b_k mit zunehmenden Wert von k zunehmen. Gemäß der ersten Ausführungsformen werden die Werte der externen Kapazitäten 6(k) so ausgewählt, dass sie mit zunehmendem Wert von k zunehmen, so dass das vorstehend beschriebene Erfordernis erfüllt wird, wodurch die Differenzen zwischen den Spannungen zwischen benachbarten Bereichen 3(k) und 3(k + 1) verringert werden.
Es ist anzumerken, dass die Differenzen zwischen den Spannungen zwischen benachbarten Bereichen 3(k) und 3(k + 1) mit abnehmendem Abstand von dem Hochpotentialende der Vorrichtung zunehmen. Deshalb ist es eine effektive Art, die Differenzen zwischen den Spannungen zwischen benachbarten Bereichen 3 zu reduzieren, externe Kapazitäten 6 nur mit Bereichen 3 auf der Hochpotentialseite der Struktur zu verbinden. Deshalb können in einer Variation der ersten Ausführungsform externe Kapazitäten 6 mit nur einem oder nur wenigen Bereichen 3 auf der linken Seite der Struktur verbunden werden, wie in 1 zu erkennen ist (d. h. mit den Bereichen 3(n), 3(n – 1) usw.).
Zweite Ausführungsform
Eine zweite Ausführungsform der Erfindung gibt eine Diode an, welche eine Struktur aufweist, die ähnlich derjenigen der Halbleitervorrichtung der ersten Ausführungsform ist und dadurch eine vergrößerte Durchbruchsspannung aufweist. Diese Diodenstruktur der zweiten Ausführungsform ermöglicht es, die Unterschiede zwischen den Spannungen zwischen benachbarten schwebenden Bereichen zu verringern, was zu einer vergrößerten Durchbruchsspannung der Diode führt.
12 ist eine Draufsicht auf eine Halbleitervorrichtung und wird dazu verwendet, die Probleme zu beschreiben, die durch die zweite Ausführungsform zu lösen sind, bevor die Halbleitervorrichtung der zweiten Ausführungsform beschrieben wird. 12 ist eine Draufsicht auf eine Struktur, die ähnlich derjenigen von 10 ist, welche eine Querschnittsansicht ist. Jedoch unterscheidet sich die Struktur von 12 von derjenigen von 10 dadurch, dass sie eine Diode mit n-Bereichen 80 und 50 und einem p-Bereich 40 umfasst. Des Weiteren sind, obwohl 12 aus Gründen der Einfachheit nur schwebende Bereiche 3(k) auf einer Seite der Diode zeigt, in der Realität schwebende Bereiche 3(k) auf beiden Seiten der in 12 gezeigten Diode vorhanden. Genauer ausgedrückt sind andere schwebende Bereiche 3(k) auf der unteren Seite der Diode vorhanden, wie in 12 zu sehen ist, und die unteren und oberen schwebenden Bereiche 3(k) sind in symmetrischer Konfiguration in Bezug auf die Diode angeordnet. Diese Konfiguration ermöglicht es, die Unterschiede zwischen den Spannungen zwischen benachbarten schwebenden Bereichen 3(k) zu verringern, wodurch die elektrische Feldkonzentration in der Verarmungsschicht der Diode niedrig gehalten wird und die Durchbruchsspannung erhöht wird.
Jedoch ist, wie vorstehend beschrieben wurde, die in 10 gezeigte Struktur (welche ähnlich der Struktur von 12 ist) insofern nachteilig, als die Spannungen zwischen benachbarten schwebenden Bereichen 3(k) unterschiedlich zueinander sein müssen. Dies verschlechtert die Durchbruchsspannung der Diode signifikant.
Gemäß der zweiten Ausführungsform wird zum Vermeiden des obigen Problems eine Struktur, die ähnlich der Halbleitervorrichtung der ersten Ausführungsform ist, bei den Bereichen 3(0) bis 3(n + 1), die in 12 gezeigt sind, eingesetzt. Genauer ausgedrückt wird eine Mehrzahl externer Kapazitäten 6 mit einer Mehrzahl von Bereichen 3, die in 12 gezeigt sind, verbunden, wie bei der ersten Ausführungsform, die in 1 gezeigt ist. In dieser Struktur der Halbleitervorrichtung der zweiten Ausführungsform dienen die schwebenden Bereiche, die zu beiden Seiten des pn-Übergangs angeordnet sind, dazu, das elektrische Feld in der Verarmungsschicht zu verringern, welche den pn-Übergang fortsetzt, und hierdurch die Durchbruchsspannung des pn-Übergangs zu vergrößern.
Es ist anzumerken, dass, obgleich bei der zweiten Ausführungsform die Struktur der ersten Ausführungsform bei einer Diode (einem Halbleiterelement) eingesetzt wird, die Struktur der ersten Ausführungsform bei anderen Halbleiterelementen eingesetzt werden kann, um die Durchbruchsspannung zu erhöhen.
Dritte Ausführungsform
Eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung ist eine Variation der Halbleitervorrichtung der ersten Ausführungsform, bei der die Werte der externen Kapazitäten 6(k) so sind, dass die Kapazitäten b_k zwischen benachbarten Bereichen 3(k) als quadratische Funktion von k zunehmen. Diese Struktur ermöglicht es, die Spannungen zwischen benachbarten schwebenden Bereichen 3 im Wesentlichen anzugleichen.
In der obigen Gleichung (4) gilt, wenn a_k eine Konstante in Bezug auf den Wert k ist, die folgende Gleichung: b_k = b₀ + ak(k + 1)/2 (5)
Deshalb können die Werte der Mehrzahl an externen Kapazitäten 6(k) so ausgebildet werden, dass die Kapazitäten b_k als quadratische Form von k zunehmen, um die Spannungen zwischen benachbarten Bereichen 3(k) im Wesentlichen anzugleichen.
Vierte Ausführungsform
Eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung ist eine Variation der Halbleitervorrichtung von 12, die in Bezug auf die zweite Ausführungsform beschrieben wurde, und weist eine ähnliche Struktur wie die Halbleitervorrichtung der dritten Ausführungsform auf. Genauer ausgedrückt umfasst die Halbleitervorrichtung der vierten Ausführungsform Bereiche 3(0) bis 3(n + 1) und externe Kapazitäten 6(k), die mit diesen Bereichen verbunden sind, und die Werte der externen Kapazitäten 6(k) sind so, dass die Werte von b_k als quadratische Funktion von k zunehmen, ebenso wie in der dritten Ausführungsform. Diese Struktur ermöglicht es ebenfalls, die Spannungen zwischen benachbarten schwebenden Bereichen 3(k) anzugleichen und dadurch die Durchbruchsspannung des pn-Übergangs zu maximieren.
Fünfte Ausführungsform
2 ist eine Querschnitts-Seitenansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung. Diese Halbleitervorrichtung unterscheidet sich von derjenigen der ersten Ausführungsform darin, dass die externen Kapazitäten 6 weggelassen sind und eine Elektrode 7 mit dem Bereich 3(n + 1) am Hochpotentialende (bei einem Potential von V_n+1V) verbunden ist. Die Elektrode 7 erstreckt sich entlang zumindest einigen der schwebenden Bereiche 3(k) und oberhalb derselben, so dass die Elektrode 7 (bei einem Potential von V_n ₊₁V) kapazitativ mit diesen schwebenden Bereichen gekoppelt ist.
In 2 ist die Elektrode 7 als dünne Linie aus Gründen der Einfachheit gezeigt. In Wahrheit weist die Elektrode 7 jedoch eine vorgegebene Dicke auf und ist mit dem Bereich 3(n + 1) verbunden. Die Elektrode 7 ist um einen vorgegebenen Abstand von der Oberfläche des Substrats 1 beabstandet und erstreckt sich entlang derselben (d. h. die Oberflächen der schwebenden Bereiche 3) gegen das rechte Ende der Struktur, wie in 2 zu sehen ist. Die Elektrode 7 kann beispielsweise ausgebildet werden, indem zunächst ein isolierender Film auf den Bereichen 3(1) bis 3(n) ausgebildet wird, dann eine Aluminiumverdrahtung auf diesem isolierenden Film ausgebildet wird und die Aluminiumverdrahtung mit dem Bereich 3(n + 1) verbunden wird. Gemäß dieser Ausführungsform erstreckt sich die Elektrode 7 bis zu einer Position direkt oberhalb des Bereiches 3(1).
3 ist ein äquivalentes Schaltungsdiagramm der Struktur der Halbleitervorrichtung der fünften Ausführungsform. Von diesem Schaltungsdiagramm können die folgenden Gleichungen hergeleitet werden: b₁(V₂ – V₁) = b₀V₁ + a₁V₁ – c₁(V_n+1 – V₁) b_k(V_k+1 – V_k) = b_k-1(V_k – V_k-1) + a_kv_k – c_k(V_n+1 – V_k) (6)
Aufgrund des dritten Gliedes auf der rechten Seite von Gleichung (6) steigen die Werte der Kapazitäten b_k mit zunehmendem Wert von k langsamer als im Fall der Halbleitervorrichtung der ersten Ausführungsform.
Nun sei angenommen, dass a_k, b_k und c_k konstant in Bezug auf den Wert von k sind und durch a, b bzw. c repräsentiert werden und γ = c·V_n+1/b. Dann gelten die folgenden Gleichungen:
V₂ = (2 + (a + c)/b)V₁ – γ und deshalb V_k = [V₁(a^k – β^k) – γ{(α^k – 1)/(α – 1) – (β^k – 1)/(β – 1)}]/(α – β) (7)
Gleichung (7) zeigt an, dass es bei der Halbleitervorrichtung der fünften Ausführungsform möglich ist, die Spannungen (V_k – V_k-1) zwischen benachbarten schwebenden Bereichen 3(k) stärker anzugleichen als bei der Halbleitervorrichtung der ersten Ausführungsform.
Allgemein nehmen die Spannungen zwischen benachbarten schwebenden Bereichen 3(k) und 3(k + 1) mit abnehmendem Abstand vom Hochpotentialende (d. h. dem Bereich 3(n + 1)) zu. Deshalb darf sich, wenn die dielektrische Festigkeit zwischen der fortgesetzten Elektrode und den darunter liegenden schwebenden Bereichen 3 einen bestimmten Minimalwert überschreiten muss, die Elektrode 7 vom Hochpotentialende (d. h. dem Bereich 3(n + 1)) nur über die halbe Strecke entlang der Reihe der schwebenden Bereiche 3 erstrecken. Das bedeutet, dass sich die Elektrode 7 nicht so nah zum äußersten rechten Bereich 3(0) erstrecken darf, wie es in 2 gezeigt ist. Beispielsweise kann sich die Elektrode 7 entlang der oberen Seite nur eines Bereichs 3 oder weniger Bereiche 3 auf der linken Seite der Struktur (d. h. in Bereichen 3(n), 3(n – 1), etc.) erstrecken, wie in 2 zu sehen ist.
Praktisch kann die Ausbildung der Elektrode 7 erreicht werden, wenn nur die Maskenstruktur verändert wird. Deshalb kann die Halbleitervorrichtung der fünften Ausführungsform leichter hergestellt werden als die Halbleitervorrichtung der ersten Ausführungsform, bei der eine Mehrzahl an externen Kapazitäten 6 mit den Bereichen 3 verbunden ist.
Es ist anzumerken, dass anstelle des Verbindens der Elektrode 7, wie in 2 gezeigt ist, eine oder mehrere Kapazitäten zwischen der Spannungsleitung V_n+1 und den schwebenden Bereichen 3(k) verbunden werden können, um die Kapazitäten c_k in der äquivalenten Schaltung von 3 zu bilden.
Sechste Ausführungsform
4 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung. Die Halbleitervorrichtung (oder Diode) der sechsten Ausführungsform ist eine Variation der Halbleitervorrichtung, die in 12 gezeigt ist, und weist eine ähnliche Struktur auf wie die Halbleitervorrichtung der fünften Ausführungsform. Genauer ausgedrückt umfasst gemäß der technischen Idee, die in Verbindung mit der fünften Ausführungsform beschrieben ist, diese Halbleitervorrichtung eine Elektrode 17 ähnlich der Elektrode 7 der fünften Ausführungsform. Diese Elektrode 17 dient dazu, die Unterschiede zwischen den Spannungen zwischen benachbarten schwebenden Bereichen 3(k) zu reduzieren, wodurch die Durchbruchsspannung des pn-Übergangs der Diode erhöht wird (beschrieben mit Bezug auf 12).
Siebte Ausführungsform
5 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer siebten Ausführungsform der Erfindung. Diese Halbleitervorrichtung (oder Diode) weist dieselben Vorteile auf wie die Halbleitervorrichtung der sechsten Ausführungsform, die in 4 gezeigt ist, hat jedoch eine andere Struktur. Genauer ausgedrückt erstreckt sich bei der Halbleitervorrichtung der siebten Ausführungsform der Bereich 3(n + 1) bei einem Potential von V_n+1 entlang einer Seite der Reihe der schwebenden Bereiche 3(k), wie in 5 gezeigt ist, so dass der Bereich 3(n + 1) kapazitativ an diese schwebenden Bereiche 3(k) gekoppelt ist. Es ist anzumerken, dass gemäß der vorstehend beschriebenen Tatsache in Bezug auf die Durchbruchsspannung der Trenngräben sich der Bereich 3(n + 1) so erstrecken kann, dass er kapazitativ mit nur einigen schwebenden Bereichen 3(k) auf der Hochpotentialseite der Struktur verbunden ist. Solche Konfigurationen stellen auch günstige Effekte bereit. Somit weist die Halbleitervorrichtung der siebten Ausführungsform die gleichen Vorteile wie die Halbleitervorrichtung der sechsten Ausführungsform auf, jedoch ohne die Elektrode 7.
Achte Ausführungsform
6 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer achten Ausführungsform der Erfindung. Die Halbleitervorrichtung der achten Ausführungsform unterscheidet sich von derjenigen der siebten Ausführungsform, die in 5 gezeigt ist, darin, dass sich eine Elektrode 27 von jedem schwebenden Bereich 3(k) gegen den Fortsatzbereich 3(n + 1) erstreckt, so dass die Elektrode kapazitativ an den Bereich 3(n + 1) gekoppelt ist. Genauer ausgedrückt, erstrecken sich bei dieser Ausführungsform jeweils einzelne Elektroden 27(1), ..., 27(k), ..., 27(n) von den schwebenden Bereichen 3(1), ..., 3(k), ..., 3(n), wie in 6 gezeigt ist, wobei n und k positive ganze Zahlen sind. Somit bilden diese Elektroden 27 und der Fortsatzbereich 3(n + 1) Kapazitäten, welche eingestellt werden können, was es erleichtert, die Gesamtkapazitäten zwischen den Bereichen 3 über einen weiten Bereich einzustellen. Es ist anzumerken, dass, wenn die dielektrische Festigkeit zwischen den Bereichen 3 einen bestimmten Minimalwert übersteigen muss, nur einer oder nur wenige Bereiche 3 auf der Hochpotentialseite der Struktur (beispielsweise die Bereiche 3(n), 3(n – 1), ...) eine Elektrode 27 aufweisen können, welche kapazitativ mit dem Bereich 3(n + 1) gekoppelt ist. Solche Konfigurationen stellen ebenfalls günstige Effekte bereit.
Neunte Ausführungsform
7 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer neunten Ausführungsform der Erfindung. Die Halbleitervorrichtung der neunten Ausführungsform unterscheidet sich von derjenigen der fünften Ausführungsform dadurch, dass die Elektrode 7 durch eine Elektrode 37 ersetzt ist, welche sich entlang der Reihe von Bereichen 3 und oberhalb derselben erstreckt und eine solche Konfiguration aufweist, dass das Verhältnis des Wertes der Kapazität a_k zwischen dem Substrat und dem Bereich 3(k) zum Wert der Kapazität c_k zwischen der Elektrode 37 und dem Bereich 3(k) mit zunehmendem Wert k abnimmt. Genauer ausgedrückt ist a_k mit Bezug auf den Wert k konstant und c_k ändert sich mit dem Wert k, wie in 7 gezeigt ist. 7 ist eine Draufsicht auf die Elektrode 37 und entspricht einer Draufsicht auf die Elektrode 7 von oberhalb des Substrats 1 in 2. Wie in 7 gezeigt ist, nimmt die Breite der Elektrode 37 mit abnehmenden Abstand vom äußersten rechten Bereich 3(0) ab, wie in 7 zu sehen ist, d. h., dass sie mit abnehmenden Wert k abnimmt. Speziell gemäß dieser Ausführungsform nimmt die Breite der Elektrode 37 nicht-linear mit abnehmenden Wert k ab.
Dieses Verfahren der Erfindung ist dadurch gekennzeichnet, dass die Potentiale der schwebenden Bereiche 3(k) nicht durch die Kapazitäten b_k beeinflusst werden. Genauer ausgedrückt gilt, wenn die Summe der zweiten und dritten Glieder auf der rechten Seite der Gleichung (6) gleich 0 ist, die folgende Gleichung: a_k/c_k = (V_n+1 – V_k)/V_k (8)
Diese Gleichung gibt an, dass das Verhältnis von a_k zu c_k mit zunehmenden Wert k abnimmt, was bedeutet, dass das Potential jedes schwebenden Bereichs 3(k) nicht durch die Kapazität b_k beeinflusst wird.
Wie oben beschrieben, kann, wenn die dielektrische Festigkeit zwischen der Elektrode 37 und den darunter liegenden Bereichen 3(k) einen bestimmten Minimalwert überschreiten muss, die Elektrode 37 so ausgebildet werden, dass sie kapazitativ mit nur einigen Bereichen 3(k) auf der Hochpotentialseite der Struktur gekoppelt ist. Solche Konfigurationen stellen auch günstige Effekte bereit. Das heißt, dass sich die Elektrode 37 nicht so nahe zum äußersten rechten Bereich 3(0) erstrecken muss, wie es in 7 gezeigt ist. Beispielsweise kann sich die Elektrode 37 nur entlang der oberen Seite eines oder einiger weniger Bereiche 3 auf der linken Seite der Struktur erstrecken, wie in 7 zu sehen ist (d. h. den Bereichen 3(n), 3(n – 1), etc.).
Zehnte Ausführungsform
8 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform der Erfindung. Die Halbleitervorrichtung der zehnten Ausführungsform ist eine Verbesserung derjenigen der achten Ausführungsform, die in 6 gezeigt ist, bei welcher das obige Konzept der neunten Ausführungsform eingesetzt ist.
Genauer ausgedrückt erstrecken sich einzelne Elektroden 47(1), ..., 47(k), ..., 47(n) von den schwebenden Bereichen 3(1), ..., 3(k), ..., 3(n), wobei n und k positive ganze Zahlen sind. Diese Elektroden 47 weisen unterschiedliche Längen auf und erstrecken sich über den Fortsatzbereich 3(n + 1). Die Längen der Elektroden 47(k) nehmen mit zunehmendem Wert k zu. Insbesondere nehmen gemäß dieser Ausführungsform die Längen der Elektroden 47(k) exponential (oder nicht-linear) mit zunehmendem Wert k zu (d. h., dass die Rate der Zunahme allmählich mit zunehmenden Wert k zunimmt).
Es ist anzumerken, dass, wenn die dielektrische Festigkeit zwischen den Bereichen 3, die durch Gräben getrennt sind, einen bestimmten Wert übersteigen muss, nur einige Bereiche 3 auf der Hochpotentialseite der Halbleitervorrichtung eine Elektrode 47 haben dürfen, die kapazitativ mit dem Bereich 3(n + 1) gekoppelt ist.
Elfte Ausführungsform
9 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung. Die Halbleitervorrichtung der elften Ausführungsform unterscheidet sich von derjenigen der zehnten Ausführungsform darin, dass sie einen Null-Potentialbereich 53 und Elektroden 57 anstelle der Elektroden 47 aufweist. Bei dieser Halbleitervorrichtung nimmt mit zunehmendem Wert k die Kapazität a_k ab und die Kapazität c_k nimmt zu. Dies wird durch die folgende Struktur verwirklicht. Bei der Halbleitervorrichtung dieser Ausführungsform nimmt die Breite des Bereichs 3(n + 1), d. h. die vertikale Abmessung des Bereichs 3(n + 1), wie in 9 zu sehen ist, linear mit abnehmendem Abstand vom äußersten rechten Bereich 3(0) ab, wie in 9 zu erkennen ist, d. h., dass die Breite des Abschnitts im Bereich 3(n + 1), welcher jede Elektrode 57(k) schneidet, mit abnehmendem Wert von k abnimmt. Andererseits nimmt die Breite des Null-Potentialbereichs 53 (in 9 oben gezeigt) proportional zur Abnahme der Breite des Bereichs 3(n + 1) zu.
In Gleichung (8) gilt, wenn V_n+1 – V_k in Bezug auf den Wert von k konstant ist, die folgende Gleichung: a_k/c_k = (n + 1 – k)/k (9)
Beispielsweise gilt, wenn a_k ~ n + 1 – k und c_k ~ k, dass a_k + c_k= konstant.
Deshalb können die Kapazitäten a_k und c_k variiert werden, wie in 9 gezeigt ist, und zwar durch Verwendung der Elektroden 57, etc., um so leicht der Gleichung (9) zu genügen. Die Struktur dieser Ausführungsform erfordert nur lineare Strukturen und erfordert keine speziellen gekrümmten Strukturen, genügt jedoch der obigen Gleichung, was zu einem vereinfachten Design und einer vereinfachten Herstellung führt.
Es ist anzumerken, dass bei jeder der vorstehend beschriebenen Ausführungsformen die schwebenden Bereiche 3(k) den schwebenden Bereichen des ersten oder zweiten Aspekts der Erfindung entsprechen, die im Absatz der Zusammenfassung der Erfindung beschrieben sind, wobei das Substrat 1 dem Halbleitersubstrat des ersten oder zweiten Aspekts entspricht und die isolierenden Bereiche, welche Gräben zum Trennen der Bereiche 3 bilden, entsprechen den isolierenden Bereichen des ersten oder zweiten Aspekts. Darüber hinaus entspricht in jeder der vorstehend beschriebenen Figuren der Bereich 3(n + 1) mit dem Potential V_n+1V dem Inselbereich eines vorgegebenen Potentials im ersten oder zweiten Aspekt der Erfindung, die Halbleitermaterialschicht 10 entspricht der Halbleitermaterialschicht des ersten oder zweiten Aspekts und die Isolationsschicht 20 entspricht der Isolationsschicht des ersten oder zweiten Aspekts.
Darüber hinaus entsprechen in den vorstehend beschriebenen Ausführungsformen die schwebenden Bereiche 3(1) bis 3(n) dem einen oder mehreren schwebenden Bereich(en) des ersten Aspekts der Erfindung und insbesondere entspricht der schwebende Bereich 3(n) dem ersten schwebenden Bereich des ersten Aspekts. Darüber hinaus entsprechen in den vorstehend beschriebenen Ausführungsformen die externen Kapazitäten 6 zusammen dem Kapazitätsbildungsabschnitt des ersten Aspekts.
Es ist anzumerken, dass bei Variationen der Ausführungsformen externe Kapazitäten 6 mit nur einigen der schwebenden Bereiche 3(1) bis 3(n) verbunden sein können. In diesem Fall entsprechen die schwebenden Bereiche, mit denen die externen Kapazitäten 6 verbunden sind, dem einen oder den mehreren schwebenden Bereich(en) des ersten Aspekts.
Des Weiteren entsprechen in den vorstehend beschriebenen Ausführungsformen die schwebenden Bereiche 3(1) bis 3(n) dem einen oder den mehreren schwebenden Bereich(en) des zweiten Aspekts der Erfindung und die Elektroden 7, 17, 27, 37, 47 und 57 und der Bereich 3(n + 1) der siebten, achten, zehnten und elften Ausführungsform entsprechen dem Kapazitätsbildungsabschnitt des zweiten Aspekts.
Es ist anzumerken, dass sich in Variationen der fünften, sechsten und neunten Ausführungsform die Elektrode 7, 17 oder 37 nur auf halbem Weg entlang der Reihe der schwebenden Bereiche 3(1) bis 3(n) erstrecken kann. In diesem Fall entsprechen die schwebenden Bereiche 3 benachbart der Elektrode (und somit kapazitativ mit dieser gekoppelt) dem einen oder den mehreren schwebenden Bereich(en) des zweiten Aspekts der Erfindung. Beispielsweise kann sich in einer Variation der fünften Ausführungsform die Elektrode 7 nur entlang den oberen Seiten der schwebenden Bereiche 3(n), 3(n – 1) und 3(n – 2) erstrecken. Darüber hinaus können in Variationen der achten und der zehnten Ausführungsform nur einige schwebende Bereiche 3 auf der Hochpotentialseite der Halbleitervorrichtung (beispielsweise die schwebenden Bereiche 3(n), 3(n – 1) und 3(n – 2)) eine Elektrode aufweisen, die kapazitativ mit dem Bereich 3(n + 1) gekoppelt ist. In diesem Fall entsprechen die schwebenden Bereiche 3 dem einen oder den mehreren schwebenden Bereich(en) des zweiten Aspekts. Des Weiteren kann sich in Variationen der siebten Ausführungsform der Bereich 3(n + 1) nur auf halbem Weg entlang der Reihe der schwebenden Bereiche 3(1) bis 3(n) erstrecken. In diesem Fall entsprechen die schwebenden Bereiche benachbart dem Bereich 3(n + 1) (und somit kapazitativ an diesen gekoppelt) dem einen oder den mehreren schwebenden Bereich(en) des zweiten Aspekts. Beispielsweise kann sich der Bereich 3(n + 1) nur entlang den Seiten der schwebenden Bereiche 3(n), 3(n – 1) und 3(n – 2) erstrecken.
Es ist anzumerken, dass die Struktur jeder Ausführungsform, die vorstehend beschrieben wurde, mit der Diode kombiniert werden kann, die in 12 gezeigt ist, oder mit jeder anderen Halbleitervorrichtung, oder alternativ dazu kann sie unabhängig verwendet werden. Genauer ausgedrückt wurden beispielsweise die neunte, die zehnte und die elfte Ausführungsform in Verbindung mit den Dioden beschrieben, die in 7, 8 bzw. 9 gezeigt sind, welche Dioden der in 12 gezeigten Diode entsprechen. Es ist jedoch anzumerken, dass die Erfindung nicht auf Dioden begrenzt ist. Die Strukturen der neunten, der zehnten und der elften Ausführungsform (welche die Elektroden 37, 47 bzw. 57 und den Bereich 3(n + 1) umfassen) können auch bei anderen Halbleitervorrichtungen eingesetzt werden (beispielsweise ICs).
Es ist anzumerken, dass in jeder der vorstehend beschriebenen Ausführungsformen die Bereiche 3 (genauer ausgedrückt die schwebenden Bereiche 3(1) bis 3(n) und der Inselbereich 3(n + 1)) und das Halbleitersubstrat (Halbleitermaterialschicht 10) aus verschiedenen Arten von leitenden Halbleitermaterialien ausgebildet sein können. Insbesondere können die Bereiche 3 und das Halbleitersubstrat aus verschiedenen Arten von Verbundhalbleitermaterialien hergestellt sein, die von Silizium (Si) verschieden sind. Darüber hinaus können sie aus einem Halbleitermaterial mit großem Bandabstand hergestellt sein, das einen größeren Bandabstand aufweist als Silizium. Beispiele von Halbleitern mit großem Bandabstand umfassen auf Siliziumcarbid (SiC) und auf Galliumnitrid basierende Materialien und Diamant. Selbst wenn eine Hochspannung an eine Mehrzahl an schwebenden Bereichen eines Halbleiters mit großem Bandabstand mit hoher Durchbruchsspannung angelegt wird, ermöglicht es die Struktur jeder Ausführungsform der Erfindung, die Unterschiede zwischen den Spannungen zwischen benachbarten schwebenden Bereichen zu verringern und hierdurch eine Verringerung der Gesamtdurchbruchsspannung zu verhindern, während effektiv die elektrischen Eigenschaften des Halbleiters mit großem Bandabstand genutzt werden.
Schaltvorrichtungen und Diodenvorrichtungen, die aus einem solchen Halbleiter mit großem Bandabstand hergestellt sind, können mit reduzierter Größe ausgebildet sein, da sie eine hohe Durchbruchsspannung aufweisen und eine hohe Stromdichtenkapazität. Darüber hinaus ermöglicht die geringere Größe dieser Schaltvorrichtungen und Diodenvorrichtungen eine Verringerung der Größe der Halbleitermodule, die sie enthalten. Darüber hinaus ist es, da Halbleiter mit großem Bandabstand einen hohen thermischen Widerstand aufweisen, möglich, die Größe von Kühlrippen und Wärmesenken zu verringern oder eine Luftkühlung anstelle einer Wasserkühlung zu verwenden, was zu einer weiteren Verringerung der Größe der Halbleitermodule führt. Darüber hinaus weisen, da Halbleiter mit großem Bandabstand einen geringen Leistungsverlust aufweisen, Schaltvorrichtungen und Diodenvorrichtungen, die aus Halbleitern mit großem Bandabstand ausgebildet sind, eine verbesserte Effizienz auf, was es möglich macht, die Effizienz der Halbleitermodule, die sie enthalten, zu erhöhen. Wenn beide Schaltvorrichtungen und Diodenvorrichtungen im selben Halbleitermodul enthalten sind, können entweder die Schaltvorrichtungen oder die Diodenvorrichtungen oder, vorzugsweise, beide aus einem Halbleiter mit großem Bandabstand hergestellt sein.
Es ist anzumerken, dass einige Verbundhalbleitermaterialien, beispielsweise SiC, dazu verwendet werden können, einen pn-Übergang zu bilden. Deshalb können beispielsweise die Strukturen der zweiten, der vierten und der sechsten Ausführungsform (zum Erhöhen der Durchbruchsspannung eines pn-Übergangs) bei einem pn-Übergang eingesetzt werden, der aus SiC ausgebildet ist, um die Durchbruchsspannung zu erhöhen. Darüber hinaus können diese Strukturen auch bei pn-Übergängen anderer Verbundhalbleitermaterialien eingesetzt werden, um die Durchbruchsspannung zu erhöhen.

Claims

Halbleitervorrichtung, aufweisend: eine Mehrzahl an schwebenden Bereichen (3), die auf einer Oberfläche eines Halbleitersubstrats (1) in einer Reihe angeordnet sind, wobei die Mehrzahl an schwebenden Bereichen mit isolierenden Bereichen dazwischen versehen ist und einen ersten schwebenden Bereich (3(n)) und einen zweiten schwebenden Bereich aufweist, der von einem Inselbereich (3(n + 1)) eines vorgegebenen Potentials (V_n+1) auf dem Halbleitersubstrat weiter entfernt gelegen ist als der erste schwebende Bereich; eine Isolationsschicht (20), die zwischen jeden der Mehrzahl an schwebenden Bereichen und eine Halbleitermaterialschicht (10) des Halbleitersubstrats gesetzt ist; und einen Kapazitätsbildungsabschnitt (6), welcher eine externe Kapazität parallel entweder zur Kapazität des isolierenden Bereichs zwischen dem ersten schwebenden Bereich und dem Inselbereich des vorgegebenen Potentials oder zur Kapazität des isolierenden Bereichs zwischen jedem benachbarten Paar eines oder mehrerer aus der Mehrzahl an schwebenden Bereichen oder parallel zu beiden bildet, wobei der eine oder die mehreren schwebende(n) Bereich(e) den ersten schwebenden Bereich umfasst/umfassen.
Halbleitervorrichtung nach Anspruch 1, wobei der Kapazitätsbildungsabschnitt ein kapazitatives Element (6) umfasst, das an einem Ende mit einem aus einem benachbarten Paar des einen schwebenden Bereichs oder der mehreren schwebenden Bereiche und am anderen Ende mit dem anderen des benachbarten Paars des einen schwebenden Bereichs oder der mehreren schwebenden Bereiche verbunden ist.
Halbleitervorrichtung nach Anspruch 2, wobei der Kapazitätsbildungsabschnitt eine Mehrzahl der kapazitativen Elemente (6(k)) umfasst, und mindestens eines aus der Mehrzahl an kapazitativen Elementen zwischen jedem benachbarten Paar der Mehrzahl an schwebenden Bereichen angeschlossen ist; die kapazitativen Elemente auf der Seite des Kapazitätsbildungsabschnitts benachbart dem ersten schwebenden Bereich eine größere Kapazität aufweisen als die kapazitativen Elemente auf der Seite des Kapazitätsbildungsabschnitts benachbart dem zweiten schwebenden Bereich; und die Mehrzahl an kapazitativen Elementen entlang der Reihe der Mehrzahl an schwebenden Bereichen angeordnet ist und in Reihe miteinander verbunden ist.
Halbleitervorrichtung nach Anspruch 3, wobei die Mehrzahl an kapazitativen Elementen in einer Richtung vom ersten schwebenden Bereich zum zweiten schwebenden Bereich angeordnet ist und die Kapazitäten der Mehrzahl an kapazitativen Elementen mit zunehmendem Abstand vom ersten schwebenden Bereich abnimmt.
Halbleitervorrichtung nach Anspruch 4, wobei die Kapazitäten der Mehrzahl an kapazitativen Elementen als quadratische Funktion des Abstands vom ersten schwebenden Bereich abnehmen.
Halbleitervorrichtung, aufweisend eine Mehrzahl an schwebenden Bereichen (3), die auf einer Oberfläche eines Halbleitersubstrats (1) in einer Reihe angeordnet sind, wobei die Mehrzahl an schwebenden Bereichen mit isolierenden Bereichen dazwischen versehen ist und einen ersten schwebenden Bereich (3(n)) und einen zweiten schwebenden Bereich umfasst, welcher weiter weg von einem Inselbereich (3(n + 1)) eines vorgegebenen Potentials (V_n+1) auf dem Halbleitersubstrat als der erste schwebende Bereich gelegen ist; eine Isolationsschicht (20), die zwischen jeden der Mehrzahl an schwebenden Bereichen und eine Halbleitermaterialschicht (10) des Halbleitersubstrats gesetzt ist; und einen Kapazitätsbildungsabschnitt (3(n + 1), 7, 17, 27, 37, 47, 57), der sich entweder entlang dem Halbleitersubstrat und oberhalb desselben erstreckt oder entlang einer Seite der Reihe der Mehrzahl an schwebenden Bereichen auf der Oberfläche des Halbleitersubstrats oder entlang beiden, so dass der Kapazitätsbildungsabschnitt kapazitativ mit einem oder mehreren der Mehrzahl an schwebenden Bereichen gekoppelt ist, wobei der eine schwebende Bereich oder die mehreren schwebenden Bereiche den ersten schwebenden Bereich umfasst/umfassen.
Halbleitervorrichtung nach Anspruch 6, wobei der Kapazitätsbildungsabschnitt eine Elektrode (7, 17, 27, 37, 47, 57) umfasst, die auf dem Halbleitersubstrat vorhanden ist und sich entlang dem einen oder den mehreren schwebenden Bereichen und oberhalb derselben erstreckt, so dass die Elektrode kapazitativ mit dem einen oder den mehreren schwebenden Bereich(en) gekoppelt ist.
Halbleitervorrichtung nach Anspruch 7, wobei sich die Elektrode von dem ersten schwebenden Bereich aus zum zweiten schwebenden Bereich erstreckt und eine solche Konfiguration aufweist, dass die Kopplungskapazitäten zwischen der Elektrode und den darunter liegenden schwebenden Bereichen mit zunehmendem Abstand vom ersten schwebenden Bereich abnehmen.
Halbleitervorrichtung nach Anspruch 7, wobei sich die Elektrode (37) von dem ersten schwebenden Bereich aus zum zweiten schwebenden Bereich erstreckt und die Breite der Elektrode (37) mit zunehmendem Abstand vom ersten schwebenden Bereich abnimmt.
Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, wobei der Kapazitätsbildungsabschnitt einen Halbleiterbereich (3(n + 1)) umfasst, der sich auf der Oberfläche des Halbleitersubstrats und entlang der Reihe der Mehrzahl an schwebenden Bereichen so erstreckt, dass sich der Halbleiterbereich entlang zwei oder mehreren der Mehrzahl an schwebenden Bereichen und angrenzend an diese erstreckt, wobei ein isolierender Bereich zwischen dem Halbleiterbereich und den zwei oder mehreren schwebenden Bereichen besteht.
Halbleitervorrichtung nach einem der Ansprüche 6 bis 10, wobei der Kapazitätsbildungsabschnitt eine oder mehrere Elektroden (27, 47, 57) umfasst, von denen jede für einen des einen schwebenden Bereichs oder der mehreren schwebenden Bereiche bereitgestellt ist und sich von dem schwebenden Bereich oberhalb des Inselbereichs aus erstreckt.
Halbleitervorrichtung nach Anspruch 11, wobei: der Kapazitätsbildungsabschnitt eine Mehrzahl der einen oder mehreren Elektrode(n) umfasst, von denen sich jede entlang dem Halbleiterbereich und oberhalb desselben erstreckt; und die Mehrzahl an Elektroden in einer Richtung vom ersten schwebenden Bereich aus zum zweiten schwebenden Bereich angeordnet ist und sich mit abnehmendem Abstand entlang dem Halbleiterbereich und oberhalb desselben als die Mehrzahl an Elektroden in der Nähe des zweiten schwebenden Bereichs erstrecken.
Halbleitervorrichtung nach Anspruch 6, wobei der Kapazitätsbildungsabschnitt ein oder mehrere kapazitative(s) Element(e) umfasst, von denen jedes zwischen dem Inselbereich des vorgegebenen Potentials und einem des einen schwebenden Bereichs oder der mehreren schwebenden Bereiche eingefügt ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, weiter aufweisend ein Halbleiterelement, das auf der Oberfläche der Halbleitervorrichtung und benachbart der Mehrzahl an schwebenden Bereichen vorhanden ist, wobei ein isolierender Bereich zwischen dem Halbleiterelement und der Mehrzahl an schwebenden Bereichen besteht, wobei das Halbleiterelement auf seiner Seite, die an den ersten schwebenden Bereich angrenzt, einen Bereich eines ersten Leitfähigkeitstyps aufweist, und auf seiner Seite, die an den zweiten schwebenden Bereich angrenzt, einen Bereich eines zweiten Leitfähigkeitstyps aufweist.
Halbleitervorrichtung nach Anspruch 14, wobei das Halbleiterelement eine Diode umfasst, die auf ihrer Seite, welche an den ersten schwebenden Bereich angrenzt, einen n-Bereich (50, 80) aufweist, und auf ihrer Seite, welche an den zweiten schwebenden Bereich angrenzt, einen p-Bereich (40) aufweist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei die schwebenden Bereiche aus einem Halbleitermaterial mit großem Bandabstand ausgebildet sind.