JPH09312305A - 半導体装置及び圧接型半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体装置の低加圧力低オン電圧化を実現さ
せ、良好な特性と高信頼性を有する圧接型半導体装置を
提供する。 【解決手段】圧接型半導体装置は、 少なくとも１つのP
N接合を有した半導体素子基板1と、該半導体素子基板1
の両主面に形成した複数の電極2，6，10と、 該電極の
両面上に面接した熱緩衝電極板3，7と、表面に硫黄が含
まれる銀または銀合金のめっき被膜層を有し該めっき被
膜層を電極面側に当接するようにして電極2，6と熱緩衝
電極板3，7との間に挿入した金属薄板5，9とを圧接積層
したものであって、該めっき被膜層表面における銀のオ
ージエピークに対する硫黄のオージエピークの割合が、
0.01乃至0.5の範囲にある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係
り、特に、シリコンで構成された半導体素子基板とモリ
ブデンやタングステン等で構成された熱緩衝電極板とを
含む圧接型半導体装置に関する。

【０００２】

【従来の技術】従来技術の電力用圧接型半導体装置とし
ては、 特願平7-28286号公報に開示されたものがある。
これによれば、図２に示すように、内部に少なくとも１
つのPN接合部を有する円盤型の半導体素子基板1と、円
形のアノード電極6と、同心円状の複数のカソード電極2
及び１つの円形のゲート電極10と、一方の熱緩衝電極板
7と、他方の熱緩衝電極板3と、一対の外部電極4，8と、
ゲートリード9と、ゲート絶縁体12と、座金13と、皿バ
ネ14と、絶縁体15と、フランジ16と、エンキャップ材17
と表面に銀または銀合金で構成されためっき被膜層を有
するモリブデン製薄板26，27とから構成されている。

【０００３】そして、半導体素子基板1は、一方の主面
上に１つのアノード電極6が、他方の主面上に複数のカ
ソード電極2及び１つのゲート電極10がそれぞれ装着さ
れる。アノード電極6上には銀めっきモリブデン薄板27
が、 銀めっきモリブデン薄板27上には一方の熱緩衝電
極板7がそれぞれ配置される。複数のカソード電極2及び
１つのゲート電極10上には銀めっきモリブデン薄板26
が、銀めっきモリブデン薄板26上には他方の熱緩衝電極
板3がそれぞれ配置される。 各熱緩衝電極板7，3上には
一対の外部電極8，4が配置され、一対の外部電極8，4に
よって半導体素子基板1の両主面が適当な圧接力で圧接
された構成になっている。 上記構成において、一対の
外部電極8，4による圧力により、 アノード電極5と銀め
っきモリブデン薄板27のめっき被膜層が、 複数のカソ
ード電極2及び１つのゲート電極10と銀めっきモリブデ
ン薄板26のめっき被膜層とがそれぞれ面接触した状態に
なっている。

【０００４】

【発明が解決しようとする課題】上記の圧接型半導体装
置において、半導体素子基板1上に設けられた各電極と
銀めっきモリブデン薄板との接触面は、加圧による物理
的な接触のみである。このため、半導体素子基板上に設
けられた電極が多数個に分割されている場合、接触電気
抵抗が増大しやすくなる。この問題を解決するためモリ
ブデン製薄板の表面に電気的導通性が良好で低コストな
銀のめっき被膜層が設けられている。

【０００５】しかし、一般にめっき膜表面には硫黄やカ
ーボン等を含む不純物が付着している。これらの不純物
はめっき液に含まれていたものや大気中に浮遊していた
ものなどであり、電気的導通性を阻害する。このため大
幅に接触電気抵抗の低減を図ることができないという問
題がある。

【０００６】したがって、本発明の目的は、低接触電気
抵抗化を図り高性能な半導体装置及び圧接型半導体装置
を提供することにある。

【０００７】

【課題を解決するための手段】上記目的は、表面に硫黄
を含有する銀または銀合金のめっき被膜層を有し、該め
っき被膜層を半導体素子基板の両主面に形成された複数
の電極に面接させている金属薄板を備える構造の半導体
装置において、前記めっき被膜層表面における銀のオー
ジエピークに対する硫黄のオージエピークの割合が、
0.01乃至0.5の範囲にあることにより達成される。

【０００８】また、本発明の他の特徴は、少なくとも１
つのPN接合を有した半導体素子基板と、該半導体素子基
板を中にして前記半導体素子基板の両主面に形成した複
数の電極と、該電極の両面上に面接した熱緩衝電極板
と、表面に硫黄が含まれる銀または銀合金のめっき被膜
層を有し該めっき被膜層を前記電極面側に当接するよう
にして前記電極と前記熱緩衝電極板との間に挿入した金
属薄板とを圧接してなる圧接型半導体装置において、前
記めっき被膜層表面における銀のオージエピークに対す
る硫黄のオージエピークの割合が、0.01乃至0.5の範囲
にある点にある。さらに、割合が、0.01乃至0.3の範囲
にあっても良い。

【０００９】本発明によれば、電極と面接する金属薄板
の表面が硫黄分布の少ないめっき被膜層で被覆されてい
るので、低接触電気抵抗化が図られる。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照し説明する。図１は、本発明による圧接
型半導体装置の実施例の構成を示す断面図であり、圧接
型半導体装置が ゲートターンオフ(GTO)サイリスタを構
成する例を示すものである。図１において、 1は半導体
素子基板、2はカソード電極、3はカソード側熱緩衝電極
板、4はカソード側外部電極、5はカソード側金属薄板、
6はアノード電極、7はアノード側熱緩衝電極板、8はア
ノード側外部電極、 9はアノード側金属薄板10はゲート
電極、11はゲートリード、12はゲート絶縁体、13は座
金、14は皿バネ15は絶縁体、16はフランジ、17はエンキ
ャップ材である。

【００１１】そして、半導体素子基板1は、シリコン(S
i)で構成され、 内部に少なくとも１つのPN接合を有し
ている。半導体素子基板1は、 一方の主面にアルミニウ
ム(Al)で構成されたアノード電極6が装着され、 他方の
主面にアルミニウム(Al)で構成されたカソード電極2及
びゲート電極10が装着される。アノード電極6、カソー
ド電極2及びゲート電極10の面上には、 それぞれモリブ
デン(Mo)で構成された熱緩衝電極板3，7が、表面の硫黄
(S)分布が少なく、かつ 膜厚以上の結晶粒径組織である
銀(Ag)または銀合金で構成されためっき膜を表面に被膜
した金属薄板5，9を介して配置される。

【００１２】カソード側金属薄板5およびアノード側金
属薄板9上に配置された熱緩衝電極板3，7の面上には、
銅(Cu)で構成された一対の外部電極4，8が配置される。
エンキャップ材17は半導体素子基板1の側面を覆うよう
に配置される。 ゲート電極10の面上には、ゲートリー
ド11の一部が接触配置され、その一部はゲート絶縁体12
と皿ばね14により弾性圧接されている。 半導体素子基
板1、熱緩衝電極板3，7それに一対の外部電極4，8から
なる半導体装置の主要部分は絶縁体15内に挿入され、一
対の外部電極4，8が絶縁体15の両端面にそれぞれ取り付
けられたフランジ部16に接合され、該半導体装置の主要
部分が絶縁体15内に保持される。ゲートリード11の他端
部は絶縁体15を挿通し、絶縁体15の外部にゲート端子と
して導出されている。

【００１３】上記実施例の圧接型半導体装置は、 半導
体素子基板1の両主面に対して、厚み方向に加えられる
一対の外部電極4，8からの圧接力により、 半導体素子
基板1の両主面上に配置されるめっき被膜層を有する金
属薄板5，9と熱緩衝電極板3，7とその上側に配置される
一対の外部電極4，8との接触がそれぞれ達成される。

【００１４】図３は、接触電気抵抗と加圧力の関係を示
す図である。図３において、 曲線aは、半導体素子基板
上に形成した複数のAl部材からなる電極と熱緩衝電極板
間に、銀めっき直後状態の金属薄板をそのまま設置した
従来構造の半導体素子基板上に形成した電極と熱緩衝電
極板間の接触電気抵抗変化を加圧力に対して示したもの
である。 曲線bは、 半導体素子基板上に形成した複
数のAl部材の電極と熱緩衝電極板間に、本発明による表
面の硫黄分布が少ない銀または銀合金で構成されためっ
き被膜層を表面に設けた金属薄板を設置した構造の、電
極と熱緩衝電極板間の接触電気抵抗変化を、加圧力に対
して示したものである。

【００１５】図に示されているように、 bの接触電気抵
抗は加圧力に対して依存性は小さくほぼ一定である。
しかし、aの接触電気抵抗は高加圧力ほど小さくなる傾
向にあり、半導体素子の低接触電気抵抗化、すなわち低
オン電圧化には高い加圧力が必要となる。また、aの接
触電気抵抗値は、bよりも高い。このことは、めっき直
後状態の表面に存在する硫黄、炭素等を含む物質が電気
的導通性を阻害する物質層であることを意味するもので
ある。 即ち、曲線bの現象は、半導体素子基板上に形成
した複数の電極と熱緩衝電極板間に表面の硫黄分布が少
ない銀または銀合金で構成されためっき被膜層を表面に
設けた金属薄板を設置した構造とすることで達成できる
可能性を示唆するものである。

【００１６】ところで、加圧力を高くすると半導体素子
基板に生ずる熱応力が大きくなり、その結果、耐圧不良
や素子の割れ等の危険性が増し半導体素子としての特性
を劣化させる起因となる。従って、半導体素子の高信頼
化を図るには、加圧力をより低く設定するのが望まし
い。特に、大容量で加圧力も高い電力用の圧接型半導体
装置にあっては、加圧力が低く設定できることは、高信
頼化以外に生産性の点からも有効であると言える。

【００１７】図４は、オン電圧と加圧力の関係を示す図
である。 図４において、直径5インチクラスの圧接型半
導体素子を用いて、半導体素子基板上に形成した多数の
電極と熱緩衝電極板間に銀または銀合金で構成されため
っき膜を表面に被膜した金属薄板を設置した場合の、加
圧力に対するオン電圧変化を示したもので、金属薄板に
被覆した銀または銀合金の「めっき被膜層表面の硫黄分
布」をパラメータとしたものである。

【００１８】めっき被膜層表面の硫黄分布は、 一般に
知られている技術である「オージエ電子分光分析」により
定めたもので、 銀のオージエピーク高さに対する硫黄
のオージエピークの高さの割合を示した。例えば、図中
の「S0.8」とは、硫黄のオージエピーク高さ/銀のオージ
エピーク高さ＝0.8のことである。なお、図中の破線
は、直径5インチクラス圧接型半導体素子の スペック値
を基準加圧力と基準オン電圧として、加圧力およびオン
電圧の測定値をこの基準値で規格化(指数化)して表わし
たものである。

【００１９】図４から、表面の硫黄分布の大きい「S0.8」
において、 5インチクラス圧接型半導体素子のオン電圧
をスペック値(指数１)にするには、加圧力を基準加圧力
の２倍にしなければならない。 逆にまた、直径5インチ
クラス圧接型半導体素子のスペック値の加圧力(指数１)
では、オン電圧が1.5倍になることが判る。 こ
れに対し、硫黄分布を小さくした「S0.5」では、低加圧力
低オン電圧化しており、加圧力とオン電圧とは、 共に5
インチクラス圧接型半導体素子のスペック値とほぼ同等
のレベルで達成できる。 さらに、「S0.3」，「S0.01」と硫
黄分布を小さくすると、一段と低加圧力低オン電圧化が
進み、硫黄分布の低オン電圧化に与える影響が大きいこ
とが判る。つまり、金属薄板を覆った銀または銀合金で
構成されためっき膜表面に分布する硫黄が電気的導通性
を阻害する支配的物質であり、硫黄を除去することが低
加圧力低オン電圧化に寄与できると言える。この結果か
ら、S0.01〜0.5の範囲が望ましいということが判明し
た。

【００２０】なお、S0.01〜0.5クラスとしては、普及品
レベルを対象とし、車両や原子力関係等高い信頼性と性
能が要求される高級品レベルには、S0.01〜0.3クラスを
適用することが望ましいと言える。 ここで、「S0.01」
は、現時点における測定限界から定まる下限値がS0.01
であることを意味し、 将来、測定技術が確立され測定
限界値が小さくなれば、その限界値が「S0.01」に相当す
ることを意味する。

【００２１】図５は、結晶組織の平均粒径に対する硬さ
と接触電気抵抗の逆数との関係を示す図である。S0.5の
試料に対して、結晶組織の平均粒径に対する硬さと接触
電気抵抗の逆数を示したものである。図５において、点
線位置、すなわち、硬さ指数１ならびに平均粒径指数１
は、めっき被膜層としての銀薄膜の結晶組織の平均粒径
が当該銀薄膜の膜厚に等しい場合の、平均粒径および硬
さを指数１として表わしたものに相当する。図から、平
均粒径が膜厚以下(指数１以下)であると硬さは漸次増加
し、膜厚以上(指数１以上)であると硬さはほぼ一定とな
ることが判る。また、接触電気抵抗は、平均粒径が膜厚
以上になると低値一定となり、膜厚以下であると漸次増
加することも判る。

【００２２】したがって、金属薄板に被膜した銀または
銀合金で構成されためっき被膜層としてのめっき膜の組
織において、めっき被膜層の結晶組織の平均粒径がめっ
き被膜層の膜厚寸法より大きいことが、接触電気抵抗の
点から最適であると言える。なお、平均粒径の上限値と
しては、膜厚寸法の３〜４倍が好ましいと言える。すな
わち、銀または銀合金で構成されためっき膜は、下地の
金属薄板よりも薄く構成されているからである。

【００２３】本実施例では、 金属薄板は半導体素子基
板の両主面上に配置しているが、GTOサイリスタ、光サ
イリスタ等のような、半導体素子基板が微細な電極パタ
ーンを持つ圧接型半導体装置に対しては、半導体素子基
板の微細な電極パターン側の面上にのみ、本発明におけ
る金属薄板を配置することが望ましく、そうすることに
よって上述した効果が損なわれることはない。また、熱
抵抗がより低減化できるという利点もある。さらに、金
属薄板上に形成するめっき膜の成膜箇所は金属薄板全体
に形成してもあるいは半導体素子基板上に形成した電極
との接触面にのみ形成してもよい。

【００２４】本実施例では、電力用圧接型半導体装置(G
TOサイリスタ)を例に挙げて説明したが、本発明による
特徴は、電極と金属薄板とが面接する全ての平型積層タ
イプの半導体装置に適用できるものである。すなわち、
本発明による半導体装置の特徴は、半導体素子基板のカ
ソード電極及びアノード電極と熱緩衝電極板との間に、
表面の硫黄分布が少なく、さらに望ましくは、膜厚以上
の結晶平均粒径を有する銀または銀合金で構成されため
っき被膜層を表面に設けた金属薄板を挟んで圧接する構
造とする点にあり、表面に硫黄または炭素等の電気的導
通性を阻害する物質を含んだままで構成された金属薄
板、つまり単に銀めっきした直後状態の金属薄板をその
まま積層した従来構造とは異なるものである。尚、めっ
き被膜層表面から硫黄を除去する方法の一例として大気
中アニール法がある。この方法によれば炭素化合物も同
時に除去できる。

【００２５】半導体装置では、半導体素子基板の両主面
に、電極と表面にめっき被膜層を有する金属薄板との間
の第１の接触部分と、金属薄板と熱緩衝電極板との間の
第２の接触部分と、熱緩衝電極板と外部電極との間の第
３の接触部分とが存在する。

【００２６】そして、第２，第３の接触部分において
は、各表面は平坦であり、かつ接触面積が大きいため素
子性能に及ぼす接触電気抵抗の影響は小さい。しかし、
第１の接触部分においては、半導体素子基板の両主面に
装着された電極は複数に分割されているため、接触面積
が第２，第３の接触部分に比べて小さく、かつ接触電気
抵抗は第２，第３の接触部分に比べて大きい。

【００２７】このような第１の接触部分に、表面の硫黄
分布の少ない銀または銀合金で構成しためっき被膜層を
有する金属薄板を設置することで、第１の接触部分を低
抵抗接触させ、半導体素子基板の両主面に装着された複
数の電極の均一低抵抗接触を実現させるものである。
尚、めっき被膜層として、表面の硫黄分布が少なく望ま
しくは膜厚以上の平均粒径からなる銀または銀合金のめ
っき層を形成するのは、電気伝導性が良く、かつアルミ
ニウム材の電極と接触させたときの接触電気抵抗が低い
という知見が前提となっている。

【００２８】

【発明の効果】結晶粒径が膜厚以上の組織で構成される
銀または銀合金で構成され、かつ表面の硫黄のオージエ
ピークの銀のオージエピークに対する割合が 0.01〜0.5
であるめっき膜を被膜した金属薄板を設置することによ
り、低加圧力で均一低抵抗接触を、すなわち低オン電圧
化できるため、良好な電気的特性、高信頼性かつ長期信
頼性を持った圧接型電力用半導体装置を得ることができ
る。

【図面の簡単な説明】

【図１】本発明による一実施例の圧接型半導体装置の構
成を示す断面図である。

【図２】従来例の圧接型半導体装置の構成を示す断面図
である。

【図３】接触電気抵抗と加圧力の関係を示す図である。

【図４】オン電圧と加圧力の関係を示す図である。

【図５】結晶組織の平均粒径に対する硬さと接触電気抵
抗の逆数との関係を示す図である。

【符号の説明】

１…半導体素子基板、２…カソード電極、３…カソード
側熱緩衝電極板、４…カソード側外部電極、５…カソー
ド側金属薄板、６…アノード電極、７…アノード側熱緩
衝電極板、８…アノード側外部電極、９…アノード側金
属薄板、１０…ゲート電極、１１…ゲートリード、１２
…ゲート絶縁体、１３…座金１４…皿バネ、１５…絶縁
体、１６…フランジ、１７…エンキャップ材、２６，２
７…モリブデン薄板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜田 修六 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】表面に硫黄を含有する銀または銀合金のめ
   っき被膜層を有し、該めっき被膜層を半導体素子基板の
   両主面に形成された複数の電極に面接させている金属薄
   板を備える構造の半導体装置において、 前記めっき被膜層表面における銀のオージエピークに対
   する硫黄のオージエピークの割合が、0.01乃至0.5の範
   囲にあることを特徴とする半導体装置。
2. 【請求項２】少なくとも１つのPN接合を有した半導体素
   子基板と、該半導体素子基板を中にして前記半導体素子
   基板の両主面に形成した複数の電極と、該電極の両面上
   に面接した熱緩衝電極板と、表面に硫黄が含まれる銀ま
   たは銀合金のめっき被膜層を有し該めっき被膜層を前記
   電極面側に当接するようにして前記電極と前記熱緩衝電
   極板との間に挿入した金属薄板とを圧接してなる圧接型
   半導体装置において、 前記めっき被膜層表面における銀のオージエピークに対
   する硫黄のオージエピークの割合が、0.01乃至0.5の範
   囲にあることを特徴とする圧接型半導体装置。
3. 【請求項３】少なくとも１つのPN接合を有した半導体素
   子基板と、該半導体素子基板を中にして前記半導体素子
   基板の両主面に形成した複数の電極と、該電極の両面上
   に面接した熱緩衝電極板と、表面に硫黄が含まれる銀ま
   たは銀合金のめっき被膜層を有し該めっき被膜層を前記
   電極面側に当接するようにして前記電極と前記熱緩衝電
   極板との間に挿入した金属薄板とを圧接してなる圧接型
   半導体装置において、 前記めっき被膜層表面における銀のオージエピークに対
   する硫黄のオージエピークの割合が、0.01乃至0.3の範
   囲にあることを特徴とする圧接型半導体装置。
4. 【請求項４】請求項２または請求項３において、前記め
   っき被膜層の結晶組織の平均粒径が前記めっき被膜層の
   膜厚寸法より大きいことを特徴とする圧接型半導体装
   置。