JP2528687Y2 - プレナ−型２端子双方向サイリスタ - Google Patents

プレナ−型２端子双方向サイリスタ

Info

Publication number
JP2528687Y2
JP2528687Y2 JP1988074299U JP7429988U JP2528687Y2 JP 2528687 Y2 JP2528687 Y2 JP 2528687Y2 JP 1988074299 U JP1988074299 U JP 1988074299U JP 7429988 U JP7429988 U JP 7429988U JP 2528687 Y2 JP2528687 Y2 JP 2528687Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
pair
planar type
solder
bidirectional thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988074299U
Other languages
English (en)
Other versions
JPH01176930U (ja
Inventor
芳昭 上條
伸行 宮寺
博之 大野
祐喜 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP1988074299U priority Critical patent/JP2528687Y2/ja
Publication of JPH01176930U publication Critical patent/JPH01176930U/ja
Application granted granted Critical
Publication of JP2528687Y2 publication Critical patent/JP2528687Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 （考案の属する技術分野） 本考案はプレナー型２端子双方向サイリスタ、特にPN
PNサージ防護デバイスの外部引出し電極構造に関するも
のである。
（従来技術とその問題点） 第１図は半導体チップ（１）の断面を示す。半導体チ
ップ（１）はPN接続にて機能を与えたシリコン基板
（２）、その両面の表面不活性膜（３）（３′）および
薄膜金属電極（４）（４′）で構成された、例えばプレ
ーナ型２端子双方向サイリスタチップである。第２図
（ａ）（ｂ）に示す平面図および側面図のように上記半
導体チップの電極（４′）は比較的低融点の半田
（５′）を用いてチップ１の電極面積より広い接続部
（6a）を備えた第１リードフレーム（６）上に接続す
る。また上部電極（４）は半田（５）を用いて電極面積
より小さい面積の接続子（７）の接続部（7a）に接続し
たのち、接続子（７）を第２リードフレーム（８）に半
田接続（９）し、これを樹脂モールド金型にて第1,第２
リードフレーム（６）（８）を残して樹脂封止（10）に
て完成する。
しかし、この従来構造においては、製造時の歩留りが
低いという欠点がある。そのため製造に際して充分注意
し、例えば組立て治具などによって接続子（７）や、第
１リードフレーム（６）を動かないよう固定するととも
に、この間に電極（４）（４′）の中心が一致するよう
に正確に半導体チップ（１）を位置決めさせることが行
われている。しかしこの構造では加熱による半田の流れ
出しを防ぐことが出来ないため、これに誘われて半導体
チップ（１）も移動し、固定された接続部（6a）（7a）
に対する電極面（４）（４′）の位置の狂いが生じる。
特に第１リードフレーム（６）の接続部（6a）の電極面
積が半導体チップ（１）の電極（４′）の面積より大き
い場合には、加熱時の半田流動性のため半導体チップ
（１）の移動量が多くなる。また半田厚の厚さの不均一
による半導体チップ（１）の傾斜を生じ易く、電極間の
PN接合の短絡や不完全短絡が起こる。従って製造の歩留
りを悪化すると同時に信頼性の確保が困難となる。
（考案の目的） 本考案は安価で信頼性に優れたプレナー型２端子双方
向サイリスタを実現する外部引出し電極構造の提供にあ
る。
（考案の構成） 第３図（ａ）（ｂ）（ｃ）は本考案の一実施例を説明
するための平面図，側面図，底面図、第４図は分解斜視
図であって本考案の特徴とするところは次の点にある。
即ち半導体チップ（１）の上部および下部電極（４）
（４′）を、四隅に小さいコーナ部を設けた四角形とす
ると共に、これに接続される第１リードフレーム（６）
の接続部（6a）に、下部電極（４′）の形状とほぼ同形
であって面積が同等またはやや小さく（例えば０〜0.3m
m）上面が平坦な接続突部（11）を設ける。一方上部電
極（４）と接続される接続子（７）の先端に上部電極
（４）の形状とほぼ同形であって面積が同等またはやや
小さい接続突部（12）を設ける。そして、半導体チップ
（１）の電極（４）（４′）と接続突部（11）（12）と
を対向するように重ね合わせたのち、接続突部（11）
（12）と電極（４）（４′）間を半田（５）（５′）を
介して接続することを特徴とするものである。
（考案の作用効果） 以上のような構造とすれば、加熱により熔融した半田
（５）（５′）が流れ出そうとしても、表面張力によっ
て接続突部（11）（12）の外周端部で制限されるため、
半導体チップ（１）の移動を防止できるばかりでなく、
半田の表面張力によって半導体チップ（１）の位置決め
が自動的に行われる。また半田の流れ出しによる電極間
の短絡を生じにくいばかりか半田（５）（５′）の半田
厚みが均一になるため応力による半導体チップ（１）の
亀裂を防止でき、接続突部（11）（12）はプレスによる
打出し加工によって簡単に形成できるため製造コストを
高くすることがない。従って、本考案によれば、製造歩
留りの高い、且つ高信頼性のプレナー型２端子双方向サ
イリスタを容易に生産できるのでコストの低下を実現で
きる。
（他の実施例） 以上本考案を一実施例について説明したが、第５図
（ａ）のように接続突部（11）（12）を帯状金属板の折
曲げにより形成したり、第５図（ｂ）のように接続突部
（12）を平坦な金属板によっても形成することができ、
これにより例えば故意に半導体チップを正常な位置から
ずらせた状態で半田付接続したときも半導体チップの位
置が自動的に正規位置に移動して修正されるなど、第３
図において述べた実施例と同等の作用効果を得られる。
【図面の簡単な説明】
第１図は半導体チップの断面構造図、第２図は従来の外
部引出電極構造の説明図、第３図および第４図は本考案
の一実施例の説明図、第５図は本考案の他の実施例の説
明図である。 （１）……半導体チップ、（２）……シリコン基板、
（３）（３′）……表面不活性膜、（４）（４′）……
薄膜金属電極、（５）（５′）……半田、（６）……第
１リードフレーム、（6a）……接続部、（７）……接続
子、（7a）……接続部、（８）……第２リードフレー
ム、（９）……半田接続部、（10）……樹脂封止、（1
1）（12）……接続突部。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 宮寺 伸行 埼玉県飯能市南町10番13号 新電元工業 株式会社工場内 (72)考案者 大野 博之 埼玉県飯能市南町10番13号 新電元工業 株式会社工場内 (72)考案者 佐川 祐喜 埼玉県飯能市南町10番13号 新電元工業 株式会社工場内 (56)参考文献 特開 昭52−46766（ＪＰ，Ａ) 実開 昭60−129136（ＪＰ，Ｕ) 実開 昭56−110652（ＪＰ，Ｕ)

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】半導体チップの両側に設けられた一対の電
    極に外部接続用のリードフレームに接続された一対の接
    続子を半田によりそれぞれ接続して樹脂封止されたプレ
    ナー型２端子双方向サイリスタにおいて、前記一対の電
    極と前記一対の接続子とはいずれも四角形に形成され
    て、各四角形はその各辺に直交する中心線が重なるよう
    な位置関係に配置され、前記電極と前記接続子の前記の
    半田付される相対向する面はほぼ同じ大きさと形状を有
    する平坦な面に形成されていることを特徴とするプレナ
    ー型２端子双方向サイリスタ。
JP1988074299U 1988-06-06 1988-06-06 プレナ−型２端子双方向サイリスタ Expired - Lifetime JP2528687Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988074299U JP2528687Y2 (ja) 1988-06-06 1988-06-06 プレナ−型２端子双方向サイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988074299U JP2528687Y2 (ja) 1988-06-06 1988-06-06 プレナ−型２端子双方向サイリスタ

Publications (2)

Publication Number Publication Date
JPH01176930U JPH01176930U (ja) 1989-12-18
JP2528687Y2 true JP2528687Y2 (ja) 1997-03-12

Family

ID=31299415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988074299U Expired - Lifetime JP2528687Y2 (ja) 1988-06-06 1988-06-06 プレナ−型２端子双方向サイリスタ

Country Status (1)

Country Link
JP (1) JP2528687Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821825B2 (ja) * 1975-10-09 1983-05-04 三菱電機株式会社 ハンドウタイソウチ
JPS56110652U (ja) * 1980-01-28 1981-08-27
JPS60129136U (ja) * 1984-02-03 1985-08-30 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
JPH01176930U (ja) 1989-12-18

Similar Documents

Publication Publication Date Title
JPH1098072A (ja) 半導体装置及びその製造方法
JP3022049B2 (ja) チップ部品型の発光ダイオードの実装方法
JP2528687Y2 (ja) プレナ−型２端子双方向サイリスタ
JPH01115127A (ja) 半導体装置
JP2841940B2 (ja) 半導体素子
JPS6211499B2 (ja)
JPH03125440A (ja) 電子部品
JP3670371B2 (ja) 半導体装置およびその製造方法
JPH08148623A (ja) 半導体装置
JPH0237761A (ja) 混成集積回路装置
JP2580905Y2 (ja) 半導体装置
JP3159808B2 (ja) 半導体装置の製造方法
JPH07211731A (ja) 半導体装置
JPS6012287Y2 (ja) 半導体装置
JPH04102339A (ja) 半導体素子及びその実装方法
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2710987B2 (ja) キヤツプの反り矯正方法
JPS63208250A (ja) 集積回路のパツケ−ジ構造
JP2551243B2 (ja) 半導体装置
JPH06268086A (ja) 半導体集積回路装置およびそれが装着されるプリント基板
JP2620884B2 (ja) 非晶質半導体光起電力素子
JP2592181B2 (ja) 固体撮像素子のサーディップ型パッケージ
JP3180868B2 (ja) 加圧接触形半導体装置の製造方法
JPS6334276Y2 (ja)
JP2003188204A (ja) 半導体装置