JP3271735B2 - 半導体素子封止用パッケージ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波半導体素子を実
装封止するための半導体素子封止用パッケージの構造に
関するものである。

【０００２】

【従来の技術】図８は、高周波半導体素子を接続・封止
した後に、パッケージを上下を反転させて、回路配線板
に配置・実装する半導体素子封止用パッケージの、本発
明者等の提案による先行技術例を示す斜視図である。

【０００３】図において、２は上部フレーム、３は下部
フレームであり、何れもセラミックあるいは高分子樹脂
等の絶縁体を用いて形成されている。

【０００４】下部フレーム３の中央部には半導体素子を
収容するパッケージキャビティ１を構成するためのザグ
リ穴が形成されており、この下部フレーム３の上に下部
フレーム３より外形寸法の小さい上部フレーム２を重ね
合わせて一体化してパッケージフレームを構成し、下部
フレーム３の上面が、パッケージの全周囲に亘って同一
平面に位置するようにパッケージ外壁にせり出し外部テ
ラス５を形成した構造となっている。一方、上部フレー
ム２は、その外側壁が突起のない平面で構成されてい
る。また、せり出した下部フレーム３の外部テラス５の
上面には、高周波入出力外部端子６となる平面導波路パ
ターンと、直流供給端子７となる平面配線パターンが配
設されている。なお、４は前記高周波入出力外部端子６
および直流供給端子７の内部端子、８は内部テラスを示
す。

【０００５】図９は、図８に示した先行技術例のパッケ
ージのパッケージキャビティ１に高周波半導体素子を収
容し封止した半導体素子封止済みパッケージ２３を、回
路配線板２４に実装する回路装置の実装構造を示す斜視
図である。

【０００６】本先行技術例の回路装置の実装構造では、
回路配線板２４には、半導体素子封止済みパッケージ２
３の上部フレーム２のみが挿入可能な寸法のパッケージ
挿入穴２５が開けられ、該パッケージ挿入穴２５の周囲
上面には、半導体素子封止済みパッケージ２３の高周波
入出力外部端子６および直流供給端子７と対向するよう
に、導波路配線パターン２６と直流供給配線パターン２
７が配設されている。半導体素子封止済みパッケージ２
３は、上下を反転させて、回路配線板２４のパッケージ
挿入穴２５に、下側となった半導体素子封止済みパッケ
ージ２３の上部フレーム２のみを挿入配置し、該半導体
素子封止済みパッケージ２３の高周波入出力外部端子６
および直流供給端子７を、対向する回路配線板２４の導
波路配線パターン２６と直流供給配線パターン２７に導
電性接着剤、はんだ、または他のろう材等によって電気
的・機械的に接続し、回路装置が構成される。

【０００７】上記のように、本先行技術例のパッケージ
および実装構造によれば、半導体素子封止済みパッケー
ジ２３を、上下を反転させて上部フレームのみを回路配
線板２４のパッケージ挿入穴２５に挿入配置して、上記
半導体素子封止済みパッケージ２３の高周波入出力外部
端子６および直流供給端子７を、対向する回路配線板２
４の導波路配線パターン２６と直流供給配線パターン２
７に直接接続させるようにしていることから、回路装置
とした際の高周波経路における接続点数を、本先行技術
例以前の従来のパッケージおよび実装構造よりも削減で
き、反射損失が低減されて回路装置としての高周波性能
を、大幅に向上できると云う利点がある。

【０００８】しかしながら、本先行技術例のパッケージ
においては、パッケージを製造する上で以下に示すよう
な欠点がある。

【０００９】図１０は、図８に示した先行技術例の半導
体素子封止用パッケージを分解して示した構造斜視図で
あり、図１１は、下部フレーム３と上部フレーム２のそ
れぞれの平面模式図である。本先行技術例のパッケージ
では、下部フレーム３と上部フレーム２とは別工程で製
造し、それぞれを所定の位置に重ね合わせてパッケージ
フレームを構成している。

【００１０】すなわち、本先行技術例のパッケージの製
造手順は、まず、図１１（ａ）に示すように、下部フレ
ーム形成用絶縁体シート１１の上面に内部端子４、高周
波入出力外部端子６および直流供給端子７となる平面配
線パターン１３を形成するとともに、パッケージキャビ
ティとなるザグリ部１２を形成する。なお、図１１
（ａ）では１個分の下部フレーム３に相当する下部フレ
ーム形成用絶縁体シート１１を示しているが、実際には
多数個が連結して形成されており、切り離しにより個々
の下部フレーム３となる。

【００１１】次いで、図１１（ｂ）に示した成形済みの
上部フレーム２を、図１１（ａ）の上部フレーム配置部
１４上に配置して下部フレーム形成用絶縁体シート，上
部フレーム２を加圧成形して一体化する。その後に、太
破線で示した切り離しライン１５で切断し、半導体封止
用パッケージとする。

【００１２】この場合、下部フレーム３は、切り離しラ
イン１５で切断する前は、下部フレーム形成用絶縁体シ
ート１１に多数個が配列された状態であるのに対し、上
部フレーム２は個別に分離された状態であるため、下部
フレーム３の上に配置する際には、１個ずつを位置合わ
せして何等かの手段で仮固定し、下部フレーム形成用絶
縁体シート１１の下部フレーム３の形成箇所の全てに上
部フレーム２を配置した後に加圧成形しなければならな
い。従って、上部フレーム２を配置するための専用の高
精度な位置合わせ装置を必要とすると同時に、配置する
ための工数が極めて多くなる。また、上部フレーム２が
個別に分離された状態で配置されるため、加圧成形時に
位置ズレを生じる等、配置精度のバラツキが極めて大き
くなる。

【００１３】

【発明が解決しようとする課題】上述したように、上記
先行技術例の半導体素子封止用パッケージを用いて回路
装置を構成した場合、高周波経路における接続点数を削
減でき、反射損失が低減されて回路装置としての高周波
性能を向上できると云う利点がある。しかしながら、上
記先行技術例のパッケージは製造する上では、個別の分
離された上部フレーム２を、下部フレーム形成用絶縁体
シート１１の下部フレーム３の形成箇所の全てに、１個
ずつ位置合わせして固定・配置しなければならず、専用
の高精度の位置合わせ装置を必要とすると同時に配置の
ための工数が極めて多くなると云う欠点があった。従っ
て、パッケージの製造コストが高くなり、汎用的に使用
するには難がある。また、上部フレーム２が個別に分離
された状態で配置されるため、加圧成形時に位置ズレを
生じる等、配置精度のバラツキを抑えることが困難で、
製造歩留りが低いと云う欠点がある。従って、製造コス
トが上昇する。

【００１４】さらに、本先行技術例のパッケージでは、
下部フレーム３の中央部にザグリ部１２を形成してパッ
ケージキャビティ１としているが、上部フレーム２およ
び下部フレーム３は、ともにセラミックあるいは高分子
樹脂等の絶縁体で構成されているため、高発熱の半導体
素子を収容・封止した場合には、放熱性の点で問題があ
った。

【００１５】本発明は、上記従来技術のパッケージにお
ける欠点および問題点を解消するものであり、その第１
の目的とするところは、上記従来技術のパッケージを用
いた回路装置の実装構成の利点を損なうことがなく、製
造が容易で、かつ、安価な半導体素子封止用パッケージ
を提供することにある。

【００１６】また、本発明の第２の目的は、高発熱の半
導体素子を収容・封止した場合でも、十分な放熱性を有
する安価な半導体素子封止用パッケージを提供すること
にある。

【００１７】

【課題を解決するための手段】本発明にかかる半導体素
子封止用パッケージでは、セラミックあるいは高分子樹
脂等の絶縁体を用いた上部フレームとこれより外形寸法
の大きい下部フレームとから、パッケージフレームが構
成されており、前記下部フレームの上面がパッケージの
全周囲に亘って同一平面に位置するように、パッケージ
外壁にせり出し外部テラスを形成した構造であるととも
に、せり出した下部フレームの外部テラスの上面に高周
波入出力外部端子である平面配線パターンと、直流供給
端子である平面配線パターンが配設され、かつ、下部フ
レームの外部テラスに接する上部フレームの外側壁が凹
凸のない平面で構成された半導体素子封止用パッケージ
において、パッケージフレームの少なくとも２箇所以上
のコーナ部に切り欠き部を設けて半導体素子封止用パッ
ケージとするものである。

【００１８】また、パッケージの底部を金属板で構成
し、かつ、該金属板が、上記パッケージの半導体素子を
収容するキャビティ内の底部を同時に構成するようにし
て半導体素子封止用パッケージとするものである。

【００１９】さらに、パッケージの底部を放熱用のフィ
ンを持った金属体で構成し、かつ、該金属体が、前記パ
ッケージの半導体素子を収納するキャビティ内の底部を
同時に構成するようにして半導体素子封止用パッケージ
とするものである。

【００２０】

【００２１】

【作用】本発明の半導体素子封止用パッケージにおいて
は、セラミックあるいは高分子樹脂等の絶縁体を用いた
上部フレームとこれより外形寸法の大きい下部フレーム
とから、パッケージフレームを構成し、前記パッケージ
フレームの少なくとも２箇所以上のコーナ部に切り欠き
部を設けたので、パッケージ製造時に上部フレームを少
なくとも２箇所以上の繋ぎ梁によって支持した上部フレ
ーム形成用絶縁体シートと、下部フレーム形成用絶縁体
シートとを重ね合せて成形し、その後に、下部フレーム
形成用絶縁体シートとともに上記上部フレーム形成用絶
縁体シートの繋ぎ梁部分を、パッケージ側に残さないよ
うに切り離して、下部フレームの外部テラスに接する上
部フレームの外側壁を凹凸のない平面で構成することが
できる。

【００２２】さらに、下部フレームの上面の外部テラス
が全て同一平面に位置した構造であり、外部テラスの上
面に、高周波入出力外部端子である平面配線パターン
と、直流供給端子である平面配線パターンを配設してあ
り、かつ、上部フレームの外側壁を凹凸のない平面で構
成しているので、先行技術例で示した半導体素子封止用
パッケージの利点であった、回路装置を構成した場合の
高周波経路における接続点数の削減と反射損失の低減の
効果を損なうことがなく、回路装置の高周波性能を維持
できる。

【００２３】また、本発明の半導体素子封止用パッケー
ジにおいては、パッケージの底部を金属板で構成し、か
つ、該金属板が、上記パッケージの半導体素子を収容す
るキャビティ内の底部を同時に構成するか、あるいは、
パッケージの底部を放熱用のフィンを持った金属体で構
成し、かつ、該金属体が、上記パッケージの半導体素子
を収容するキャビティ内の底部を同時に構成するように
したので、高発熱の半導体素子を収容・封止した場合で
も、十分な放熱性を得ることができる。

【００２４】

【００２５】

【実施例】以下、本発明の実施例につき、図面を用いて
さらに詳細に説明する。

【００２６】〔実施例１〕図１は、本発明にかかる半導
体素子封止用パッケージの一実施例の構成を示す斜視図
であり、図２（ａ），（ｂ）は図１の半導体素子封止用
パッケージの上平面図および高周波経路部分の断面構造
を示す模式図である。

【００２７】図１，図２において、３はセラミックある
いは高分子樹脂等の絶縁体からなる下部フレームであ
り、この下部フレーム３の上に下部フレーム３より外形
寸法の小さい同様の材質からなる上部フレーム２を重ね
合せて一体化してパッケージフレームを構成し、下部フ
レーム３の上面が、パッケージの４方向の全てに亘って
同一平面に位置するようにパッケージ外壁にせり出し外
部テラス５とした構造としている。一方、上部フレーム
２は、その外側壁を突起のない平面で構成するようにし
ている。また、せり出させた下部フレーム３の外部テラ
ス５の上面には、高周波入出力外部端子６となる平面導
波路パターンと、直流供給端子７となる平面配線パター
ンを配設している。さらに、パッケージフレームの４箇
所のコーナ部に切り欠き部１０を設けている。なお、こ
の実施例では、高周波入出力外部端子６を平面導波路パ
ターンとしているが、長さが短い時等では通常の平面配
線パターンでもよい。

【００２８】このように、下部フレーム３を４方向にせ
り出させて、全てが同一平面に位置するような外部テラ
ス５を形成するとともに、下部フレーム３の外部テラス
５に接する上部フレーム２の外側壁を、凹凸のない平面
で構成していることから、図９によって説明した先行技
術例の回路装置の実装構造に対しては問題なく適用で
き、先行技術例での利点を損なうことがない。

【００２９】また、パッケージフレームのコーナ部に切
り欠き部１０を設けたことによって、後述の図３によっ
て説明する本発明の半導体素子封止用パッケージの製造
方法を適用することができる。

【００３０】〔実施例２〕図３は、図１および図２で示
した半導体素子封止用パッケージのフレームを形成する
ための、下部フレーム形成用絶縁体シートおよび上部フ
レーム形成用絶縁体シートの表面を示す模式図である、
図３（ａ）は、下部フレーム形成用絶縁体シート１１の
表面を示し、図３（ｂ）は、上部フレーム形成用絶縁体
シート１６の表面を示している。なお、両シート１１，
１６はいずれも下部フレーム３または上部フレーム２の
１個分に相当するものを示してあるが、実際には多数個
が連続して高分子樹脂等の材料により図１に示す下部フ
レーム３と上部フレーム２の厚みにそれぞれ形成されて
いる。

【００３１】下部フレーム形成用絶縁体シート１１の表
面には、パッケージの内部端子４、高周波入出力外部端
子６および直流供給端子７となる平面配線パターン１３
を形成するとともに、パッケージキャビティとなるキャ
ビティ用ザグリ部１２を形成してある。

【００３２】一方、上部フレーム形成用絶縁体シート１
６には、パッケージフレームの内側となる上部フレーム
形成用開口部Ａ１８と、パッケージフレームの外壁面と
なる上部フレーム形成用開口部Ｂ１９を、打ち抜きある
いは切削等の手段によって形成してあり、上部フレーム
形成部１７は、４箇所のコーナ部に配置した繋ぎ梁２０
によって、上部フレーム形成用絶縁体シート１６に連結
している。

【００３３】上述のように準備した下部フレーム形成用
絶縁体シート１１と上部フレーム形成用絶縁体シート１
６は、両者を重ね合せて、下部フレーム形成用絶縁体シ
ート１１の上部フレーム配置部１４に上部フレーム形成
用絶縁体シート１６の上部フレーム形成部１７が合致す
るようにし、加圧成形し一体化した後に太破線で示した
切り離しライン１５に沿って切断して、パッケージフレ
ームとする。この際、切り離しライン１５は繋ぎ梁２０
がパッケージフレーム側に残らないような位置とするこ
とによって、下部フレーム３の外部テラス５に接する上
部フレーム２の外側壁を凹凸のない平面で構成すること
ができる。

【００３４】本発明にかかる半導体素子封止用パッケー
ジの構成によれば、多数のパッケージフレームを一括し
て製造できるようになる。従って、先行技術例で示した
半導体封止用パッケージに比べて製造工数を大幅に削減
でき、また、上部フレームを１個ずつ位置合わせするた
めの専用の高精度な位置合わせ装置を必要とすることが
ない。

【００３５】また、上部フレーム２は上部フレーム形成
用絶縁体シート１６に全て連結されているので、従来例
で示した半導体封止用パッケージの製造において生じて
いた加圧成形時の位置ズレによる配置精度のバラツキを
抑えられ、製造歩留りが向上する。

【００３６】なお、本実施例では、パッケージフレーム
のコーナ部の４箇所で、上部フレーム２が上部フレーム
形成用絶縁体シート１６に繋ぎ梁２０によって連結され
ている場合を例示したが、繋ぎ梁２０は、少なくとも２
箇所以上の位置であれば上部フレーム２を支持すること
ができ、本発明における半導体封止用パッケージでは、
繋ぎ梁２０の部分を含む、少なくとも２箇所以上の位置
に切り欠き部１０を設けたものであれば、本発明の技術
的範囲に属する。

【００３７】〔実施例３〕図４は、本発明の半導体素子
封止用パッケージの他の実施例の構成を示す斜視図であ
り、図５は、図４で例示した半導体素子封止用パッケー
ジの高周波経路部分の断面構造を示す模式図である。

【００３８】図３に示した実施例２においては、下部フ
レーム３の中央部にパッケージのキャビティ用ザグリ部
１２を形成していたが、本実施例では、下部フレーム３
の中央部に貫通する開口部を設け、パッケージ底面に金
属板２１を取付けることによって、パッケージキャビテ
ィ１を構成している。

【００３９】本実施例の場合、下部フレーム３の外部テ
ラス５、高周波入出力外部端子６、直流供給端子７およ
びパッケージフレームの切り欠き部１０等の他の構造に
ついては、図１，図２に示した実施例１と同様であり、
製造方法についても、パッケージフレームの形成工程ま
では実施例１と同様である。

【００４０】このように、パッケージキャビティ１の底
部を金属板２１で構成したので、高発熱の半導体素子を
収容・封止した場合でも、半導体素子がパッケージキャ
ビティ１の底部にダイボンディングしてあれば、金属板
２１を介して容易に放熱することができる。

【００４１】従って、パッケージ内部に封止した半導体
素子への熱ストレスが低減でき、信頼性が向上する。

【００４２】〔実施例４〕図６は、本実施例で例示する
半導体素子封止用パッケージの構成を示す斜視図であ
り、図７は図６で例示した半導体素子封止用パッケージ
の高周波経路部分の断面構造を示す模式図である。

【００４３】本実施例では、図４，図５に示した実施例
３において、パッケージの底面を構成していた金属板２
１に替えて放熱フィン２２を取付けたものであり、該放
熱フィン２２の一面がパッケージキャビティ１の底部を
直接構成するようにしている。

【００４４】このように、パッケージキャビティ１の底
部を放熱フィン２２で構成したので、実施例３に比べて
さらに放熱性が向上する。

【００４５】なお、本実施例の場合も、下部フレーム３
の外部テラス５、高周波入出力外部端子６、直流供給端
子７およびパッケージフレームの切り欠き部１０等の他
の構造については、図１，図２に示す実施例１と同様で
あり、製造方法についても、パッケージフレームの形成
工程までは実施例１と同様である。

【００４６】

【発明の効果】以上詳細に説明したように、本発明の半
導体素子封止用パッケージは、パッケージフレームが、
絶縁体からなる上部フレームとこれより外形寸法の大き
い下部フレームとから構成され、前記下部フレームの上
面がパッケージの全周囲に亘って同一平面に位置するよ
うに、パッケージ外壁にせり出し外部テラスを形成した
構造であるとともに、せり出した下部フレームの外部テ
ラスの上面に、高周波入出力外部端子である平面配線パ
ターンと、直流供給端子である平面配線パターンが配設
され、かつ、前記下部フレームの外部テラスに接する上
部フレームの外側壁が凹凸のない平面で構成された半導
体素子封止用パッケージにおいて、パッケージフレーム
の少なくとも２箇所以上のコーナ部に切り欠き部を設け
たので、パッケージを上下を反転させて回路配線板に直
接接続させる方式の、回路装置の実装構造を適用する先
行技術の半導体素子封止用パッケージと同様に、高周波
経路における接続点数の削減と反射損失の低減とが可能
な半導体素子封止用パッケージを、容易にかつ、安価に
製造し、実現することができる。

【００４７】また、パッケージの底部が金属板や放熱用
のフィンを持った金属体で構成したので、高発熱の半導
体素子を収容・封止した場合でも、十分な放熱性が得ら
れる。

【００４８】また、本発明にかかる半導体素子封止用パ
ッケージは、半導体素子封止用パッケージの製造時に、
上部フレームを少なくとも２箇所以上の繋ぎ梁によって
支持した上部フレーム形成用絶縁体シートを、所要の配
線パターンを施した下部フレーム形成用絶縁体シート上
に重ね合せて加圧成形し一体化した後に、前記下部フレ
ーム形成用絶縁体シートとともに前記上部フレーム形成
用絶縁体シートの繋ぎ梁部分を、パッケージ側に残さな
いように切り離して、下部フレームの外部テラスに接す
る上部フレームの外側壁を凹凸のない平面に構成できる
ので、多数個を同時に製造でき性能、生産性、コスト、
信頼性から見て工業的価値は極めて高い。

【図面の簡単な説明】

【図１】本発明にかかる半導体素子封止用パッケージの
一実施例の構成を示す斜視図である。

【図２】図１の実施例の上平面図および高周波経路部分
の断面構図を示す模式図である。

【図３】本発明のにかかる半導体素子封止用パッケージ
の製造方法における、半導体素子封止用パッケージのフ
レームを形成するための、下部フレーム形成用絶縁体シ
ートおよび上部フレーム形成用絶縁体シートの表面を示
す模式図である。

【図４】本発明にかかる半導体素子封止用パッケージの
他の実施例の構成を示す斜視図である。

【図５】図４の実施例の高周波経路部分の断面構造を示
す模式図である。

【図６】本発明にかかる半導体素子封止用パッケージの
さらに他の実施例の構成を示す斜視図である。

【図７】図６の実施例の高周波経路部分の断面構造を示
す模式図である。

【図８】先に提案した半導体素子封止用パッケージの構
造を示す斜視図である。

【図９】図８のパッケージを用いた回路装置の実装構造
の一例を示す斜視図である。

【図１０】図８の高周波半導体素子封止用パッケージ
を、分解して示した構造斜視図である。

【図１１】図８の高周波半導体素子封止用パッケージ
を、分解して示した平面模式図である。

【符号の説明】

１ パッケージキャビティ ２ 上部フレーム ３ 下部フレーム ４ 内部端子 ５ 下部フレーム上の外部テラス ６ 高周波入出力外部端子 ７ 直流供給端子 ８ 内部テラス ９ シールキャップ １０ フレーム切り欠き部 １１ 下部フレーム形成用絶縁体シート １２ キャビティ用ザグリ部 １３ 平面配線パターン １４ 上部フレーム配置部 １５ 切り離しライン（太破線） １６ 上部フレーム形成用絶縁体シート １７ 上部フレーム形成部 １８ 上部フレーム形成開口部Ａ １９ 上部フレーム形成開口部Ｂ ２０ 繋ぎ梁 ２１ 金属板 ２２ 放熱フィン ２３ 半導体素子封止済みパッケージ ２４ 回路配線板 ２５ パッケージ挿入穴 ２６ 導波路配線パターン ２７ 直流供給配線パターン ２８ バイパスコンデンサ

フロントページの続き (56)参考文献 特開 平１−293643（ＪＰ，Ａ) 特開 平４−142801（ＪＰ，Ａ) 特開 平５−144994（ＪＰ，Ａ) 特開 昭54−71572（ＪＰ，Ａ) 特開 平４−188652（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/00 - 23/10 H01L 23/16 - 23/26

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 半導体素子を内部に収納し、かつ、収納
   した半導体素子の電極端子と電気的に接続するための内
   部端子を具備するとともに、外部回路と接続するための
   外部端子をパッケージフレームに具備した半導体素子封
   止用パッケージであって、該パッケージフレームが、絶
   縁体からなる上部フレームとこれより外形寸法の大きい
   下部フレームとから構成され、前記下部フレームの上面
   がパッケージの全周囲に亘って同一平面に位置するよう
   に、パッケージ外壁にせり出し外部テラスを形成した構
   造であるとともに、せり出した下部フレームの外部テラ
   スの上面に、高周波入出力外部端子である平面配線パタ
   ーンと、直流供給端子である平面配線パターンが配設さ
   れ、かつ、前記下部フレームの外部テラスに接する上部
   フレームの外側壁が凹凸のない平面で構成された半導体
   素子封止用パッケージにおいて、パッケージフレームの
   少なくとも２箇所以上のコーナ部に切り欠き部を設けた
   ことを特徴とする半導体素子封止用パッケージ。
2. 【請求項２】 請求項１記載の半導体素子封止用パッケ
   ージにおいて、パッケージの底部が金属板で構成され、
   かつ、該金属板が、前記パッケージの半導体素子を収納
   するキャビティ内の底部を同時に構成していることを特
   徴とする半導体素子封止用パッケージ。
3. 【請求項３】 請求項１記載の半導体素子封止用パッケ
   ージにおいて、パッケージの底部が放熱用のフィンを持
   った金属体で構成され、かつ、該金属体が、前記パッケ
   ージの半導体素子を収容するキャビティ内の底部を同時
   に構成していることを特徴とする半導体素子封止用パッ
   ケージ。