KR20020009449A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR20020009449A
KR20020009449A KR1020010043876A KR20010043876A KR20020009449A KR 20020009449 A KR20020009449 A KR 20020009449A KR 1020010043876 A KR1020010043876 A KR 1020010043876A KR 20010043876 A KR20010043876 A KR 20010043876A KR 20020009449 A KR20020009449 A KR 20020009449A
Authority
KR
South Korea
Prior art keywords
lead frame
base substrate
semiconductor device
lead
insulating layer
Prior art date
Application number
KR1020010043876A
Other languages
English (en)
Other versions
KR100440416B1 (ko
Inventor
사사끼야스시
다니쇼고
우찌노요시히로
도미야마기요따까
마에노유따까
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18715387&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20020009449(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20020009449A publication Critical patent/KR20020009449A/ko
Application granted granted Critical
Publication of KR100440416B1 publication Critical patent/KR100440416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

제조 공정이 복잡해질 가능성이 없고, 제조 가격을 만족스럽게 저감시킬 수 있는 리드 프레임 구조의 반도체 디바이스가 제공된다.
이러한 반도체 디바이스에서는, 리드 프레임(13)을 방열용의 베이스 기판(15)에 절연층(18)을 통해 고착시키고, 이 리드 프레임 상에 하나 이상의 파워 반도체 소자(11)를 탑재한 후, 리드 프레임(13)의 단부를 수직 상면으로 절곡하여 외부 도출 단자부를 형성한 반도체 디바이스에 있어서, 리드 프레임의 절곡 부분에 미리 오목부를 형성하고, 리드 프레임을 절곡시키기 전에, 리드 프레임을 절연층에 의해 베이스 기판에 고착시킬 때, 이 오목부에서는 리드 프레임이 베이스 기판의 표면에 고착되지 않도록 한다.

Description

반도체 디바이스{SEMICONDUCTOR DEVICE}
본 발명은 리드 프레임에 하나 이상의 파워 반도체 소자를 탑재한 다음, 이 어셈블리를 수지로 몰딩한 반도체 디바이스에 관한 것으로, 특히 리드 프레임의 외부 도출 단자부가 되는 부분이 리드 프레임으로부터 거의 직각으로 직립하고 있는 반도체 디바이스에 관한 것이다.
비교적 큰 전력으로 동작하는 파워 반도체 디바이스로 알려져 있는 반도체 디바이스에서는, 반도체 소자로부터 발생되는 열을 충분한 내 전압 성능하에서 어떻게 효율적으로 외부에 전달시켜 방산(dissipate)시킬까 하는 것이 중요한 과제이다.
따라서, 종래부터 리드 프레임을 회로 도체로서 이용하여, 이 리드 프레임의 한쪽면에 하나 이상의 파워 반도체 소자를 탑재한 뒤, 이 리드 프레임의 다른 쪽면에는 수지 절연층을 통해 열전도성이 우수한 금속으로 만들어진 베이스 기판을 접합시킴에 따라, 고 내전압성과 저열 저항성의 양립을 도모할 수 있도록 설계된 소위 리드 프레임 구성의 반도체 디바이스가 알려져 있다.
도 8은, 특원평11-42663호에 개시되어 있는 리드 프레임 구조의 반도체 디바이스의 일례를 도시한다. 도시한 바와 같이, 균일한 판두께의 구리 등의 도체판으로 거의 일체로 형성된 리드 프레임(13)을 이용한다. 이 리드 프레임(13)을 금속의 베이스 기판(15)의 한쪽 면(도면에서는 상측으로 되어 있는 면)에 절연층(18)을 통해 접착시킴에 따라, 리드 프레임이 통상의 회로 기판에 있어서의 도체 패턴으로서의 역할을 할 수 있다.
이 때, 리드 프레임(13)의 소정의 단부를 베이스 기판(15)의 접합면으로부터 거의 직각으로 직립되도록 구부려, 외부 도출 단자부(17)를 형성한다. 파워 반도체 소자(11)를 리드 프레임(13) 상에 실장함으로써, 외부 도출 단자부(17)와 하나이상의 파워 반도체 소자(11)가 리드 프레임(13)에 의해 서로 전기적으로 접속되고, 또한 필요한 부분을 알루미늄의 본딩 와이어(16)로 서로 접속함으로써, 전력 변환 장치의 주 회로 등 필요한 회로가 형성된다.
이 때, 리드 프레임(13)을 베이스 기판(15)의 면에 대하여 수직으로 절곡시키는 이유는 베이스 기판(15)으로부터 절연 거리를 확보하기 위해서이다.
또한, 리드 프레임(13)의 절곡 위치를 베이스 기판(15)의 단부에서 베이스 기판(15)의 중앙 방향(도면에서는 우측 방향)을 향하여 들어가게 하고 있는 것도 동일한 이유에서이다.
여기서, 리드 프레임(13)이 베이스 기판(15)의 한쪽 면(도면에서는 상면)에 얇은 절연층(18)을 통해 접착되어 있으므로, 파워 반도체 소자(11)로부터 발생되는 열이 절연층(18)을 통해 베이스 기판(15)에 전달되어, 열의 방산을 보장한다. 따라서, 이 베이스 기판(15)에는 알루미늄이나 구리 등의 열전도성이 우수한 금속판이 이용된다.
절연층(18)은 리드 프레임(13)을 베이스 기판(15)에 고착시키고, 이들의 사이를 물리적으로 격리시켜 전기적으로 절연하는 기능을 한다. 이 때문에, 절연층(18)으로 유리 전이 온도가 100℃ 이상인 에폭시 수지 등의 열 경화성 수지가 이용되고, 이 재료는 수지 시트 형태로 사용된다.
베이스 기판(15)에는, 도시되어 있지는 않지만, 외장 몰드 패키지가 접착제 등으로 고정되고, 이 패키지 내에는 에폭시 등의 수지가 충전되어 있다. 따라서, 리드 프레임(13)의 접착면에서 절연층(18)의 표면까지 수직으로 연장되고 있는 리드 프레임(13)의 단자부(17)를 제외하고, 리드 프레임(13)의 남은 부분과, 이것에 땜납층(26)에 의해 접합 탑재되어 있는 하나 이상의 파워 반도체 소자(11)가 캡슐화되어 반도체 디바이스가 완성된다.
상기 종래 기술은, 리드 프레임의 단자부가 절연층의 표면에 고착된 리드 프레임의 접착면에서부터 직립되어 있다는 사실에 대해서는 고려하지 않고 있고, 따라서 제조 공정이 복잡하게 된다는 문제가 있었다.
즉, 종래 기술에서는, 도 8에 나타낸 바와 같이, 단자부(17)가 베이스 기판(15)의 표면에 고착된 리드 프레임의 접합면에서부터 거의 수직으로 직립되어 있는 반도체 디바이스의 경우, 사전에 단자부를 절곡하여 리드 프레임을 성형한 다음, 이 절곡된 리드 프레임을 베이스 기판에 고착시켜야 한다.
이것은 절곡되지 않은 채로 베이스 기판면에 놓인 리드 프레임은, 외부로 도출된 단자부를 포함하여 전체가 절연층과 접촉하여 고착되기 때문에, 나중에 리드 프레임을 절곡하는 것이 곤란하게 되기 때문이다.
종래 기술에 의한 반도체 디바이스의 제조 과정을 설명하면 도 9의 (a) 내지 도 9의 (c)에 도시된 바와 같다.
우선, 도 9의 (a)에 도시한 바와 같이, 사전에 절곡되어 외부 도출 단자부(17)가 형성되어 있는 리드 프레임(13)을 준비한다. 이 리드 프레임(13)을 절연 접착용의 수지 시트(18')를 사이에 끼워 베이스 기판(15)의 표면에 장착하고, 가열 가압하여 도 9의 (b)에 나타내는 상태로한다. 여기서 수지 시트(18')는 경화되어 절연층(18)을 형성한다. 그 결과, 리드 프레임(13)이 베이스 기판(15)의 표면에 고착된다.
다음에, 도 9의 (b)에 도시한 바와 마찬가지로, 하나 이상의 반도체 소자(11)를 탑재하기 위한 리드 프레임(13)의 탑재면에 땜납층(26)의 형성에 필요한 땜납 인쇄 처리를 실시한다. 계속해서 도 9의 (c)에 도시한 바와 같이, 땜납층(26)에 반도체 소자(11)를 중첩시키고 가열 가압하여, 리드 프레임(13)에 반도체 소자(11)를 접합한다. 그 후,본딩 와이어(16)에 의해 소정의 배선을 행한다.
그러나, 종래 기술에서는, 이들 공정에서 이하의 문제가 생겨, 상기한 바와 같이, 제조 공정이 복잡하게 되는 것이다.
리드 프레임(13)으로부터 외부 도출 단자부(17)가 직립되어 있기 때문에, 우선 도 9의 (a)의 공정에서, 압착 프레스 등에 외부 도출 단자부(17)가 간섭(즉, 충돌)하는 것을 방지해야 한다. 이 때문에 설비 사이즈가 커져 투자액도 커진다.
다음에, 도 9의 (b)의 공정에서는, 땜납층 인쇄용의 마스크 및 스퀴지(squeegee)가 외부 도출 단자부(17)와 간섭한다. 따라서, 리드 프레임(13) 상에 땜납층(26)을 형성하기 위한 땜납 인쇄 처리가 곤란하고, 스크린 인쇄 등의 기법을 적용할 수 없게 되어 버린다.
또한, 도 9의 (c)의 공정에서는, 리드 프레임(13) 상으로의 부품의 실장 처리에 필요한 탑재 설비의 가동 영역에 대하여, 외부 도출 단자부(17)가 큰 물리적 장해로 되어, 통상의 탑재 설비로서는 대응이 곤란하게된다.
본 발명의 목적은, 제조 공정이 복잡하게될 우려가 없고, 제조 비용의 저감을 충분히 도모할 수 있는 리드 프레임 구성의 반도체 디바이스를 제공하는 것이다.
상기 목적은, 절연층을 통해 베이스 기판의 한쪽 면에 고착된 리드 프레임이 회로 도체로서 역할을 하고, 상기 리드 프레임 위에 하나 이상의 파워 반도체 소자가 탑재되며, 상기 리드 프레임의 한 단부가 상기 베이스 기판의 면에 고착되는 리드 프레임의 접합면에서부터 직립 방향으로 절곡되어 외부 도출 단자부로 되는 반도체 디바이스에 있어서, 상기 리드 프레임의 일부에, 상기 베이스 기판의 표면에 고착되는 상기 리드 프레임의 접합면으로부터 두께가 얇게된 오목부가 형성되며, 이 두께가 얇게된 오목부에서 리드 프레임이 절곡되는 반도체 디바이스를 제공함으로써 성취된다.
이 때, 베이스 기판면으로부터의 리드 프레임의 직립 위치가, 베이스 기판의 단부면으로부터 소정의 거리만큼 떨어진 위치가 되도록 할 수도 있고, 베이스 기판면으로부터의 리드 프레임의 직립 부분에 직선부에 이어져 곡선부가 형성되도록할 수도 있다.
도 1은 본 발명에 의한 반도체 디바이스의 제1 실시 형태를 나타내는 단면도.
도 2의 (a) 내지 도 2의 (d)는 본 발명에 의한 반도체 디바이스의 제조 공정의 설명도.
도 3은 본 발명에 의한 반도체 디바이스의 제2 실시 형태를 나타내는 단면도.
도 4는 본 발명에 의한 반도체 디바이스의 제3 실시 형태를 나타내는 단면도.
도 5는 본 발명에 의한 반도체 디바이스의 제4 실시 형태를 나타내는 단면도.
도 6은 본 발명에 의한 반도체 디바이스의 제4 실시 형태를 나타내는 상면도.
도 7은 본 발명에 의한 반도체 디바이스의 제4 실시 형태를 나타내는 회로도.
도 8은 종래 기술에 의한 반도체 디바이스의 일례를 나타내는 단면도.
도 9의 (a) 내지 도 9의 (c)는 종래 기술에 의한 반도체 디바이스의 제조 공정의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 파워 반도체 소자
13 : 리드 프레임
130 : 두께가 얇은 부분
15 : 베이스 기판(방열용의 금속 기판)
16 : 본딩 와이어
17 : 외부 도출 단자(리드 프레임의 절곡부)
18 : 절연층
18': 수지 시트
21 : 배선 기판
22 : 제어 회로용 부품
23 : 집적 회로 부품
24 : 제어 단자
26 : 땜납층
이하, 본 발명에 의한 반도체 디바이스를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 의한 반도체 디바이스의 제1 실시 형태를 도시한다. 도면에 있어서, 하나 이상의 파워 반도체 소자(11), 리드 프레임(13), 베이스 기판(15), 본딩 와이어(16), 외부 도출 단자부(17) 및 땜납층(26)은 도 8에서 설명한 종래 기술에 의한 반도체 디바이스와 동일한다.
보다 구체적으로는, 외부 도출 단자부(17)로서 반도체 디바이스의 패키지 밖으로 도출되어 있는 단자는, 패캐지 내부에서 그대로 베이스 기판(15) 상에 연장되어 리드 프레임(13)을 형성하고 있다. 이 리드 프레임(13)은 절연층(18)을 협지하여 베이스 기판(15)에 고착되고, 파워 반도체 소자(11)는 땜납층(26)에 의해 이 리드 프레임(13) 상에 직접 접합된다.
이 리드 프레임(13)과 파워 반도체 소자(11)는 각각 알루미늄 와이어로 대표되는 본딩 와이어(16)에 의해 전기적으로 접속되어, 소정의 회로를 형성하고 있다.
종래 기술과 관련하여 설명하였지만, 필요한 절연 거리의 확보를 위해, 리드 프레임(13)을 외부 도출 단자부(17)로서 인출하여야 할 방향은 베이스 기판(15)의 면에 대하여 수직 방향이어야만 하고, 이 때문에 리드 프레임(13)이 수직 방향(도면에서는 위 방향)으로 절곡되는 위치는 베이스 기판(15)의 단부에서 베이스 기판(15)의 중앙 방향(도면에서는 우측 방향)을 향하여 거리 d4 이상 들어가 있는 위치이어야 한다.
여기서, 이 베이스 기판(15)의 단부로부터의 거리 d4는, 리드 프레임(13)과 베이스 기판(15) 사이에 인가되는 전압에 의해 결정되는데, 주로 이 반도체 디바이스에 요구되는 절연 내전압 특성에 의해서 결정된다.
따라서, 이 도 1의 실시 형태가 도 8의 종래 기술과 다른 점은, 리드 프레임(13)이 d1과 d2의 서로 다른 두께를 갖는 부분을 각각 포함하고 있다는 것이다. 리드 프레임(13)에서 절연층(18)을 끼워 베이스 기판(15)에 고착되는 부분(고착부)의 리드 프레임(13)의 두께는 d1이고, 외부 도출 단자부(17)를 형성하기 위해서 절곡되는 부분(130)의 두께는 d2이다. d1과 d2의 관계는 d1>d2이고, 또한 이 두께가 얇게 되어 있는 부분(130)은 리드 프레임(13)이 절연층(18)에 의해 베이스 기판(15)에 고착되는 접합면으로부터 두께가 감소된 방식으로 리드 프레임(13) 상에 형성되어 있다.
환언하면, 도 1의 실시 형태에 있어서의 리드 프레임(13)에는 두께가 얇게 되어 있는 부분(130)이 형성되어 있고, 이 부분(130)에서 리드 프레임(13)이 절곡되어 수직으로 직립된 위치에서 외부 도출 단자부(17)가 형성되어 있다는 점이 종래 기술과는 다르다.
이 실시 형태에서는, 사전에 부분(130)이 형성되어 있는 리드 프레임(13)을 평평한 상태대로 절연층(18)에 중첩한 뒤에 베이스 기판(15)면에 고착시킨다. 부품 탑재후, 베이스 기판(15)의 소정의 위치에서 리드 프레임(13)을 수직 방향으로 절곡하여, 외부 도출 단자부(17)를 형성한다.
그러나, 이 경우, 리드 프레임(13)이 종래 기술에서와 같이, 그 절곡부도 포함하여 절연층(18)에 완전하게 고착되면, 리드 프레임(13)을 절곡할 때, 리드 프레임(13)이 절연층(18)으로부터 떨어져서 절연층(18)이 손상되는 경우가 있다.
그래서, 이 실시 형태에서는, 외부 도출 단자부(17)를 형성하기 위해, 리드 프레임(13)에 설치하고 있는 길이 방향으로 연장되고 있는 부분의 일부에 두께가 얇은 부분(130)을 설치한다. 길이 d5에 대해서는, 절연에 필요한 거리 d4보다도 길게 되도록, 즉 d5>d4의 관계가 성립하도록 하고, 부가하여 외부 도출 단자부(17)를형성할 때에는, 이 부분(130)이 절곡되도록 한 것이다. ·
이 리드 프레임(13)에 제공된 부분(130)은, 상기한 바와 같이, 베이스 기판(15)에 고착되는 부분의 면으로부타 오목하게 패인 형상으로 리드 프레임(13)에 형성되어 있다. 이 때문에, 리드 프레임(13)을 그대로 절연층(18)에 의해 베이스 기판(15)에 고착시킨 경우에도, 이 부분(130)에서는 리드 프레임(13)이 절연층(18)으로부터 소정 거리만큼 떨어져 있어, 이 부분(130)에서는 리드 프레임(13)이 베이스 기판(15)에 고착되어 있지 않은 상태를 유지하도록 기능한다.
따라서, 이 실시 형태에 따르면, 리드 프레임(13)을 평평한 상태대로 절연층(18)에 의해 베이스 기판(15) 면에 고착시킨 후, 이 리드 프레임(13)을 수직으로 절곡하여 외부 도출 단자부(17)를 형성해도, 절연층(18)에 손상이 생길 가능성이 없다는 것을 보장할 수 있다.
다음으로, 이 도 1의 실시 형태에 의한 반도체 디바이스의 제조 공정의 일부에 대하여 도 2의 (a) 내지 도 2의 (d)를 참조하여 설명한다.
우선, 도 2의 (a)에 도시한 바와 같이, 두께가 얇은 부분(130)이 있는 리드 프레임(13)을 준비하여, 그것을 평평한 상태대로 수지 시트(18')를 사이에 끼워 베이스 기판(15) 상에 정합시켜, 소정의 위치에 정렬시킨 다음 가열 가압하여 베이스 기판(15)에 고착함으로써, 도 2의 (b)에 도시한 바와 같이, 평평한 상태의 리드 프레임(13)을 베이스 기판(15)에 절연층(18)에 의해 고착된 상태가 되게 한다.
이 때, 오목한 부분(130)의 바닥부와 절연층(18)의 표면 간의 단차, 즉 리드 프레임(13)의 본래의 두께 d1과 부분(130)의 두께 d2의 차(=dl-d2)는 일반적으로는약 0.1∼0.2mm 정도면 좋지만, 이 값에 한정되는 것은 아니고, 리드 프레임(13)의 두께나 절연층(18)의 사양에 따라 임의로 정할 수 있다.
또한, 부분(130)의 길이 d5에 관해서도, 상기한 절연에 필요한 거리 d4보다도 길다고 하는 조건, 즉 d5>d4를 유지하는 것이 좋다. 부분(130)은 베이스 기판(15)의 주변의 단부에만 형성되는 것에 한하지 않고, 외부 도출 단자부(17)의 선단까지 연장시켜도 좋다. 따라서, 리드 프레임(13)에 필요한 치수 조건으로서는 d1>d2 및 d4<d5가 된다.
다음으로, 도 2의 (b)에 도시한 바와 마찬가지로, 리드 프레임(13)의 소정 부분, 즉 하나 이상의 파워 반도체 소자가 탑재되는 부분에 땜납층(26)의 형성에 필요한 땜납 인쇄 처리를 행한 뒤, 도 2의 (c)에 도시한 바와 같이, 반도체 소자(11)를 위치 결정한다. 계속해서 도 2의 (d)에 도시한 바와 같이, 땜납층(26)에 의해, 반도체 소자(11)를 리드 프레임(13)에 접합시킨 후, 본딩 와이어(16)에 의한 배선을 행한다.
그 후, 리드 프레임(13)의 단부(도면에서는 좌측의 단부)를 소정의 지그로, 도면에서는 상측에서 억제하여, 리드 프레임(13)이 절연층(15)으로부터 떨어지지 않도록 한 뒤에, 도 2의 (c)의 화살표 A로 도시한 바와 같이, 외부 도출 단자부(17)를 베이스 기판(15)의 면에 대하여 거의 수직이 되도록 형성하여, 도 1에 나타낸 상태의 반도체 디바이스를 얻을 수 있다.
이 실시 형태의 경우, 리드 프레임(13)을 절연층(18)을 통해 베이스 기판(15)에 고착시킨 상태일 때에는, 리드 프레임(13)이 평탄한 상태대로절연층(18)에 중첩되고 있어, 리드 프레임(13)의 표면에는 아무것도 장애물도 없는 상태가 된다.
따라서, 이 실시 형태에 따르면, 통상의 배선 기판면에 대한 땜납 인쇄 처리와 어떠한 차이도 없이, 스크린 마스크나 스퀴지에 의한 스크린 인쇄 처리를 적용할 수 있다. 그 결과, 땜납 도포 처리시의 층두께, 형상 등 각종 조건의 제어가 용이한 스크린 인쇄의 적용에 의해 파워 반도체 디바이스의 신뢰성을 충분히 향상시킬 수 있다.
또한, 이 때문에, 부품 탑재 시간이나 와이어 본딩 중에도, 리드 프레임(13)의 입상부(stand-up portion)에 의한 간섭이 발생하지 않는다. 따라서, 이 실시 형태에 따르면, 상기 도 2의 (a) 내지 도 2의 (d)에 나타낸 조립 공정에서 사용해야 할 각종의 설비에 대한 제약 조건이 최소가 되어 비용 직립을 충분히 억제할 수 있다.
여기서, 이 실시 형태의 경우, 리드 프레임(13)의 절곡 위치는, 부분(130) 중의 임의의 위치에 설정할 수 있으므로, 베이스 기판(15)의 단부의 내측의 임의의 위치에서 용이하게 직립시킬 수 있다.
또한, 리드 프레임(13)이 그것 자체가 평탄한 형태를 가질 수 있기 때문에, 적재 효율이 우수하여 고정하기 쉽고, 운반시의 품질의 확보도 용이하게 된다. 또한 리드 프레임(13)을 절연층(18)에 고착시키는 경우에 있어서도, 프레스 설비가 최소한의 사이즈로 억제될 수 있어서, 설비 비용의 저감이나 리드 프레임(13) 고착시의 가공 비용 면에서도 유리해 진다.
또한, 이 실시 형태에 있어서의 리드 프레임(13)은 프레스 가공 등에 의해 용이하게 펀칭할 수 있고, 평탄하기 때문에 통상의 배선 기판과 마찬가지의 에칭법에 의한 제조도 가능하고, 특수한 제조 기술을 필요로 하지 않는다.
또, 도 1의 사이즈 d3에 관해서는, 상기한 바와 같이, d3=d1을 기본으로 하지만, 특별한 사이즈 제한이 있을 이유가 없기 때문에, 이대로 d3=d2라도 상관없고, 그것 이외의 판두께가 되도록 해도 좋다.
다음으로, 도 3을 참조하여 본 발명의 제2 실시 형태를 설명한다.
반도체 디바이스 중에는, 패키지의 주변에서 단자를 인출하도록 한 것이 있는데, 이 도 3의 실시 형태는 이러한 종류의 반도체 디바이스를 대상으로한 것이다. 따라서, 도 3의 제2 실시 형태가, 도 1에 나타낸 제1 실시 형태와 서로 다른 점은, 외부 도출 단자부(17)가, 일단 베이스 기판(15)에 대하여 수직 상면 방향으로 직립한 뒤, 베이스 기판으로부터 거리 d5만큼 이격된 위치에서 재차 절곡되어 최종적으로는 베이스 기판(15)과 수평 방향으로 인출되어 있다는 점이다.
여기서, 거리 d5는, 상기한 바와 같이, 베이스 기판(15)으로부터 소정의 절연 거리를 유지하기 위해서 설치한 것으로, 리드 프레임(13)에 인가되는 전압에 의해 그 값이 된다. 그러나, 일단 이 거리 d5를 확보한 후에는, 리드 프레임(13)의 그 선단부의 절곡 방향이나 절곡 횟수에 대한 특별한 제한은 없다. 따라서, 리드 프레임(13)을 최종적으로 제품으로서 취급하기 쉽도록 리드 프레임(13)을 인출하여 외부 도출 단자(17)로 하면 좋다.
따라서, 이 도 3의 실시 형태에 의해서도 파워 반도체 디바이스의 신뢰성을충분히 향상시킬 수 있으며, 비용 상승을 충분히 억제할 수 있는 등 도 1에 나타낸 실시 형태와 동일한 효과를 얻을 수 있다.
다음에, 도 4를 참조하여 본 발명의 제3 실시 형태를 설명한다.
도 4의 실시 형태가 도 1에 나타낸 제1 실시 형태와 다른 점은, 리드 프레임(13)을 수직 방향으로 절곡하기 시작하는 위치가 부분(130)의 한쪽 단부 c에서가 아니라, 그 한쪽의 단부 c와 베이스 기판(15)의 단부면 a 사이의 위치이고, 또한 상기 한쪽의 단부 c와 도중의 점 b 사이에 비절곡 부분 dx를 설치한 뒤에, 이 점 b에서 곡선부 R을 형성시하면서 수직 상면 방향으로 리드 프레임(13)을 절곡하여 외부 도출 단자부(17)를 형성시킨 점에 있다.
따라서, 도 4에 도시된 실시 형태에 의해서도, 파워 반도체 디바이스의 신뢰성 향상을 충분히 얻을 수 있어, 비용 상승을 충분히 억제할 수 있다. 따라서, 도 1에 나타낸 실시 형태와 동일한 효과를 도 4에 도시된 실시예로부터 얻을 수 있다. 또한, 리드 프레임(13)을 절곡시키는 동안, 이 비절곡 부분 dx가 간극부를 제공하므로, 지그에 의해 확실하게 접착면을 유지할 수 있고, 또한 곡선부 R에서 느슨히 리드 프레임(13)을 절곡하여 가공할 수 있다.
다음으로, 본 발명을 전력 변환 장치용의 반도체 디바이스에 적용한 경우의 제4 실시 형태에 대하여 도 5 내지 도 7에 의해 설명한다.
도 5는 도 6의 A-A'을 따라 절취한 반도체 디바이스의 단면도, 도 6은 수지로 밀봉하기 전의 반도체 디바이스의 상면도, 도 7은 반도체 디바이스의 회로도이다.
도 5 내지 도 7에 나타낸 실시 형태는, 리드 프레임(13)에 의해 하나 이상의 파워 반도체 소자(11)를 포함하는 주 회로를 형성하고, 그 파워 반도체 소자(11)를 구동하는 드라이버 IC 등의 집적 회로(23)와 주변 제어 회로 부품(22)을 인쇄 회로 기판(21) 상에 탑재하고 일체화한 것이다.
주 회로에서는, 리드 프레임(13)을 절곡하여 형성한 외부 도출 단자(17)를 구비하고, 인쇄 회로 기판(21)에는 제어 단자(24)가 구비되고 있고, 탑재 부품은 전부 외장 수지 몰드 패키지(30)의 내에 수납된 뒤에, 수지 밀봉재(32)에 의해 일체로 밀봉된다. 여기서, 도 6에 있어서의 참조 번호 31은 실장 구멍이다.
이 실시 형태의 경우, 반도체 디바이스 내의 인쇄 회로 기판(21)과 탑재 부품의 구성은 반도체 디바이스로서의 구성의 일부에 지나지 않는다. 따라서, 이 구성 외에, 도시하지 않은 전원부, 제어부, 통신부, 표시부 등의 각종 인쇄 회로 기판을 접속함으로써, 전력 변환 장치와 그 외의 가일층의 상위 시스템으로서의 반도체 디바이스를 구성하는 것이 가능하다.
본 발명에 따르면, 이하에 열거하는 효과를 얻을 수 있다.
(1) 평탄한 상태의 프레임대로 절연층에 고착시킬 수 있기 때문에, 스크린 인쇄 방식에 의한 땜납층의 형성이 가능하게 되어, 비용 저감과 함께 반도체 디바이스의 품질 관리와 신뢰성을 향상시킬 수 있다.
(2) 동일한 이유에 의해, 리드 프레임에 대한 부품 탑재에 있어서도, 다이 본더 등의 각종 마운터에 대하여 장애물이 존재하지 않도록 할 수 있어, 실장 조건에 제약을 받는 우려가 적고 생산성이 향상된다.
(3) 외부 도출 단자 성형시에, 임의의 위치에서 리드 프레임을 절곡할 수 있기 때문에, 외부 도출 단자의 도출 위치를 임의로 선택할 수 있으므로, 반도체 디바이스의 적용 범위가 넓게 된다.
(4) 리드 프레임 자체로서는 이차원 형상이기 때문에, 운반시에 있어서 적재 효율이 개선될 수 있다.
(5) 리드 프레임의 압착에 필요한 설비의 소형화가 가능해진다.

Claims (3)

  1. 절연층을 통해 베이스 기판의 한쪽 면에 고착된 리드 프레임이 회로 도체로서 역할을 하고, 상기 리드 프레임 위에 하나 이상의 파워 반도체 소자가 탑재되어, 상기 리드 프레임의 한 단부가 상기 베이스 기판의 면으로부터 직립된 방향으로 절곡되어 외부 도출 단자로 되는 반도체 디바이스에서,
    상기 리드 프레임의 일부에, 상기 베이스 기판의 표면에 고착되는 상기 리드 프레임의 접합면으로부터 두께가 얇게된 오목부가 형성되고, 이 두께가 얇게된 오목부에서 상기 리드 프레임이 절곡되는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서,
    상기 베이스 기판면으로부터의 상기 리드 프레임의 직립 위치는, 상기 베이스 기판의 단부면으로부터 소정 거리만큼 떨어진 위치인 것을 특징으로 하는 반도체 디바이스.
  3. 제2항에 있어서,
    상기 베이스 기판면으로부터의 상기 리드 프레임의 직립 부분에 직선부에 이어져 곡선부가 형성되어 있는 것을 특징으로 하는 반도체 디바이스.
    ·
KR10-2001-0043876A 2000-07-21 2001-07-20 반도체 디바이스 KR100440416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000220855A JP2002043496A (ja) 2000-07-21 2000-07-21 半導体装置
JPJP-P-2000-00220855 2000-07-21

Publications (2)

Publication Number Publication Date
KR20020009449A true KR20020009449A (ko) 2002-02-01
KR100440416B1 KR100440416B1 (ko) 2004-07-21

Family

ID=18715387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043876A KR100440416B1 (ko) 2000-07-21 2001-07-20 반도체 디바이스

Country Status (6)

Country Link
US (2) US6541851B2 (ko)
EP (1) EP1174921B1 (ko)
JP (1) JP2002043496A (ko)
KR (1) KR100440416B1 (ko)
DE (1) DE60123178T2 (ko)
TW (1) TW516200B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP2003100986A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP4159951B2 (ja) * 2003-09-05 2008-10-01 三菱電機株式会社 半導体モジュールの製造方法
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
JP2005191147A (ja) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2006245362A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp 半導体装置およびこれに用いられる電極端子
JP4622646B2 (ja) * 2005-04-19 2011-02-02 株式会社豊田自動織機 半導体装置
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
US7928540B2 (en) * 2006-11-10 2011-04-19 Stats Chippac Ltd. Integrated circuit package system
US8139371B2 (en) 2007-07-30 2012-03-20 GM Global Technology Operations LLC Power electronics devices with integrated control circuitry
US7973433B2 (en) 2007-07-30 2011-07-05 Nelson David F Power electronics devices with integrated gate drive circuitry
US8018730B2 (en) * 2008-03-04 2011-09-13 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP5092892B2 (ja) * 2008-05-20 2012-12-05 株式会社豊田自動織機 半導体装置
EP2302674A1 (en) * 2009-09-29 2011-03-30 ABB Research Ltd. Electrical terminal, electronic circuit module with an electrical terminal and corresponding method of manufacturing thereof
JP2011018933A (ja) * 2010-09-16 2011-01-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9431326B2 (en) 2011-04-01 2016-08-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
EP2571053A1 (en) 2011-09-19 2013-03-20 ABB Technology AG Power semiconductor arrangement and method of forming thereof
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
CN103236422B (zh) * 2013-03-29 2015-12-23 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN106298553A (zh) * 2015-06-11 2017-01-04 台达电子企业管理（上海）有限公司 封装模组及其制作方法
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
DE202016006849U1 (de) * 2016-11-07 2018-02-08 Liebherr-Elektronik Gmbh Leistungselektronikmodul
CN108231977A (zh) * 2018-01-09 2018-06-29 东莞智昊光电科技有限公司 Led支架及其制造方法
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構
EP3923321A1 (de) 2020-06-08 2021-12-15 CeramTec GmbH Modul mit anschlusslaschen für zuleitungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819042A (en) * 1983-10-31 1989-04-04 Kaufman Lance R Isolated package for multiple semiconductor power components
US4630174A (en) * 1983-10-31 1986-12-16 Kaufman Lance R Circuit package with external circuit board and connection
JP3120575B2 (ja) * 1992-06-29 2000-12-25 富士電機株式会社 半導体装置
JP3113773B2 (ja) 1994-04-04 2000-12-04 株式会社日邦バルブ 空気弁
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH11142663A (ja) 1997-11-06 1999-05-28 Nippon Telegr & Teleph Corp <Ntt> 磁気光学導波路及びその製造方法
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
TW516200B (en) 2003-01-01
US6541851B2 (en) 2003-04-01
EP1174921B1 (en) 2006-09-20
EP1174921A3 (en) 2004-01-02
DE60123178T2 (de) 2007-10-25
US20030146501A1 (en) 2003-08-07
KR100440416B1 (ko) 2004-07-21
DE60123178D1 (de) 2006-11-02
US6720646B2 (en) 2004-04-13
JP2002043496A (ja) 2002-02-08
EP1174921A2 (en) 2002-01-23
US20020008312A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
KR100440416B1 (ko) 반도체 디바이스
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP3547333B2 (ja) 電力変換装置
US6433414B2 (en) Method of manufacturing flexible wiring board
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP4967701B2 (ja) 電力半導体装置
JP2698278B2 (ja) 混成集積回路装置
US5528458A (en) Integrated circuit device and its manufacturing method
JP2001358263A (ja) 半導体装置およびその回路形成方法
JP2021072329A (ja) パワー半導体装置
JP4527292B2 (ja) 半導体パワーモジュール
JP4946959B2 (ja) 半導体装置の製造方法
JP2017028131A (ja) パッケージ実装体
JP2021082794A (ja) 電子部品および電子装置
JP2007150044A (ja) 半導体装置
JP2001230370A (ja) 半導体装置の製造方法
JPS63141355A (ja) 高出力混成集積回路組立方法
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
TW393708B (en) A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board
CN112490233A (zh) 智能功率模块和智能功率模块的制造方法
KR100926088B1 (ko) 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법
JPH06268134A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee