JPS63141355A - 高出力混成集積回路組立方法 - Google Patents

高出力混成集積回路組立方法

Info

Publication number
JPS63141355A
JPS63141355A JP61286657A JP28665786A JPS63141355A JP S63141355 A JPS63141355 A JP S63141355A JP 61286657 A JP61286657 A JP 61286657A JP 28665786 A JP28665786 A JP 28665786A JP S63141355 A JPS63141355 A JP S63141355A
Authority
JP
Japan
Prior art keywords
power semiconductor
heat sink
semiconductor chip
solder
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61286657A
Other languages
English (en)
Other versions
JPH0770653B2 (ja
Inventor
Yutaka Chiba
裕 千葉
Yoshio Abe
阿部　義男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP61286657A priority Critical patent/JPH0770653B2/ja
Publication of JPS63141355A publication Critical patent/JPS63141355A/ja
Publication of JPH0770653B2 publication Critical patent/JPH0770653B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高出力混成集積回路装置に係り、特にパワー
半導体チップを取り付けたヒートシンクに好適な構造に
関する。
〔従来の技術〕
すでに高出力混成集積回路装置に関しては、パワー牛導
体チップを個々に樹脂封止したディスクリート部品を使
用しないで、パワー半導体の裸のチップを直接混成集積
回路内に組み込み、ディスクリート部品を仕上げるのに
要する工数を、混成集積回路製造工数の中に吸収し、二
度の手間を排除し、かつ実装効率を上げて混成乗積回路
装置の実装密度を向上させる考慮がなされている。
しかし、当然のことながらさらに一層、構造や工数を単
純化し、工数削減や歩留向上を図りより安価で、かつパ
ワー半導体チップ特有の熱放散の問題に起因する信頼性
も十分に考慮された構造を有する高出力混成集積回路装
置を提供する必要がある。
そこで、まず従来のパワー半導体チップを取り付けた放
熱用ヒートシンクを有する高出力混成集積回路装置を第
２図により説明する。
第２図において、１はパワー半導体チップであり放熱を
良好ならしめるために、銅のヒートシンク２の上に固定
されている。この両者の固定は半田シート、リボン、デ
ィスクなどの半田材５を間ｌこ挾み込んで、Ｎ２ガスな
どの雰囲気炉中で加熱溶融させることによって行なわれ
る。
このようにして出来上ったパワー牛導体チップアセンブ
リと表面に通常の厚膜混成集積回路方式。
即ち導体、抵抗体、誘電体の印刷、焼成、その他能動素
子、受動素子の組み込み等、公知の技術により構成され
た絶縁基板６とを銅などの放熱板７に、半田付などによ
り取り付ける。
その後パワー半導体チップ１上の電極と絶縁基板上の導
体部５とを超音波ボンディングなどの方法により、相互
に細線６によって接続する。さらにコーティング等を施
し、外部導出リードの取り付けを行ない、適当な蓋体で
覆えば高出力混成集積回路装置が完成する。
なお、この棟の装置に関連するものには特公昭５１−４
６９０１号が上げられる。
〔発明が解決しようとする問題点〕
上記従来技術は工数と歩留および信頼性の点でもうひと
つ配慮がされておらず、次のような問題を残している。
第１の問題はヒートシンク２へのパワー半導体チップ１
の組付けを行うときに半田シートなどの半田材３を両者
の間に挾み込むという余分な工数を必要とすることであ
る。またこの作業はヒートンシンク２上に正確な位置精
度でパワー半導体チップ１と半田材５を重ね合わせる必
要があり大変面倒なものなっている。しかも半田加熱溶
融前の一時固定時にパワー牛導体チップ１と半田材３の
安定性が著しく悪く、細心の注意を払った正錨な作業が
必要ともなっていた。
第２の問題は前述のような作業のため歩留が悪くなると
いうことである。つまり第２図（ロ）に示すように、ヒ
ートシンク２上にパワー半導体チップ１が水平に取り付
けられなかったり、ずれたり、あるいは回転したりする
ものがあった。またそのため１こ配線作業が面倒になる
のみならず、配線が長くなったり、短くなったりするこ
とも避けられず、作業ミスによる配線作業の失敗が増大
する。
また線長が一定にならないことは、特にＵ）ｉＦ帯など
の高周波領域においては、装置の電気性能のばらつきと
なり、歩留低下につながっていた。
さらに第３の問題は半田材３がパワー半導体チップ１の
裏面からある程度ずれて取り付けられた場合、パワー半
導体チップ１からヒートシンク２への熱放散が低下し、
パワー半導体チップ１の寿命が短くなり信頼性が低下す
るということである０本発明の目的はこれら従来の問題
を克服し、工数と歩留および信頼性をよりいっそう向上
させた高出力混成集積回路装置を提供することにある〇
〔問題点を解決するための手段〕 上記目的は、下記の方法により達成される。ひとつは放
熱用ヒートシンクｌこあらかじめ半田材が、パワー半導
体チップを取り付けるの−こ十分な厚さでクラッドされ
たものを使用することである。ふたつ目はヒートシンク
の半田クラッド面にパワー半導体チップを指示し、動き
を拘束できるくぼみを設けることである０ 〔作用〕 このように半田クラッドが施されたヒートシンクを使用
するこおで、半田シートなどの半田材を両者の間に挾み
込むという余分な工数を必要としなくなり、さらにパワ
ー半導体チップを指示し、か　　−ｃ　ＦＪ束できるく
ぼみに嵌め込むだけでヒートシンク上に正確な位置精度
でパワー半導体チップをきわめて容易ｌこ搭載でき、し
かも半田加熱溶融前の一時固定時の安定性も著しく向上
し、作業性が大変に良くなるのみならず、半田材を加熱
溶融し固定したあとの状態も良好で、配線作業の失敗も
少く、歩留が大幅に向上する。さらにヒートシンクとパ
ワー半導体チップの半田付が確実となるのでパワー牛導
体チップの熱放散も良く、信頼性も向上する。
〔実施例〕
以下、本発明の一実施例を第１図により説明する０ 第１図（ロ）は本発明の高出力混成集積回路装置の要部
断面図、第１図（イ）はそのパワー半導体チップとヒー
トシンクを拡大した斜視図である。同図において１は例
えば高周波パワーＭＯ８ＦＥＴチップなどのパワー半導
体チップである。２は例えば無１！Ｊ素＠郷のヒートシ
ンクであり、該ヒートシンク２の上面、すなわちパワー
半導体チップ半円付面には適当な厚さの半田材３がクラ
ッドされている。
これは、例えば無酸素銅板の上に冷間圧延圧接法により
半田を必要な厚さにクラッドしたものを適当な形状にプ
レス成形することで得られる。このプレス成形時にパワ
ー半導体チップを指示し、かつ動きを拘束できるような
くぼみ４も形成しておく。
ここでパワー半導体テップ１とヒートシンク２とを一体
化するには、半田材３の上面に７ラツクスを塗布して一
時的に固定し、その後半田材３をＮ２ガスなどの雰囲気
炉中で加熱溶融させたのち固体化してパワー半導体チッ
プ１とヒートシンク２とを半田付する。
このようにして出来上ったパワー半導体アセンゼリ部分
と絶縁基板６を放熱板７に取り付ける。
この取り付けは前記半田材３より融点の低い半田材を挾
んで、Ｎ２ガスなどの雰囲気炉中で行う。このとき前記
絶縁基板６はパワ一部以外の低出力部分であり、表面に
通常の混成集積回路が構成されている。これは即ち導体
、抵抗体、誘電体の印刷。
焼成、能動素子のボンディングなどの公知の技術を使用
して回路が形成されている。パワー半導体チップ上の電
極と低出力部の導体５とは超音波圧着ボンディングなど
の方法により、細線６によって相互に接続されて回路は
完成するが、さらＩこ外部導出リードの取付けや樹脂等
によるコーティングを行い、適当な蓋体で榎えは高出力
混成集積回路装置さして完成する。
すなわち、本実施例によれば、パワー半導体チップとヒ
ートシンクとの両者の間ｌこ半田シートなどの半田材を
挾み込むという余分な工数を不要とし、さらにパワー半
導体チップをくぼみに嵌め込むだけでヒートシンク上に
正確な位置精度でパワー半導体チップをきわめて容易に
搭載でき、作業性が大変良くなるのみならず、半田材を
加熱溶融し固定したあとのヒートシンク上へのパワー半
導体チップの固定位置および水平精度も良好で歩留が大
幅に向上する。さらにヒートシンクとパワー半導体チッ
プ間の半田付が確実となることでパワー半尋体チップが
動作時に発生する熱をヒートシンクに確実に伝えること
ができ、信頼性の高い装置となりつる。
〔発明の効果〕
以上のように本発明によれば、パワー半導体チップをヒ
ートシンク上に固定する除に、むずかしい作業であると
ころの半田シート等を両者の間に挟み込むという工程を
排除でき、ヒートシンク上に８けるパワー半導体チップ
の水平精度、取付位置禮度も向上させることができるた
め歩留が向上することでコスト低減となる。さらにパワ
ー牛導体チップとヒートシンクの両者を、機械的かつ放
熱効果的に充分な状態で固着することができるため信頼
性をもよりいっそう向上させた高出力混成集積回路を提
供することができる。
【図面の簡単な説明】
ＮＸ１図は、本発明による高出力混成集積回路装置の一
実施例の要部ＩＦｒ面図およびそのパワー半導体チップ
とヒートシンクを拡大した斜視図である。 第２図は従来の高出力混成集積回路装置を説明する為の
斜視図、断面図である。 １・・・パワー半導体チップ ２・・・ヒートシンク　　３・・・半田材４・・・くぼ
み　　　　　５・・・導体部６・・・絶縁基板　　　　
７・・・放熱板８・・・細線 ・−′＼ 代理人　弁理士　小　川　勝　男　２ ｄ）　　　　笠　１　回 Ｌ　Ｚ　回 （イ） 手続補正書（自発） 昭和　６１　年特許願第　　２８６６５７　号発明の名
称　　高出力混成集積回路装置補正をする者 鰭と１係　特許出願人 名　称　　′ｓ＋ｏ＋　Ｉ２式会Ｊ、ｔ　　日　立　製
　作　折代　　　理　　　人 補正の対象　明細書の発明の詳細な説明の欄及び図面。

Claims (1)

  1. 【特許請求の範囲】 １、パワー半導体チップを取り付けた放熱用ヒートシン
    クを有する高出力混成集積回路装置において、前記ヒー
    トシンクに半田クラッドを施したことを特徴とする高出
    力混成集積回路装置。 ２、上記ヒートシンクにパワー半導体チップを落し込む
    くぼみを設けたことを特徴とする特許請求の範囲第１項
    記載の高出力混成集積回路装置。
JP61286657A 1986-12-03 1986-12-03 高出力混成集積回路組立方法 Expired - Lifetime JPH0770653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61286657A JPH0770653B2 (ja) 1986-12-03 1986-12-03 高出力混成集積回路組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61286657A JPH0770653B2 (ja) 1986-12-03 1986-12-03 高出力混成集積回路組立方法

Publications (2)

Publication Number Publication Date
JPS63141355A true JPS63141355A (ja) 1988-06-13
JPH0770653B2 JPH0770653B2 (ja) 1995-07-31

Family

ID=17707265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61286657A Expired - Lifetime JPH0770653B2 (ja) 1986-12-03 1986-12-03 高出力混成集積回路組立方法

Country Status (1)

Country Link
JP (1) JPH0770653B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148853A (ja) * 1988-11-30 1990-06-07 Taiyo Yuden Co Ltd 半導体素子固着板状体シート及びその使用方法
EP0407905A2 (de) * 1989-07-08 1991-01-16 DODUCO GMBH + Co Dr. Eugen DÀ¼rrwächter Flacher Körper, insbesondere zur Verwendung als Wärmesenke für elektronische Leistungsbauelemente
JPH03135053A (ja) * 1989-10-20 1991-06-10 Sumitomo Metal Mining Co Ltd ヒートシンク材
WO1997030494A1 (de) * 1996-02-14 1997-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kühlkörper mit einer montagefläche für ein elektronisches bauteil
US6046498A (en) * 1997-06-30 2000-04-04 Nec Corporation Device having a heat sink for cooling an integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148853A (ja) * 1988-11-30 1990-06-07 Taiyo Yuden Co Ltd 半導体素子固着板状体シート及びその使用方法
EP0407905A2 (de) * 1989-07-08 1991-01-16 DODUCO GMBH + Co Dr. Eugen DÀ¼rrwächter Flacher Körper, insbesondere zur Verwendung als Wärmesenke für elektronische Leistungsbauelemente
JPH03135053A (ja) * 1989-10-20 1991-06-10 Sumitomo Metal Mining Co Ltd ヒートシンク材
WO1997030494A1 (de) * 1996-02-14 1997-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kühlkörper mit einer montagefläche für ein elektronisches bauteil
US6046498A (en) * 1997-06-30 2000-04-04 Nec Corporation Device having a heat sink for cooling an integrated circuit
US6251709B1 (en) 1997-06-30 2001-06-26 Nec Corporation Method of manufacturing a cooling structure of a multichip module

Also Published As

Publication number Publication date
JPH0770653B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US6297074B1 (en) Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof
US5198964A (en) Packaged semiconductor device and electronic device module including same
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
KR100440416B1 (ko) 반도체 디바이스
JP4270095B2 (ja) 電子装置
JP4438489B2 (ja) 半導体装置
EP0468475B1 (en) Power semiconductor device suitable for automation of production
JP3466329B2 (ja) 半導体パワーモジュール
JPH0476212B2 (ja)
JP2004172211A (ja) パワーモジュール
JPS63141355A (ja) 高出力混成集積回路組立方法
JP4062191B2 (ja) 半導体装置及びその製造方法
JP2704342B2 (ja) 半導体装置およびその製造方法
JPS6050354B2 (ja) 樹脂封止型半導体装置
JPH06283639A (ja) 混成集積回路
JP2001284510A (ja) 電気機器の製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JPH05166979A (ja) 半導体装置及びその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH09214002A (ja) 表面実装型ｌｅｄ素子及びその製造方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
GB2276762A (en) Mounting arrangement for semiconductor devices
JPS6143857B2 (ja)
JP3048707B2 (ja) 混成集積回路