JPH03105957A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03105957A
JPH03105957A JP1241968A JP24196889A JPH03105957A JP H03105957 A JPH03105957 A JP H03105957A JP 1241968 A JP1241968 A JP 1241968A JP 24196889 A JP24196889 A JP 24196889A JP H03105957 A JPH03105957 A JP H03105957A
Authority
JP
Japan
Prior art keywords
pellet
lead frame
integrated circuit
semiconductor integrated
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1241968A
Other languages
English (en)
Inventor
Yoshinori Murata
村田　義則
Akihiro Koike
明弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1241968A priority Critical patent/JPH03105957A/ja
Publication of JPH03105957A publication Critical patent/JPH03105957A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回Ｆｌ＠装置に関し、特にＰ２ ２ Ｎ接合構造・レジンモールド形の半導体集積回路装置に
おいて、ペレット付けの際の接着材による短絡発生の抑
制が可能とされる半導体集積回路装置に適用して有効な
技術に関する。
〔従来の技術］ たとえば、ＰＮ接合構造・レジンモールド形の半導体集
積回路装置としては、電波新聞社、昭和５９年５月２０
Ｂ発行、「総合電子部品ハンドブックＪ　Ｐ１７４〜Ｐ
２１１などの文章に記載されるように、ＰＮ接合構造の
半導体材料を挟んで突起電極および平面電極が形成され
たペレットと、内部接点および外部電極が形戊された一
対のＩＪ一ドフレームと、これらのペレットおよびリー
ドフレームが接続される接続アームとで構或されている
。
そして、たとえば一方のリードフレームの内部接点に半
田がポッティングされ、その」二にペレットが平面電極
側を下にして搭載され、リフロー炉を通されることによ
ってリードフレームの内部接点とペレットの平面電極と
が接続される。また、他方のリードフレームについても
同様に、内部接点に接続アームの一端側が半田を介して
接続され、他端側かペレットの突起電極に半田を介して
接続されている。
さらに、エポキシまたはンリコーンなどのレジン材料に
よってモールドされ、レジンモールド構造とされている
。
ところが、ＰＮ接合構造・レジンモールド形の半導体集
積回路装置においては、主に放熱部分であるＰＮ接合部
が、モールド構造の中心部に位置されるために放熱性の
面において問題が生じている。
そこで、たとえばペレットの上下方向が逆にされ、リー
ドフレームの内部接点にペレットの突起電極側が接続さ
れ、半導体集積回路装置の外端面に近い部分にＰＮ接合
部の放熱部分が位置されてモールドされる方法が提案さ
れている。
［発明が解決しようとする課題］ ところが、前記のような提案された従来技術においては
、半導体集積回路装置の放熱性は向上されるものの、半
田のポッティング量によるペレットの半導体材料が露出
される側面と、リードフレームとの短絡発生について配
慮がされておらず、たとえば半田量が多過ぎたり、また
は突起電極が充分な高さに形威されていない場合には、
ペレットの突起電極形成側が半田中に埋もれてしまうと
いう欠点がある。
従って、リードフレームにベレノトを接続する場合に、
半田によってペレットの側面とリードフレームとの間が
短絡して製造不良が発生してしまうという問題がある。
そこで、本発明の目的は、半田のポッテイング量による
ペレットの側面とリードフレームとの短絡許容範囲が拡
大され、半田量および突起電極高さの許容範囲を大きく
とることができると同時に、製造工程における組立歩留
りの向上が可能とされる半導体集積回路装置を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体集積回路装置は、突起電場が
形戊されたペレットと、該ペレットに接着材を介して接
続されるリードフレームとを備えたベレソト付け構造の
半導体集積回路装置であって、前記リードフレームの接
続側に突起部が形戊され、該リードフレームの突起部に
前記ペレットの突起電極が位置合わせされて接続される
ものである。
また、前記ペレットが、側面に半導体材料が露出されて
ＰＮ接合構造に形成され、かつＰＮ接合形成側が前記リ
ードフレームに接続され、レジン材料によってモールド
されるものである。
［作用］ 前記した半導体集積回路装置によれば、リードフレーム
の接続側に突起部が形成されることによ起電極を位置合
わせして接続することができる。
また、このペレットが、側面に半導体材料が露出されて
ＰＮ接合構造に形成され、かつＰＮ接合形成側が前記リ
ードフレームに接続され、レジン材料によってモールド
される場合においては、半田のボッティング量によるペ
レットの側面とリードフレームとの短絡許容範囲が拡大
され、半田量および突起電極高さの許容範囲を大きくと
ることができる。
これにより、半田量が多過ぎた場合においても、ペレッ
トの突起電極がリードフレームの突起部に当接され、ま
た半田がリードフレーム上に濡れ広がり易くなるために
、リードフレームの側面が半田中に埋もれることが低減
される。
［実施例］ 第１図は本発明の一実施例である半導体集積回路装置の
レジンモールド型シリコンダイオードを示す断面図、第
２図は本実施例におけるシリコンダイオードのペレット
とリードフレームとの接続レフトをリードフレームに接
続する場合を示す断面図である。
まず、第１図により本実施例のレジンモールド型シリコ
ンダイオードの構或を説明する。
本実施例のシリコンダイオードは、たとえば両端面に電
極を備えたべレット１と、外部に接続される電極を備え
た一対のリードフレーム２．３と、ペレット１およびリ
ードフレーム２，３を接続する接続アーム４とで構或さ
れ、エボキシまたはシリコーンなどのレジン材料５によ
ってモールドされている。そして、一方のリードフレー
ム２にペレノト１の一端面が接続され、他方のリードフ
レーム３に接続アーム４を介してペレット１の他端面が
接続されている。
ペレット１は、ＰＮ接合構造に形成された半導体材料６
、たとえばシリコン単結晶を挟んで上端面、ＰＮ接合構
造形成側に突起電極７が接続され、下端面に平面電極８
が接続されている。
に外部に接続される外部電極１０が形威されている。そ
して、左側のリードフレーム２の接続接点９の接続側に
は、たとえば第２図に示すようにペレット１の突起電極
７の大きさとほぼ同じ大きさの突起部９ａが形成されて
いる。
接続アーム４は、両端側に接続接点１１．１２が形成さ
れている。
このように構或される本実施例のシリコンダイオードは
、たとえばペレット１の突起電極７が、半田１３を介し
て左側リードフレーム２の接続接点９に接続されている
。一方、ペレット１の平面電極８は、半田１３を介して
接続アーム４の一方の接続接点１ｌに接続され、他方の
接続接点１２から半田１３を介して右側リードフレーム
３の接続接点９に接続されている。
次に、本実施例の作用について説明する。
本実施例のシリコンダイオードにおいては、リードフレ
ーム２の接続接点９の接続側に突起部９ａが形戊される
ことによって、ペレット１のリードフレーム２へのグイ
ボンディングの際に、たとえば第３図に示すようにリー
ドフレーム２の突起部９ａに半田１３がボッテイングさ
れ、その上方から突起電極７を下側にしてペレット１が
装着される。
そして、リードフレーム２にペレット１が装着された状
態において、リフロー炉内を通過されることによってグ
イボンディングが完了する。
この場合に、たとえばペレット１の突起電極７の高さが
充分でなくても、リードフレーム２に突起部９ａが形成
されることによって、ペレット１の側面とリードフレー
ム２との間に所定の距離を形成することができる。
また、ボッティングされた半田ｌ３の量が多かった場合
においても、半田１３の濡れ広がり性によって第２図の
ような形状となり、従って過剰な半田量によって発生す
るペレット１の側面とＩＪ　一ドフレーム２とのショー
トの可能性を低減することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例の半導体集積回路装置については、
レジンモールド型シリコンダイオードである場合につい
て説明したが、本発明は前記実施例に限定されるもので
はなく、突起電極７が形成されたべレット１をリードフ
レーム２に接続する構造のペレット付け半導体集積回路
装置について広く適用可能である。
また、本実施例においては、ベレッ｝１とリードフレー
ム２とが接続アーム４によって接続される場合について
説明したが、たとえばアルミニウムなどの配線材勢によ
って接続される場合についても適用可能である。
以上の説明では、主として本発明者によってなされた発
明をその利用分野であるＰＮ接合構造・レジンモールド
形の半導体集積回路装置に適用した場合について説明し
たが、これに限定されるものではなく、他のペレット付
け構造の半導体集積回路装置についても広く適用可能で
ある。
［発明の効果］ 本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、突起電極が形成されたペレットと、このペレ
ットに接着材を介して接続されるリードフレームとを備
えたペレット付け構造の半導体集積回路装置において、
リードフレームの接続側に突起部が形戒されることによ
り、このリードフレームの突起部にペレットの突起電極
を位置合わせして接続することができるので、ペレット
とリードフレームとの短絡許容範囲を拡大することがで
きる。
また、このペレットが、側面に半導体材料が露出されて
ＰＮ接合構造に形戊され、かつＰＮ接合形成側がリード
フレームに接続され、レジン材料によってモールドされ
る場合においては、半田のポッティング量によるペレッ
トの側面とリードフレームとの短絡許容範囲が拡大され
、半田量および突起電極高さの許容範囲を大きくとるこ
とができる。
これにより、半田量が多過ぎた場合においても、ペレッ
トの突起電極がリードフレームの突起部に当接され、ま
た半田がリードフレーム上に濡れ広がり易くなるために
、リードフレームの側面が半田中に埋もれることなく、
過剰な半田量によるペレットの半導体材料が露出された
側面とリードフレームとの間の短絡が低減され、製造不
良の発生を抑制することができる。
この結果、リードフレームの突起部の高さおよび大きさ
が、ペレットの大きさなどの組立条件に応じて制御され
ることによって、半導体集積回路装置の製造工程におけ
る組立歩留りの向上が可能である。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体集積回路装置の
レジンモールド型シリコンダイオードを示す断面図、 第２図は本実施例におけるシリコンダイオードのベレフ
トとリードフレームとの接続を示す拡大断面図、 第３図は本実施例におけるペレットをリードフレームに
接続する場合を示す断面図である。 １・・・ペレット、２・・・リードフレーム、３・・・
リードフレーム、４・・・接続アーム、５・・・レジン
材料、６・・・半導体材料、７・・・突起電極、８・・
・平面電極、９・・・接続接点、９ａ・・・突起部、ｌ
Ｏ・・・外部電極、１ｌ・・・接続接点、１２・・・接
続接点、１３・・・半田（接着材）。 第１図 ６，手導本萩料

Claims (1)

  1. 【特許請求の範囲】 １、突起電極が形成されたペレットと、該ペレットに接
    着材を介して接続されるリードフレームとを備えたペレ
    ット付け構造の半導体集積回路装置であって、前記リー
    ドフレームの接続側に突起部が形成され、該リードフレ
    ームの突起部に前記ペレットの突起電極が位置合わせさ
    れて接続されることを特徴とする半導体集積回路装置。 ２、前記ペレットが、側面に半導体材料が露出されてＰ
    Ｎ接合構造に形成され、かつＰＮ接合形成側が前記リー
    ドフレームに接続され、レジン材料によってモールドさ
    れることを特徴とする請求項１記載の半導体集積回路装
    置。
JP1241968A 1989-09-20 1989-09-20 半導体集積回路装置 Pending JPH03105957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1241968A JPH03105957A (ja) 1989-09-20 1989-09-20 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1241968A JPH03105957A (ja) 1989-09-20 1989-09-20 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03105957A true JPH03105957A (ja) 1991-05-02

Family

ID=17082261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1241968A Pending JPH03105957A (ja) 1989-09-20 1989-09-20 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03105957A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258050B1 (ko) * 1995-11-24 2000-06-01 가네꼬 히사시 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
JP2001203312A (ja) * 2000-01-18 2001-07-27 Sanken Electric Co Ltd リード端子及び半導体装置
JP2014116511A (ja) * 2012-12-11 2014-06-26 Hitachi Power Semiconductor Device Ltd パワー半導体装置、整流装置および電源装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS417878Y1 (ja) * 1964-12-28 1966-04-20
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS417878Y1 (ja) * 1964-12-28 1966-04-20
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258050B1 (ko) * 1995-11-24 2000-06-01 가네꼬 히사시 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
JP2001203312A (ja) * 2000-01-18 2001-07-27 Sanken Electric Co Ltd リード端子及び半導体装置
JP2014116511A (ja) * 2012-12-11 2014-06-26 Hitachi Power Semiconductor Device Ltd パワー半導体装置、整流装置および電源装置

Similar Documents

Publication Publication Date Title
US9252028B2 (en) Power semiconductor module and method of manufacturing the same
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
US6627981B2 (en) Resin-packaged semiconductor device
US5053852A (en) Molded hybrid IC package and lead frame therefore
US20070252247A1 (en) Leadframe structures for semiconductor packages
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JPH03105957A (ja) 半導体集積回路装置
JP2004111745A (ja) 半導体装置
TWI244173B (en) Semiconductor chip package structure
US20230027138A1 (en) Power module
US11450623B2 (en) Semiconductor device
JPH08139241A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR200149912Y1 (ko) 반도체 패키지
JP2551243B2 (ja) 半導体装置
JPH03231435A (ja) 半導体集積回路装置
JPH04168753A (ja) 半導体装置
KR200167587Y1 (ko) 반도체 패캐이지
JPH04317360A (ja) 樹脂封止型半導体装置
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
JP3434633B2 (ja) 樹脂封止型半導体装置