JP2580905Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2580905Y2
JP2580905Y2 JP3107493U JP3107493U JP2580905Y2 JP 2580905 Y2 JP2580905 Y2 JP 2580905Y2 JP 3107493 U JP3107493 U JP 3107493U JP 3107493 U JP3107493 U JP 3107493U JP 2580905 Y2 JP2580905 Y2 JP 2580905Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
base plate
conductor base
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3107493U
Other languages
English (en)
Other versions
JPH0686354U (ja
Inventor
和哉 黒沢
利幸 駒水
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP3107493U priority Critical patent/JP2580905Y2/ja
Publication of JPH0686354U publication Critical patent/JPH0686354U/ja
Application granted granted Critical
Publication of JP2580905Y2 publication Critical patent/JP2580905Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、複合半導体装置に関
し、特に、アノード側を下向きにして半導体チップを搭
載する導体ベース板を改良した半導体装置に関するもの
である。
【０００２】
【従来の技術】この種の半導体装置の概略構造を図３に
示す。図において、導電性の導体ベース板１上には、予
め内部にＰ−Ｎ接合が形成された一対の半導体チップ２
ａ，２ｂが搭載・固着されている。これらの半導体チッ
プ２ａ，２ｂを用いて、例えば図６の等価回路図に示す
ような半導体装置を得るため、一方の半導体チップ２ｂ
は、他方の半導体チップ２ａとは逆向きに搭載・固着さ
れる。ところで、半導体チップ２ａ，２ｂは、図４に示
すようにＰ−Ｎ接合を保護するため、シリコンゴム等の
保護部材３によりその周縁部が覆われている。このよう
に半導体チップ２ａ，２ｂの一方の主面より凸状に形成
された保護部材３があるために、この保護部材３を有す
る主面側を下向きにして導体ベース板１に半田固着させ
る場合には、該保護部材３が直接導体ベース板１の表面
に接触しないようにスペーサとして所定の大きさの銅板
を挿入している。
【０００３】図５は図３の横断面図であり、図６はその
等価回路図である。これらの図によりさらに詳細に説明
すれば、半導体チップ２ａは平坦なカソード側が導体ベ
ース板１の表面と接するので、そのまま導体ベース板１
上に搭載・固着させる。一方、半導体チップ２ｂは保護
部材３の形成されたアノード側が下方となるので、半導
体チップ２ｂと導体ベース板１との間に保護部材３で囲
まれる領域よりも小さい大きさの銅板４を介在させて半
田固着する。その後、図３に示すように、導体ベース板
１から一連に設けた中央部のリード５を挟んで、その両
側に設けられたリード６，７と各半導体チップ２ａ，２
ｂの表面とがワイヤ８によりボンディングされる。次い
で、それらの組立体をエポキシ樹脂等により封止し、モ
ールド部９を形成した図示のような半導体装置が完成す
る。
【０００４】
【考案が解決しようとする課題】従来の半導体装置は、
上記のような構造を有するので、一方の半導体チップ２
ｂを導体ベース板１上に搭載・固着させる場合に、スペ
ーサとして銅板４を必要とする。実際にはこの銅板４の
大きさは相対的に小さく、取扱いに不便であり、そのた
め、この銅板４を介在させて一方の半導体チップ２ｂを
導体ベース板１に対して傾きがなくなり、水平を保って
正確に搭載・固着させることは困難である。また、この
銅板４の介在により順電圧降下が生じ、さらに、半導体
チップ２ａと半導体チップ２ｂとの間で放熱に差ができ
てしまうため、特性上アンバンラスとなるなどの解決す
べき課題があった。
【０００５】
【考案の目的】本考案は、上記のような課題を解決する
ためになされたもので、スペーサとしての銅板を不要と
し、低価格で特性上のバランスも良く、また、順電圧降
下も最小限に抑えることができる半導体装置を提供する
ことを目的とするものである。
【０００６】
【問題点を解決するための手段】本考案の半導体装置
は、一方の主面の周縁部にＰ−Ｎ接合部を覆う保護部材
が該主面より凸状に形成された半導体チップを有し、該
半導体チップの前記保護部材を有する側を下側にして該
半導体チップを搭載・固着する導体ベース板に、該半導
体チップの周縁部の保護部材が導体ベース板に接しない
ように凹部を形成したことを特徴とするものである。
【０００７】
【作用】本考案の半導体装置においては、半導体チップ
の一方の主面を下側にして該半導体チップを搭載する導
体ベース板に、該半導体チップの周縁部の保護部材が導
体ベース板に接しないように凹部を形成したので、スペ
ーサとしての銅板が不要となり、低価格に製作すること
ができる。また、該半導体チップが直接導体ベース板に
搭載され、他方の半導体チップと条件が同じとなり、特
性上のバランスが保持されると共に、順電圧降下も生じ
なくなる。
【０００８】
【実施例】以下に、本考案の実施例を図１及び図２を参
照して詳細に説明する。図１は本考案の半導体装置の一
部を示す平面図、図２は図１のＡ−Ａ線に沿う断面図で
ある。本考案は、半導体チップ２ｂの一方の主面を下側
にして該半導体チップ２ｂを搭載する導体ベース板１
に、凹部１０を形成することを特徴とするものである。
この凹部１０の寸法は、使用する半導体チップ２ｂの寸
法に応じて決定される。例えば、４ｍｍ角の半導体チッ
プ２ｂを用いる場合、保護部材３の高さは約１ｍｍであ
る。また、導体ベース板１の幅は約１５ｍｍ、その板厚
は約１．５〜２ｍｍである。このような導体ベース板１
に対して、深さ約０．３ｍｍの凹部１０を形成する。こ
の凹部１０は、導体ベース板１をプレス機械等により打
ち抜く際に、同時に形成することができる。上記のよう
に凹部１０を形成した導体ベース板１を用いて従来と同
様に半導体装置を組み立てる。
【０００９】すなわち、図１に示すように、一方の半導
体チップ２ａは、カソード側を導体ベース板１の所定の
位置に半田固着させ、他方の半導体チップ２ｂは、アノ
ード側を下側にし、かつ、その表面に形成した保護部材
３が凹部１０に収まるように半田固着させる。その後は
従来と同様に、ワイヤ８によりリード６，７にそれぞれ
ボンディングした後、エポキシ樹脂等により封止し、半
導体装置を完成する。
【００１０】
【考案の効果】以上のように本考案によれば、従来のよ
うにスペーサとして銅板を使用しないので部品点数を削
減でき、構造の簡略化により低価格に製作することがで
きる。また、左右の半導体チップ間で特性のアンバラン
スがなくなると共に、順電圧降下も抑制することができ
る。さらに、半田固着の際の半導体チップの傾きも生じ
なくなりワイヤボンディングの際の支障も解消するなど
の優れた効果がある。
【図面の簡単な説明】
【図１】本考案の一実施例を示す半導体装置の組立構造
図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】従来のこの種の半導体装置の組立構造図であ
る。
【図４】この種の半導体装置に使用する半導体チップの
外観斜視図である。
【図５】従来の半導体装置における導体ベース板への半
導体チップの搭載・固着状態を示す断面図である。
【図６】上記半導体装置の等価回路図である。
【符号の説明】
１ 導体ベース板 ２ａ，２ｂ 半導体チップ ３ 保護部材 ４ 銅板 ５，６，７ リード ８ ワイヤ ９ モールド部 １０ 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00 - 25/18 H01L 21/52 H01L 23/48 - 23/50

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 一方の主面の周縁部にＰ−Ｎ接合部を覆
    う保護部材が該主面より凸状に形成された半導体チップ
    を有し、該半導体チップの前記保護部材を有する側を下
    側にして該半導体チップを搭載・固着する導体ベース板
    に、該半導体チップの周縁部の保護部材が導体ベース板
    に接しないように凹部を形成したことを特徴とする半導
    体装置。
JP3107493U 1993-05-19 1993-05-19 半導体装置 Expired - Lifetime JP2580905Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107493U JP2580905Y2 (ja) 1993-05-19 1993-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107493U JP2580905Y2 (ja) 1993-05-19 1993-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0686354U JPH0686354U (ja) 1994-12-13
JP2580905Y2 true JP2580905Y2 (ja) 1998-09-17

Family

ID=12321300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107493U Expired - Lifetime JP2580905Y2 (ja) 1993-05-19 1993-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2580905Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809984B2 (ja) * 2001-02-28 2011-11-09 日本インター株式会社 フルモールド型半導体装置

Also Published As

Publication number Publication date
JPH0686354U (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
US4698663A (en) Heatsink package for flip-chip IC
JP3526788B2 (ja) 半導体装置の製造方法
US4803546A (en) Heatsink package for flip-chip IC
US20040051170A1 (en) Semiconductor device and method of manufacturing the same
JP2001156219A (ja) 半導体装置
JP3399453B2 (ja) 半導体装置およびその製造方法
JPH06244360A (ja) 半導体装置
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JP2580905Y2 (ja) 半導体装置
JPH08148635A (ja) 半導体装置
JPH01115127A (ja) 半導体装置
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JP2705030B2 (ja) リードフレームおよび放熱板および半導体装置
JPH08139241A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP3372169B2 (ja) 半導体パッケージ
JP2861417B2 (ja) 樹脂封止型電子部品の製造方法
JP2561470Y2 (ja) 絶縁封止電子部品
JP2816496B2 (ja) 電子部品搭載用基板
JPH0412677Y2 (ja)
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
JP2604885B2 (ja) 樹脂封止型半導体装置
JPH0613535A (ja) 電子部品搭載装置
JP2851822B2 (ja) 電子部品
JP2528687Y2 (ja) プレナ−型２端子双方向サイリスタ
JPS6130426B2 (ja)