JP2861417B2 - 樹脂封止型電子部品の製造方法 - Google Patents

樹脂封止型電子部品の製造方法

Info

Publication number
JP2861417B2
JP2861417B2 JP3013693A JP1369391A JP2861417B2 JP 2861417 B2 JP2861417 B2 JP 2861417B2 JP 3013693 A JP3013693 A JP 3013693A JP 1369391 A JP1369391 A JP 1369391A JP 2861417 B2 JP2861417 B2 JP 2861417B2
Authority
JP
Japan
Prior art keywords
chip
brazing material
groove
concave portion
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3013693A
Other languages
English (en)
Other versions
JPH04239160A (ja
Inventor
定雄 吉田
裕彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP3013693A priority Critical patent/JP2861417B2/ja
Publication of JPH04239160A publication Critical patent/JPH04239160A/ja
Application granted granted Critical
Publication of JP2861417B2 publication Critical patent/JP2861417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はダイオード、トランジス
タ、ＩＣ等の樹脂封止型電子部品の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
素子をこの支持板と共に樹脂封止体で封止した樹脂封止
型半導体装置は周知である。この種の半導体装置におい
て、樹脂封止体と支持板の界面を通じて半導体素子の載
置された領域に水分等の不純物（異物）が侵入すると、
半導体装置の特性が低下する。そこで、本願発明者は、
半導体素子の載置された領域を囲む溝を支持板に設ける
試みをした。これにより、不純物の侵入を溝によって抑
制することができ、半導体装置の特性低下をそれなりに
防止することができた。しかしながら、今日、半導体装
置の高機能化等のためにチップ（半導体素子）の大型化
が進んでいる。このため、チップを支持板に固着する半
田が溝に流れ込むことがあり、溝の不純物侵入防止効果
が低減することがあった。
【０００３】そこで、本発明はろう材の不要な流れを防
ぐことができる電子部品の製造方法を提供することを目
的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、凹部１８と該凹部１８を実質的に包囲する異物侵
入防止用溝２０ｂとを有し、前記凹部１８の底面は電子
素子をスクラブしてろう接するためのスクラブ領域１９
とこのスクラブ領域１９を囲むように配置されたろう材
収容用溝２１とを有している導電性支持板１２を用意す
る工程と、前記凹部１８の底面にろう材を供給し、前記
ろう材の上に前記電子素子を載置し、前記スクラブ領域
内において前記電子素子を前記ろう材を介してスクラブ
することによって前記電子素子を前記スクラブ領域内１
９にろう付けする工程と、前記電子素子、前記凹部１８
及び前記異物侵入防止用溝２０ｂを含むように前記支持
板１２を被覆する樹脂封止体２８を設ける工程とを有す
ることを特徴とする樹脂封止型電子部品の製造方法に係
わるものである。
【０００５】
【作用】本発明によれば、電子素子が支持板の凹部底面
に配設されたスクラブ領域内にろう付けされる。スクラ
ブ運動によってスクラブ領域からはみ出したろう材の少
なくとも一部はろう材収容用溝に捕獲される。したがっ
て、ろう材が凹部の外側に流れ出すことが有効に抑制さ
れ、凹部の外側に形成された異物侵入防止用溝にろう材
が流れ込み難くなり、ろう材が異物侵入防止用溝の本来
の働きを妨害しなくなる。また、余分なろう材収が容用
側溝に捕獲されるので、電子素子の側面に対する不要な
ろう材の付着が生じなくなる。
【０００６】
【実施例】次に、図１〜図４を参照して本発明の一実施
例に係わる樹脂封止型半導体装置の製造方法を説明す
る。
【０００７】まず、図２に示すリードフレーム１１を用
意する。このリードフレーム１１は放熱板を兼ねる比較
的厚い金属製支持板１２と、この支持板１２の一方の端
部側に配置された比較的薄い板状外部リード１３と、支
持板１２の他方の端部側に配置された比較的薄い板状支
持リード１４と、外部リード１３及び支持リード１４を
連結する比較的薄い細条１５、１６、１７から構成され
ている。実際のリードフレームでは、細条１５、１６、
１７の延びる方向（横方向）に複数の支持板１２が並設
されて全体として梯子形状となっている。しかしなが
ら、図２では図面を簡略化して支持板１２を１個のみ示
す。
【０００８】支持板１２の一方の主面の中央側には図２
に示すように略正方形の平面形状を有する凹部１８が形
成されている。凹部１８の底面は、チップが載置される
チップ載置予定領域（スクラブ領域）１９を凹部１８の
壁面から離間した底面中央に有する。凹部１８の底面積
はチップ載置予定領域１９の面積よりも十分に大きい。
即ち凹部１８の一辺はチップのスクラブされる距離より
も大きく設計されている。また、凹部１８の深さはチッ
プ載置予定領域１９に半田付けされるチップの厚みより
も小さい。
【０００９】支持板１２の一方の主面には凹部１８を包
囲する２本の環状溝２０ａ、２０ｂが互いに離間して配
設されている。図１に示すように、環状溝２０ａ、２０
ｂはＶ字状の断面形状を有する。また、凹部１８の底面
の外周端にもＶ字状の環状溝２１が形成されている。凹
部１８及び環状溝２０ａ、２０ｂ、２１はリードフレー
ム１１を形成するための一連のプレス加工において形成
される。
【００１０】次に、支持板１２にチップを半田付けする
ために、支持板１２のチップ載置予定領域１９にろう材
としての半田２２を加熱溶融状態且つ膜状に広げる。続
いて、図１に示すチップ吸着保持体（以下、コレットと
称する）２３を用意して、固着すべき電子素子としての
半導体チップ２４をコレット２３の空間に対応する壁面
２３ａに吸着させる。このとき、チップ２４の底面はコ
レット２３の下面よりも下側に突出する。続いて、図示
のようにチップ載置予定領域１９のほぼ中央位置におい
て半田２２の上にチップ２４を押し付けた後、矢印２５
に示す左右方向にチップ２４をコレット２３と共に直線
往復運動（スクラブ運動）させてチップ２４を半田２２
で固着する。チップ２４のスクラブされる距離即ちコレ
ット２３を凹部１８の一方の壁面側に移動させたときの
チップ２４の一方の側縁の位置Ａとコレット２３を凹部
１８の他方の壁面側に移動させたときのチップ２４の他
方の側縁の位置Ｂとの間隔Ｌ1 は、凹部１８の一辺の長
さＬ2よりも小さくなっている。また、チップ２４の下
方にある半田２２の厚みとコレット２３の底面から突出
したチップ２４の突出量は、凹部１８の深さよりも大き
くなっている。したがって、チップ２４をスクラブした
際に、コレット２３及びチップ２４が凹部１８の壁面に
当接することが確実に防止されている。また、半田２２
の流れは凹部１８の側壁で阻止され且つ溝２１に収容さ
れる。
【００１１】図３のように、チップ２４が半田２２を介
して凹部１８のチップ載置予定領域１９に固着された
ら、周知のワイヤボンディング法によってチップ２４と
外部リード１３との間にリード細線２６を図２に示すよ
うに接続する。続いて、シリコン樹脂等から成る保護樹
脂２７をチップ２４の上面に滴下して、図３に示すよう
にチップ２４とリード細線２６のチップ２４への接続部
分側を被覆する。保護樹脂２７は凹部１８を充填し、そ
の一部は凹部１８よりも外側まで広がるが、溝２０ａが
保護樹脂２７の流れ留めとして機能するから、保護樹脂
２７は溝２０ａよりも外側には広がらない。
【００１２】次に、リードフレーム１１とチップ２４と
リード細線２６から成る組立体を成形用型に配置して、
周知のトランスファモールドを行うことによって、樹脂
封止体２８を樹脂成形する。樹脂封止体２８は支持板１
２の全面と外部リード１３及び支持リード１４の一部を
被覆する。最後に、細条１５、１６、１７と支持リード
１４を除去することによって、図４に示す樹脂封止型半
導体装置を完成させる。なお、支持リード１４の引抜き
破断によって、樹脂封止体２８に孔２８ａが生じるが、
極めて小さいので、ほとんど問題にならない。この孔２
８ａは必要に応じて樹脂で埋められる。
【００１３】本実施例で製作された樹脂封止型半導体装
置によれば、チップ２４が凹部１８の底面に半田付けさ
れ且つスクラブの距離Ｌ1 が凹部１８のスクラブ方向に
延びる一辺の長さＬ2 よりも小さく設定されている。し
かも、スクラブ中にチップ２４を凹部１８の壁面に当接
させないから、チップ２４を支持板１２に固着するため
の半田２２の凹部１８からの流れ出しが有効に防止され
ている。また、溝２１は半田２２の一部を収容する働き
を有するので、チップ２４の側面及びコレット２３の側
面に対する半田２２の付着を有効に防止する。
【００１４】また、保護樹脂２７の外側への流れ出しも
環状溝２０ａによって留められている。結果として、異
物侵入防止用の溝２０ｂに半田２２や保護樹脂２７が入
り込むことが防止され、溝２０ｂによる異物侵入防止効
果が強力に得られる。本実施例で製作された樹脂封止型
半導体装置によれば、長期間使用しても特性低下が許容
されるレベル以下に収まることが確認されている。
【００１５】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 溝２０ａを省くことができる。また溝２１を省
くこともできる。 （２） 溝２０ｂを凹部１８を完全に包囲するように形
成せずに、非連続部分を有するように形成することがで
きる。 （３） スクラブの運動方向は実施例に限られない。例
えば、チップ２４の中心点を軸として円運動させてもよ
い。この場合、凹部１８の底面積は少なくともチップ２
４の対角線を直径とする円の面積よりも大きくし、且つ
スクラブ領域を凹部１８の壁面から離間させた中央側に
配設する。
【００１６】
【発明の効果】以上のように、本発明によれば、凹部内
のろう材収容溝によってろう材の不要な流れが防止さ
れ、支持板に形成された異物侵入防止用溝による異物侵
入防止を確実に得ることができる。従って、長期間にわ
たって特性低下が生じない樹脂封止型電子部品を提供す
ることができる。また、ろう材収容用溝によって余分な
ろう材を捕獲するので、電子素子の側面に対する不要な
ろう材の付着を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるスクラブ状態を図２の
１−１線に相当する部分によって示す断面図である。
【図２】リードフレームを示す平面図である。
【図３】保護樹脂による被覆を示す断面図である。
【図４】完成した半導体装置を示す断面図である。
【符号の説明】
１１ リードフレーム １２ 支持板 １３ 外部リード １８ 凹部 １９ チップ載置予定領域 ２０ａ，２０ｂ，２１ 溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/56 H01L 23/28 - 23/30

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 凹部（１８）と該凹部（１８）を実質的
    に包囲する異物侵入防止用溝（２０ｂ）とを有し、前記
    凹部（１８）の底面は電子素子をスクラブしてろう接す
    るためのスクラブ領域（１９）とこのスクラブ領域（１
    ９）を囲むように配置されたろう材収容用溝（２１）と
    を有している導電性支持板（１２）を用意する工程と、 前記凹部（１８）の底面にろう材を供給し、前記ろう材
    の上に前記電子素子を載置し、前記スクラブ領域内にお
    いて前記電子素子を前記ろう材を介してスクラブするこ
    とによって前記電子素子を前記スクラブ領域内（１９）
    にろう付けする工程と、 前記電子素子、前記凹部（１８）及び前記異物侵入防止
    用溝（２０ｂ）を含むように前記支持板（１２）を被覆
    する樹脂封止体（２８）を設ける工程とを有することを
    特徴とする樹脂封止型電子部品の製造方法。
JP3013693A 1991-01-11 1991-01-11 樹脂封止型電子部品の製造方法 Expired - Fee Related JP2861417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3013693A JP2861417B2 (ja) 1991-01-11 1991-01-11 樹脂封止型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3013693A JP2861417B2 (ja) 1991-01-11 1991-01-11 樹脂封止型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH04239160A JPH04239160A (ja) 1992-08-27
JP2861417B2 true JP2861417B2 (ja) 1999-02-24

Family

ID=11840274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3013693A Expired - Fee Related JP2861417B2 (ja) 1991-01-11 1991-01-11 樹脂封止型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2861417B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156606A (ja) * 2004-11-29 2006-06-15 Nippon Inter Electronics Corp 半導体装置の製造方法
JP5224665B2 (ja) * 2006-08-25 2013-07-03 パナソニック株式会社 リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法

Also Published As

Publication number Publication date
JPH04239160A (ja) 1992-08-27

Similar Documents

Publication Publication Date Title
US20020113308A1 (en) Semiconductor package with heat dissipating structure
US7176557B2 (en) Semiconductor device
KR101443249B1 (ko) 광학적 커플러 패키지
US20080036056A1 (en) Flip chip in leaded molded package and method of manufacture thereof
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH08116016A (ja) リードフレーム及び半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US7002251B2 (en) Semiconductor device
JP2857648B2 (ja) 電子部品の製造方法
JP2000243887A (ja) 半導体装置とその製造方法
US5796160A (en) Resin-sealed semiconductor device
US5874783A (en) Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
JP2861417B2 (ja) 樹脂封止型電子部品の製造方法
US6111309A (en) Semiconductor device
JP2000243880A (ja) 半導体装置とその製造方法
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
JP2002076234A (ja) 樹脂封止型半導体装置
JP3148604B2 (ja) 半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
JP2756436B2 (ja) 半導体装置およびその製造方法
US20240112993A1 (en) Semiconductor Device Comprising a Leadframe Adapted for Higher Current Output or Improved Placement of Additional Devices
KR100351926B1 (ko) 비·지·에이 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP2552885Y2 (ja) 絶縁物被覆電子部品
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees