JP2552885Y2 - 絶縁物被覆電子部品 - Google Patents

絶縁物被覆電子部品

Info

Publication number
JP2552885Y2
JP2552885Y2 JP1991025481U JP2548191U JP2552885Y2 JP 2552885 Y2 JP2552885 Y2 JP 2552885Y2 JP 1991025481 U JP1991025481 U JP 1991025481U JP 2548191 U JP2548191 U JP 2548191U JP 2552885 Y2 JP2552885 Y2 JP 2552885Y2
Authority
JP
Japan
Prior art keywords
annular groove
support plate
semiconductor chip
insulator
inner annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1991025481U
Other languages
English (en)
Other versions
JPH04113451U (ja
Inventor
隆昭 横谷
兼司 九蘭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1991025481U priority Critical patent/JP2552885Y2/ja
Publication of JPH04113451U publication Critical patent/JPH04113451U/ja
Application granted granted Critical
Publication of JP2552885Y2 publication Critical patent/JP2552885Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、トランジスタ、ＩＣ等
の電子素子が支持板にろう付けされた絶縁物被覆電子部
品に関する。
【０００２】
【従来の技術及び考案が解決しようとする課題】半導体
チップ等の電子素子を放熱性を有する金属支持板に半田
付けする時、半田が支持板上に不要に広がることがあ
る。電子素子を含むように支持板を被覆するエポキシ樹
脂等から成る絶縁物被覆体は支持板に対しては良好に密
着するが、半田に対する密着性は良好に得られない。従
って、半田が支持板上に広がり過ぎた場合には、樹脂封
止体と支持板との密着性が低下し、これらの界面を通じ
て水分等の異物が侵入し易くなり、耐環境性が低下す
る。
【０００３】そこで本考案はろう材の不要な流れが防止
された絶縁物被覆電子部品を提供することを目的とする
ものである。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本考案は、支持板と、該支持板の一方の主面にろう接
された電子素子と、該電子素子を含むように前記支持板
を被覆する絶縁被覆体とを備えた絶縁物被覆電子部品で
あって、前記支持板の一方の主面に平面的に見て前記電
子素子を包囲するように内側環状溝と外側環状溝とが形
成されており、前記外側環状溝は前記内側環状溝に接近
して前記内側環状溝を包囲するように配置されており、
前記外側環状溝は前記内側環状溝の形成後に前記支持板
に環状の金型を打込むことによって形成されたものであ
り、前記内側環状溝の外側の壁面は前記外側環状溝を形
成するために前記金型を前記支持板に打込むことによっ
て押圧されて前記電子素子側に傾くような傾斜面になっ
ていることを特徴とする絶縁物被覆電子部品に係わるも
のである。
【０００５】
【考案の作用及び効果】本考案は次の作用効果を有す
る。（イ） 内側環状溝の外側壁面が電子素子側に傾いた傾
斜面になっているので、 電子素子を固着するためのろう
材の流れ留めが良好に達成され、絶縁被覆体による被覆
を良好に達成することが可能になり、耐環境性が優れた
絶縁物被覆電子部品を提供することができる。 （ロ） 外側環状溝を内側環状溝に接近して形成し、こ
れを金型の打込みによって形成するので、外側環状溝と
内側環状溝との間の部分が金型によって押圧され、内側
環状溝の外側の壁面の傾斜が容易に得られる。
【０００６】
【実施例】図１〜図５を参照して本考案の実施例に係わ
る樹脂封止形半導体装置を説明する。本実施例の樹脂封
止形半導体装置は、放熱板を兼ねる支持板１、外部リー
ド２、半導体チップ（電子素子）３、リード細線４、樹
脂封止体（絶縁物被覆体）５から構成される。支持板１
は外部リード２に比べて肉厚の金属板から成り、その一
方の主面のほぼ中央に半導体チップ３を載置するための
平坦な半導体チップ載置領域６を有する。また、支持板
１の一方の主面には、図５に示すように互いに離間した
２本の環状溝７、８が形成されている。環状溝７、８
は、平面的に見て半導体チップ載置領域６を包囲してい
る。
【０００７】内側の環状溝７はその内側（半導体チップ
載置領域６側）の壁面７ａと外側（半導体チップ載置領
域６から離間した側）の壁面７ｂがいずれも傾斜した面
となっており、且ついずれも溝７の底面から半導体チッ
プ載置領域６側に向って傾斜している。即ち、図３に示
す平坦な半導体チップ載置領域６上の仮想垂線Ｈに対し
て２つの壁面７ａ、７ｂの延長線がいずれも交差するよ
うに傾斜溝７が形成されている。
【０００８】外側の環状溝８の内側の壁面はその底面か
ら半導体チップ載置領域６側に向って傾斜した傾斜面と
なっているが、外側の壁面は支持板１の一方の主面に対
してほぼ垂直な壁面となっている。
【０００９】環状溝７、８は図２及び図３に示すように
形成される。即ち、図２のように一方の側に傾斜した面
を備えた環状の金型９を打込むことによって、内側の環
状溝７を形成すべき領域に内側の壁面７ａのみが傾斜面
となった環状溝７′を形成する。続いて、同じく、一方
の側に傾斜した面を備えた第２の環状の金型１０を溝
７′の外側に近接して打込むことによって、環状溝７′
を包囲するように内側の壁面のみが傾斜面となった環状
溝８を形成する。第２の環状の金型１０を打込んだ際に
環状溝７′の外側の壁面は内側に押圧されて内側に傾斜
し、図３のように２つの壁面７ａ、７ｂが共に同一方向
に傾斜した環状溝７が得られる。
【００１０】内側の環状溝７から離間して囲まれている
半導体チップ載置領域６に半導体チップ３を半田付けす
る時は、半導体チップ載置領域６に半田１１を加熱溶融
状態且つ膜状に広げる。続いて、図４に示すチップ吸着
保持体（以下、コレットと称する）１２を用意して、半
導体チップ３をコレット１２の空間に対応する壁面１３
に吸着させる。続いて、図示のように半田１１の上にチ
ップ３を押し付けた後、矢印１４に示す左右方向にチッ
プ３をコレット１２と共に直線往復運動（スクラブ運
動）させてチップ３を半田１１で固着する。
【００１１】チップ３のスクラブされる距離、即ちコレ
ット１２をスクラブ運動の一方の側に移動させた時のチ
ップ３の一方の側縁の位置Ａとコレット１２をスクラブ
運動の他方の側に移動させた時のチップ３の他方の側縁
の位置Ｂとの間隔Ｌ１は内側の環状溝７の対向する２辺
の間隔Ｌ２よりも小さくなっている。半田１１は上述の
スクラブによって半導体チップ載置領域６よりも外側ま
で広がるが、溝７の外側壁面７ｂが流れ留めとして良好
に機能するから、半田１１は溝７よりも外側には広がら
ない。
【００１２】次に、リード細線４を周知のワイヤボンデ
ィング法によって半導体チップ３と外部リード２との間
に接続する。続いて、シリコン樹脂等から成る保護樹脂
１５をチップ３の上面に滴下して、図１に示すように半
導体チップ３とリード細線４のチップ３への接続部分側
を被覆する。保護樹脂１５は半田１１よりも外側まで広
がるが、溝８が流れ留めとして機能するから、保護樹脂
１５は溝８よりも外側には広がらなぃ。
【００１３】樹脂封止体５はエポキシ系の樹脂から成
り、周知のトランスファモールド法によって支持板１の
全面及び外部リード２の一端側を被覆するように形成さ
れる。
【００１４】本実施例の樹脂封止形半導体装置によれば
以下の効果が得られる。 （イ） 内側の環状溝７の外側壁面７ｂが半導体チップ
載置領域６側に傾斜しているので半田１１の流れに対し
て大きな抵抗を有し、半田１１の流れが環状溝７で良好
に留められて環状溝７の外側まで不要に広がることを防
止できる。結果として、支持板１と樹脂封止体５との密
着性が向上し、耐環境性等に優れた樹脂封止形半導体装
置を提供できる。 （ロ） 半導体チップ３を環状溝７で囲まれた領域の内
側に配設された半導体チップ載置領域６でスクラブして
固着する。このため、上記（イ）の効果と相俟って半導
体チップ３の下側に所望な厚みの半田１１を確保でき
る。 （ハ） 外側の環状溝８によって保護樹脂の不要な広が
りが防止される。
【００１５】
【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。（１） 溝７の内側壁面７ａは垂直又は外側壁面７ｂと
反対に傾斜していても良い。 （２） 半導体チップ３をリフロー法即ち半導体チップ
２をスクラブせずに半田１１の溶融−固化のプロセスに
伴って固着する方法で半田付けしても良い。
【図面の簡単な説明】
【図１】本考案の実施例に係わる樹脂封止形半導体装置
を示す中央縦断面図である。
【図２】図１の環状溝の形成方法を説明するための断面
図である。
【図３】支持板の中央部分の拡大断面図である。
【図４】半導体チップの半田付け方法を説明するための
断面図である。
【図５】支持板の平面図である。
【符号の説明】
１ 支持板 ３ 半導体チップ ７ 環状溝 １１ 半田

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 支持板と、該支持板の一方の主面にろう
    接された電子素子と、該電子素子を含むように前記支持
    板を被覆する絶縁被覆体とを備えた絶縁物被覆電子部品
    であって、 前記支持板の一方の主面に平面的に見て前記電子素子を
    包囲するように内側環状溝と外側環状溝とが形成されて
    おり、前記外側環状溝は前記内側環状溝に接近して前記内側環
    状溝を包囲するように配置されており、 前記外側環状溝は前記内側環状溝の形成後に前記支持板
    に環状の金型を打込むことによって形成されたものであ
    り、 前記内側環状溝の外側の壁面は前記外側環状溝を形成す
    るために前記金型を前記支持板に打込むことによって押
    圧されて前記電子素子側に傾くような傾斜面になって い
    ることを特徴とする絶縁物被覆電子部品。
JP1991025481U 1991-03-22 1991-03-22 絶縁物被覆電子部品 Expired - Fee Related JP2552885Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991025481U JP2552885Y2 (ja) 1991-03-22 1991-03-22 絶縁物被覆電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991025481U JP2552885Y2 (ja) 1991-03-22 1991-03-22 絶縁物被覆電子部品

Publications (2)

Publication Number Publication Date
JPH04113451U JPH04113451U (ja) 1992-10-05
JP2552885Y2 true JP2552885Y2 (ja) 1997-10-29

Family

ID=31910203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991025481U Expired - Fee Related JP2552885Y2 (ja) 1991-03-22 1991-03-22 絶縁物被覆電子部品

Country Status (1)

Country Link
JP (1) JP2552885Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071859A (ja) * 2006-09-13 2008-03-27 Shin Etsu Chem Co Ltd 微小電子部品の封止方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066170A (ja) * 1973-10-12 1975-06-04

Also Published As

Publication number Publication date
JPH04113451U (ja) 1992-10-05

Similar Documents

Publication Publication Date Title
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US7061080B2 (en) Power module package having improved heat dissipating capability
US6707138B2 (en) Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JPH0691174B2 (ja) 半導体装置
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
JP2857648B2 (ja) 電子部品の製造方法
JPS60167454A (ja) 半導体装置
JP2552885Y2 (ja) 絶縁物被覆電子部品
JP2905609B2 (ja) 樹脂封止型半導体装置
JPS62241355A (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH07176664A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
EP0582084A2 (en) Semiconductor leadframe and package
JP2861417B2 (ja) 樹脂封止型電子部品の製造方法
JP3656744B2 (ja) 半導体装置
JP2785917B2 (ja) 半導体チップモジュール
JPS5927537A (ja) 半導体装置
JPH04207062A (ja) 半導体装置
JPH1032275A (ja) 半導体装置およびその製造方法
KR100475339B1 (ko) 리드프레임및그를이용한반도체칩패키지
JPH0310670Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees