KR100475339B1 - 리드프레임및그를이용한반도체칩패키지 - Google Patents

리드프레임및그를이용한반도체칩패키지 Download PDF

Info

Publication number
KR100475339B1
KR100475339B1 KR1019970039150A KR19970039150A KR100475339B1 KR 100475339 B1 KR100475339 B1 KR 100475339B1 KR 1019970039150 A KR1019970039150 A KR 1019970039150A KR 19970039150 A KR19970039150 A KR 19970039150A KR 100475339 B1 KR100475339 B1 KR 100475339B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
chip
die pad
lead frame
Prior art date
Application number
KR1019970039150A
Other languages
English (en)
Other versions
KR19990016574A (ko
Inventor
권대훈
김경섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970039150A priority Critical patent/KR100475339B1/ko
Publication of KR19990016574A publication Critical patent/KR19990016574A/ko
Application granted granted Critical
Publication of KR100475339B1 publication Critical patent/KR100475339B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 반도체 칩 패키지의 외형의 규격을 변화시키지 않으면서 실질적으로 반도체 칩과 접속 리드 사이의 간격을 줄여 안정적인 와이어 본딩을 구현하기 위하여, 반도체 칩이 부착되는 다이 패드의 실질적인 칩 실장 영역을 상향 단차지게 형성하여 칩 실장 영역에 부착되는 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 줄이거나, 반도체 칩이 부착되는 다이 패드 상으로 접속 리드를 연장한 상태에서 반도체 칩의 칩 패드와 와이어 본딩 공정이 이루어지는 접속 리드의 끝부분을 하향 단차지게 형성하여 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 줄일 수 있는 리드 프레임 및 그를 이용한 반도체 칩 패키지가 개시되어 있다.

Description

리드 프레임 및 그를 이용한 반도체 칩 패키지
본 발명은 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩과 내부 리드 사이의 와이어 본딩성을 향상시키기 위하여 반도체 칩이 부착되는 다이 패드 부분을 상향 단차지게 형성하거나 내부 리드를 반도체 칩에 근접하게 연장한 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
일반적으로 반도체 칩 패키지의 제조에 있어서, 칩 접착(Chip Attach)이라 함은, 웨이퍼(Wafer) 내의 전기적으로 양호한 반도체 칩만을 선별하여 웨이퍼로부터 떼어낸 후 접착제를 이용하여 리드 프레임에 접착시키는 공정을 말한다.
반도체 칩을 리드 프레임에 접착시키는 방법은 은-에폭시(Ag-Epoxy) 접착제를 이용하여 반도체 칩을 리드 프레임에 접착시키는 방법과, 금(Au)과 유리(Glass)를 이용하여 칩 접착하는 유텍틱(Eutetic) 방법과, 트랜지스터(Transistor)와 같은 소자에 사용되는 솔더링(Soldering) 방법이 있다. 또한, 반도체 칩을 리드 프레임에 붙이는 방법에 따라 리드 프레임 위에 반도체 칩을 접착하는 칩 온 리드(Chip On Lead; COL) 타입과 반도체 칩을 리드 프레임 아래에 접착하는 리드 온 칩(Lead On Chip; LOC) 타입으로 구분된다.
전술된 방법을 이용한 칩 접착 공정이 완료된 이후에 반도체 칩과 리드 프레임을 전기적으로 접속하는 와이어 본딩(Wire Bonding) 공정과 같은 전기적 접속 공정이 진행된다. 그리고, 와이어 본딩 공정이 완료된 이후에 반도체 칩을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해 성형수지로 봉지하는 성형 공정 및 성형 공정 이후에 리드를 절단, 절곡하는 공정 순으로 진행하여 반도체 칩 패키지를 완성하게 된다.
이하, 첨부 도면을 참조하여 종래 기술에 따른 리드 프레임 및 그를 이용한 반도체 칩 패키지를 설명하겠다.
도 1은 종래 기술에 따른 리드 프레임을 나타내는 평면도이고, 도 2는 도 1의 2―2선 단면도이다.
도 1 및 도 2를 참조하여 종래 기술에 따른 리드 프레임에 대하여 설명하면, 리드 프레임(10)은 반도체 칩이 부착되는 다이 패드(12)와, 다이 패드(12)에 대하여 이격된 복수개의 리드부(14, 16)가 소정의 간격을 두고 형성되어 있다. 그리고, 다이 패드(12)는 리드부(14, 16)에 대하여 하향 단차지게 형성된 구조를 갖는다.
리드부(14, 16)는 다이 패드(12)와 연결되는 연결 리드(14)와, 다이 패드(12)에 대하여 이격되어 배치되며, 칩 패드와 본딩 와이어로 전기적으로 연결되는 복수개의 접속 리드(16)를 갖는다.
통상적으로 리드 프레임의 다이 패드(12)의 두께(도 5의 b)는 리드부(14, 16)의 두께(도 5의 c)보다 2∼3배 정도 두껍게 형성된다. 다이 패드(12) 부분이 리드부(14, 16)에 비해 두께가 두꺼운 이유는, 반도체 칩의 구동에 따라 발생되는 열을 효과적으로 방출시키기 위해서이다. 본 실시예에서는 다이 패드(12)의 두께가 2.00mm이고, 리드부(14, 16)의 두께가 약 0.6mm 이다.
도 3은 도 1의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 평면도이고, 도 4는 도 3의 4―4선 단면도이다.
도 3 및 도 4를 참조하여 반도체 칩 패키지를 설명하면, 리드 프레임을 이용한 반도체 칩 패키지 패키지(100)는 다이 패드(12)의 상부면에 반도체 칩(20)의 하부면이 부착되며, 반도체 칩(20)의 칩 패드(24)에 각기 대응되는 접속 리드(16)는 본딩 와이어(34)에 의해 전기적으로 연결된다. 반도체 칩(20), 본딩 와이어(34)와 연결된 리드부(14, 16)의 일측이 에폭시(Epoxy) 계열의 봉지 수지에 의해 내재·봉지되어 패키지 몸체(32)를 형성한다. 이때, 리드부(14, 16)의 일측이 패키지 몸체(32)에 대하여 외부에 노출된 구조를 갖는다. 본 발명에서는 다이 패드(12)가 패키지 몸체(32)에 봉지된 구조를 갖지만, 열 방출성을 향상시키기 위하여 다이 패드의 하부면을 패키지 몸체에 대하여 노출된 구조로 형성하기도 한다. 그리고, 종래 기술에 따른 반도체 칩 패키지(100)는 패키지 몸체(32)의 외형의 구조 및 패키지 몸체(32)에 대하여 외부로 돌출된 리드부(14, 16)의 위치, 사이의 간격 등이 규격화되어 있다.
이와 같은 구조를 갖는 리드 프레임에 실장되는 반도체 칩(20)는 주로 파워 소자―트랜지스터(Transistor), MOS FET(Metal Oxide Semiconductor Filed Effect Transistor)―가 실장되나 경우에 따라서는 일반적인 반도체 칩(Regulator IC)이나 스마트 파워 아이씨(Smart Power IC) 등도 실장된다.
이와 같은 구조를 갖는 반도체 칩 패키지의 제조 공정 중에서 와이어 본딩 공정을 도 5를 참조하여 설명하면, 와이어(34) 본딩 공정은 반도체 칩(20)이 부착된 리드 프레임(10)이 이송 수단에 의해 와이어 본딩 영역으로 오게 되면 우선 반도체 칩(20)과 리드 프레임(10)은 와이어 본딩 장치의 CCD 카메라와 같은 인식 장치(50)를 통해 사전에 이미 설정된 위치와 비교 검토하여 그 위치 정도를 보정하게 되며 이후 작업자에 의해 프로그램된 본딩 좌표에 따라 반도체 칩의 칩 패드(24)와 접속 리드(16) 사이에 캐필러리(40; Capillary)를 이용하여 와이어 본딩 공정을 실시하게 된다. 그리고, 일반적인 반도체 칩 패키지는 접속 리드와 반도체 칩의 칩 패드 사이의 수직 간격이 최대 약 0.3mm정도의 값을 갖는 반면, 규격화된 반도체 칩 패키지의 패키지 외형 때문에 다이 패드(12)의 상부면과 접속 리드(16) 사이의 간격(d)이 1.15∼2.50mm에 해당되는 값을 갖는다. 다이 패드와 접속 리드 사이의 간격(d)이 리드 프레임 소재의 두께(b, c) 및 수직 단차의 거리(a)로부터 결정되는데 본 실시예에서는 약 1.40mm이다. 이 때, 위치 보정 및 본딩 좌표에 따른 와이어 본딩 공정은 인식 장치와 이미지 프로세서(Image Processor)에 의해 진행되는데, 반도체 칩의 칩 패드(24)와 접속 리드(16) 사이의 간격(d) 차이에 의해 이 두 지점 사이에는 인식 장치(50)의 초점이 상호 불일치가 존재하게 되며, 그 간격(d)이 약 1.40mm이기 때문에 인식하는 부분의 윤곽이 명확하지 않아 인식의 난이성 및 위치 정밀도가 떨어져 인식 불가에 의한 본딩 위치 불량과, 와이어 본딩을 하지 않고 지나가는 불량을 발생시킬 수 있다.
따라서, 본 발명은 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 가능한 한 최소화시켜 안정적인 와이어 본딩성을 구현할 수 있는 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 반도체 칩이 부착되는 다이 패드의 실질적인 칩 실장 영역을 상향 단차지게 형성하여 칩 실장 영역에 부착되는 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 줄일 수 있는 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공한다. 물론, 반도체 칩 패키지의 규격화된 외형을 유지한다.
또한, 상기 목적을 달성하기 위하여, 반도체 칩이 부착되는 다이 패드 상으로 접속 리드를 연장한 상태에서 반도체 칩의 칩 패드와 와이어 본딩 공정이 이루어지는 접속 리드의 끝부분을 하향 단차지게 형성하여 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 줄일 수 있는 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공한다.
즉, 본 발명에서는 반도체 칩 패키지의 규격화된 외형을 유지하면서, 반도체 칩의 칩 패드와 접속 리드 사이의 간격을 실질적으로 줄이기 위하여 접속 리드 또는 다이 패드의 구조를 변경하였다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 6은 본 발명의 일 실시예에 따른 리드 프레임에 있어서, 다이 패드가 상향 단차지게 형성된 상태를 나타내는 평면도이고, 도 7은 도 6의 7―7선 단면도이다.
도 6 및 도 7을 참조하여 본 발명의 일 실시예에 따른 리드 프레임에 대하여 설명하면, 일 실시예에 따른 리드 프레임(110)은 반도체 칩이 부착되는 다이 패드(112)와, 다이 패드(112)에 대하여 이격된 복수개의 리드부(114, 116)가 소정의 간격을 두고 형성되어 있다. 그리고, 다이 패드(112)는 리드부(114, 116)에 대하여 하향 단차지게 형성된 구조를 갖는다.
리드부(114, 116)는 다이 패드(112)와 연결되는 연결 리드(114)와, 다이 패드(112)에 대하여 이격되어 배치되며, 칩 패드와 본딩 와이어로 전기적으로 연결되는 복수개의 접속 리드(116)를 갖는다.
리드 프레임의 다이 패드(112)의 두께는 리드부(114, 116)의 두께보다 2∼3배 정도 두껍게 형성된다. 다이 패드(112) 부분이 리드부(114, 116)에 비해 두께가 두꺼운 이유는, 반도체 칩의 구동에 따라 발생되는 열을 효과적으로 방출시키기 위해서이다. 본 실시예에서는 다이 패드(112)의 두께가 2.00mm이고, 리드부(114, 116)의 두께가 약 0.6mm 이다.
여기서, 다이 패드(112)는 실질적으로 반도체 칩이 부착되는 칩 실장 영역(115)과 그 외측의 영역(113)으로 구분될 수 있는데, 본 발명의 일 실시예에서는 외측의 영역(113)에 대하여 칩 실장 영역(115)을 상향 단차지게 형성하였다. 칩 실장 영역(115)을 상향 단차지게 형성한 이유는, 칩 실장 영역(115)에 부착될 반도체 칩과 접속 리드(116) 사이의 간격을 줄이기 위해서이다. 그리고, 칩 실장 영역(115)을 상향 단차지게 형성하는 방법으로는 스탬핑(Stamping) 방법이 바람직하다.
그리고, 리드 프레임(110)의 재질은 경제성, 전기 전도성 및 열 전도성이 우수한 구리(Cu)계 합금이 주로 채택되고 있다. 물론, 철(Fe)계 합금을 이용한 리드 프레임(110)을 제작하여도 무방하다. 그리고, 리드 프레임(110)은 스탬핑 방법 또는 에칭(Etching) 방법으로 제작된다.
도 6의 리드 프레임을 이용한 반도체 칩 패키지를 도 8 및 도 9를 참조하여 설명하면, 반도체 칩 패키지(200)는 다이 패드(112)의 칩 실장 영역(115)에 반도체 칩(120)의 하부면이 부착되며, 반도체 칩(120)의 칩 패드(124)에 각기 대응되는 접속 리드(116)는 본딩 와이어(134)에 의해 전기적으로 연결된다. 반도체 칩(120), 연결 리드(114)의 일부분과, 본딩 와이어(134)와 연결된 접속 리드(116)의 일부분이 에폭시 계열의 봉지 수지에 의해 내재·봉지되어 패키지 몸체(132)가 형성된다. 이때, 리드부(114, 116)의 일측이 패키지 몸체(132)에 대하여 외부에 노출된 구조를 갖는다. 본 발명에서는 다이 패드(112)가 패키지 몸체(132)에 봉지된 구조를 갖지만, 열 방출성을 향상시키기 위하여 칩 실장 영역(115)에 대한 외측 영역(113)의 하부면을 패키지 몸체(132)에 대하여 노출된 구조로 형성할 수 있다.
이와 같은 구조를 갖는 리드 프레임에 실장되는 반도체 칩(120)는 주로 파워 소자―트랜지스터, MOS FET―가 실장되나 경우에 따라서는 일반적인 반도체 칩이나 스마트 파워 아이씨 등도 실장된다.
그리고, 본 발명의 일 실시예에서는 다이 패드의 칩 실장 영역(115)을 상향 단차지게 형성하여 반도체 칩의 칩 패드(124)와 접속 리드(116) 사이의 간격을 안정적인 와이어 본딩성을 제공할 수 있는 간격의 제어가 가능하다. 즉, 와이어 본딩 공정에 사용되는 인식 장치의 인식의 오차의 범위 내에서 반도체 칩의 칩 패드(124)와 접속 리드(116) 사이의 간격 유지가 가능하다. 물론, 반도체 칩 패키지(200)의 규격화된 외형은 유지된다.
다음으로, 도 10 및 도 11을 참조하여 본 발명의 다른 실시예에 따른 리드 프레임을 설명하면, 본 발명의 다른 실시예에 따른 리드 프레임(210)은 다이 패드(212)와, 리드부(214, 216)를 가지며, 반도체 칩과 전기적으로 연결될 접속 리드(216)를 다이 패드(212) 상으로 연장되게 형성하여, 다이 패드(212)에 부착될 반도체 칩에 근접하게 접속 리드(216)의 끝부분(217; 이하, 리드 접속부라 한다)을 접속 리드의 다른 부분(219)에 대하여 하향 단차지게 형성하였다.
도 10의 리드 프레임을 이용한 반도체 칩 패키지를 도 12 및 도 13을 참조하여 설명하면, 본 발명의 다른 실시예에 따른 반도체 칩 패키지(300)는 다이 패드(212) 상부면에 반도체 칩(220)이 접착제(236)에 의해 부착되며, 반도체 칩의 칩 패드(224)는 다이 패드(212) 상에 위치하는 리드 접속부(217)와 본딩 와이어(234)에 의해 전기적으로 연결된 구조를 갖는다. 그리고, 반도체 칩(220), 다이 패드(212), 본딩 와이어(234)를 포함하는 리드부(214, 216)의 일 부분이 에폭시 계열의 봉지 수지에 의해 봉지되어 패키지 몸체(232)가 형성된다. 여기서, 본 발명의 다른 실시예에서는 다이 패드(212) 부분이 패키지 몸체(232)의 내부에 위치하는 구조를 갖지만 열 방출성을 향상시키기 위하여 패키지 몸체(232)의 하부면에 노출된 구조로도 형성할 수 있다.
그리고, 본 발명의 다른 실시예에서는 리드 접속부(217)를 하향 단차지게 형성하여 반도체 칩의 칩 패드(224)와 리드 접속부(217) 사이의 간격을 조정하여 안정적인 와이어 본딩성을 제공할 수 있다. 즉, 와이어 본딩 공정에 사용되는 인식 장치의 인식의 오차의 범위 내에서 반도체 칩의 칩 패드(224)와 리드 접속부(217) 사이의 간격 유지를 구현할 수 있다. 물론, 본 발명의 다른 실시예의 반도체 칩 패키지(300)에서도 규격화된 패키지 외형을 유지할 수 있다.
따라서, 본 발명의 구조를 따르면 다이 패드의 칩 실장 영역을 상향 단차지게 형성하거나, 리드 접속부를 다이 패드 상으로 연장한 상태에서 하향 단차지게 형성함으로써, 반도체 칩 패키지의 외형의 규격을 변화시키지 않으면서 실질적으로 반도체 칩과 리드 접속부 사이의 간격을 줄여 안정적인 와이어 본딩을 구현할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 리드 프레임을 나타내는 평면도,
도 2는 도 1의 2―2선 단면도,
도 3은 도 1의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 평면도,
도 4는 도 3의 4―4선 단면도,
도 5는 도 1의 리드 프레임을 이용한 반도체 칩 패키지의 제조 공정에서, 와이어 본딩 공정을 나타내는 단면도,
도 6은 본 발명의 일 실시예에 따른 리드 프레임에 있어서, 다이 패드가 상향 단차지게 형성된 상태를 나타내는 평면도,
도 7은 도 6의 7―7선 단면도,
도 8은 도 6의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 평면도,
도 9는 도 8의 9―9선 단면도,
도 10은 본 발명의 다른 실시예에 따른 리드 프레임에 있어서, 다이 패드 상으로 내부 리드가 연장되게 형성된 상태를 나타내는 평면도,
도 11은 도 10의 11―11선 단면도,
도 12는 도 10의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 평면도,
도 13은 도 12의 13―13선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
110, 210 : 리드 프레임 112, 212 : 다이 패드
114, 214 : 연결 리드 115 : 칩 실장 영역
116, 216 : 접속 리드 120, 210 : 반도체 칩
124, 224 : 칩 패드 132, 232 : 패키지 몸체
134, 234 : 본딩 와이어 136, 236 : 접착제
217 : 리드 접속부 200, 300 : 반도체 칩 패키지

Claims (2)

  1. 반도체 칩이 부착되는 칩 실장 영역을 갖는 다이 패드; 및
    상기 다이 패드와 연결된 연결 리드와, 상기 다이 패드에서 이격되어 상기 연결 리드가 연결된 방향으로 배열되며, 상기 칩 실장 영역에 부착될 반도체 칩과 전기적으로 연결될 접속 리드를 갖는 리드부;를 포함하는 리드 프레임에 있어서,
    상기 반도체 칩과 접속 리드 사이의 안정적인 와이어 본딩성을 제공하기 위하여 상기 다이 패드의 칩 실장 영역이 그 칩 실장 영역 외측에 위치하는 부분에 대하여 상향 단차지게 형성된 것을 특징으로 하는 리드 프레임.
  2. 일측에 복수개의 칩 패드가 형성된 반도체 칩과;
    상기 반도체 칩이 부착되는 칩 실장 영역을 갖는 다이 패드와;
    상기 다이 패드와 연결된 연결 리드와, 상기 다이 패드에서 이격되어 상기 연결 리드가 연결된 방향으로 배열되며, 상기 칩 실장 영역에 부착된 반도체 칩과 전기적으로 연결된 접속 리드를 갖는 리드부와;
    상기 반도체 칩의 칩 패드와 상기 접속 리드를 전기적으로 연결하는 본딩 와이어; 및
    상기 반도체 칩, 다이 패드, 본딩 와이어 및 리드부의 일부분을 봉지하여 형성된 패키지 몸체;를 포함하는 반도체 칩 패키지에 있어서,
    상기 반도체 칩과 접속 리드 사이의 안정적인 와이어 본딩성을 제공하기 위하여 상기 다이 패드의 칩 실장 영역이 그 칩 실장 영역 외측에 위치하는 부분에 대하여 상향 단차지게 형성된 것을 특징으로 하는 반도체 칩 패키지.
KR1019970039150A 1997-08-18 1997-08-18 리드프레임및그를이용한반도체칩패키지 KR100475339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039150A KR100475339B1 (ko) 1997-08-18 1997-08-18 리드프레임및그를이용한반도체칩패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039150A KR100475339B1 (ko) 1997-08-18 1997-08-18 리드프레임및그를이용한반도체칩패키지

Publications (2)

Publication Number Publication Date
KR19990016574A KR19990016574A (ko) 1999-03-15
KR100475339B1 true KR100475339B1 (ko) 2005-05-18

Family

ID=37302532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039150A KR100475339B1 (ko) 1997-08-18 1997-08-18 리드프레임및그를이용한반도체칩패키지

Country Status (1)

Country Link
KR (1) KR100475339B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
JPS6024080A (ja) * 1983-05-11 1985-02-06 Sharp Corp 高絶縁耐圧ホトカプラ
JPS62219953A (ja) * 1986-03-20 1987-09-28 Omron Tateisi Electronics Co リ−ドフレ−ム
JPH07335914A (ja) * 1994-06-10 1995-12-22 Sony Corp 光学装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
JPS6024080A (ja) * 1983-05-11 1985-02-06 Sharp Corp 高絶縁耐圧ホトカプラ
JPS62219953A (ja) * 1986-03-20 1987-09-28 Omron Tateisi Electronics Co リ−ドフレ−ム
JPH07335914A (ja) * 1994-06-10 1995-12-22 Sony Corp 光学装置

Also Published As

Publication number Publication date
KR19990016574A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
KR940007757Y1 (ko) 반도체 패키지
US6437429B1 (en) Semiconductor package with metal pads
US6764880B2 (en) Semiconductor package and fabricating method thereof
US7208818B2 (en) Power semiconductor package
US7410834B2 (en) Method of manufacturing a semiconductor device
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
US20110244633A1 (en) Package assembly for semiconductor devices
US20080036056A1 (en) Flip chip in leaded molded package and method of manufacture thereof
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US9196577B2 (en) Semiconductor packaging arrangement
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
CN114628350A (zh) 具有可调整夹具的引线框架封装
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
KR100475339B1 (ko) 리드프레임및그를이용한반도체칩패키지
JPH11176856A (ja) 半導体装置の製造方法
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
JPH0732216B2 (ja) 半導体装置
US12033926B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip and corresponding semiconductor device
JP2005311099A (ja) 半導体装置及びその製造方法
US12021019B2 (en) Semiconductor device package with thermal pad

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee