JP4809984B2 - フルモールド型半導体装置 - Google Patents
フルモールド型半導体装置 Download PDFInfo
- Publication number
- JP4809984B2 JP4809984B2 JP2001053251A JP2001053251A JP4809984B2 JP 4809984 B2 JP4809984 B2 JP 4809984B2 JP 2001053251 A JP2001053251 A JP 2001053251A JP 2001053251 A JP2001053251 A JP 2001053251A JP 4809984 B2 JP4809984 B2 JP 4809984B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- electrode side
- lead terminal
- mold type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フルモールド型半導体装置及びそれに使用するリードフレームに関し、特に２つのプレーナ型半導体素子のカソード側を第二リード端子の拡幅部に搭載・固着させ、直列接続したフルモールド型半導体装置及びその直列接続に好適なリードフレームに関するものである。
【０００２】
【従来の技術】
全波整流ブリッジ回路を構成する場合に、２つの半導体素子を並列接続しツインスタックとして樹脂封止した半導体装置が使用されている。
図４はこの種の半導体装置の樹脂封止部を取り除いたリードフレームの状態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
図において、リードフレーム１は、対向する対称形状の拡幅部２Ａ，３Ａを有し、この拡幅部２Ａ，３Ａからカソード側となる第二リード端子２Ｂ，３Ｂが延在し、連結部４に結合している。
上記の拡幅部２Ａ，３Ａ上には、ダイオード等の半導体素子５Ａ，５Ｂが搭載・固着されているが、この半導体素子５Ａ，５Ｂの構造が図５（ａ）に示すようなプレーナ型の場合がある。
【０００３】
上記のプレーナ型構造の半導体素子５Ａ，５Ｂの場合、通常は下面側を他の導電性放熱板等に半田付けして使用するため、その下面側がカソード電極７、上面側がアノード電極６となっている。この半導体素子５Ａ，５Ｂを使用して図４（ｂ）の等価回路図に示したような回路構成の半導体装置を製作する場合、半導体素子５Ａ，５Ｂのカソード電極側を下面として拡幅部２Ａ，３Ａに半田付けした後、上面のアノード電極と、リードフレーム１の中央位置に配置したアノード側となる第一リード端子９とを内部リード線８にて結線する。
その後、所定の位置を樹脂封止し、リードフレーム１の連結部４から切り離して目的とするフルモールド型半導体装置を完成させている。
【０００４】
【発明が解決しようとする課題】
上記のような構造の半導体装置は、例えば全波整流ブリッジ回路の交流入力側の用途として使用されるものであるが、製造コスト削減等の見地から上記リーフレームを利用して他の用途に使用する２つの半導体素子を直列接続した半導体装置を製作したい場合がある。
【０００５】
かかる場合、図４（ａ）において、例えば左側の半導体素子５Ａのアノード電極側を下にし、右側の半導体素子５Ｂのカソード電極側を下にして同図（ｃ）に示すような等価回路図のような結線をすれば、目的とする直列接続の半導体装置が得られる。
しかしながら、前記のようにプレーナ構造のものでは下側がカソード電極側に制限されるため、左側の半導体素子５Ａとして使用することができない。
【０００６】
上記の場合、アノード電極側を下側とすることができる図５（ｂ）に示したような構造のメサ型逆極性構造の半導体素子５Ａ，５Ｂを使用することも考えられる。
しかし、その場合には左右の半導体素子５Ａ，５Ｂの構造が異なるため、その特性を揃えるのが困難であり、目的とする設計通りの半導体装置が得られ難い。
【０００７】
【発明の目的】
本発明は上記のような課題を解決するためになされたもので、２つともプレーナ構造の半導体素子を使用して直列接続回路を形成し、かつ、従来の並列接続回路用として使用していたリードフレームを利用して安価に製作できるようにしたフルモールド型半導体装置及びそれに使用する改良型のリードフレームを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
第１の発明は、リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、一方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該一方の半導体素子が固着された一方の第二リード端子の拡幅部と他方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置としたものである。
【０００９】
第２の発明は、リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、他方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該他方の半導体素子が固着された他方の第二リード端子の拡幅部と一方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置としたものである。
【００１２】
【作用】
本発明のフルモールド型半導体装置は、図１において、中央位置に配置した第一リード端子９から入力された電流は、内部リード線８→半導体素子５Ａのアノード電極側→カソード電極側→第二リード２Ｂの拡幅部２Ａ→内部リード８→半導体素子５Ｂのアノード電極側→カソード電極側→第二リード３Ｂの経路で流れ、ダイオードを２個使用した右回りの直列接続回路が構成される。
【００１３】
本発明の他のフルモールド型半導体装置は、図２において、中央位置に配置した第一リード端子９から入力された電流は、内部リード線８→半導体素子５Ｂのアノード電極側→カソード電極側→第二リード３Ｂの拡幅部３Ａ→内部リード８→半導体素子５Ａのアノード電極側→カソード電極側→第二リード２Ｂの経路で流れ、ダイオードを２個使用した左回りの直列接続回路が構成される。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態を、図を参照して説明する。
図１は本発明の第１の実施の形態を示し、（ａ）は樹脂封止部を除いた状態の平面図、（ｂ）は等価回路図である。
なお、従来例を示す図４と同一部分には同一符号が付してある。
この実施の形態ではプレーナ型半導体素子５Ａ，５Ｂを２個使用し、従来と同様にカソード電極側をリードフレーム１の拡幅部２Ａ，３Ａ上に搭載・固着させる。
そして、図示左側の半導体素子５Ａの上面、アノード電極側と第一リード端子９とをボンディングワイヤ等の内部リード線８で結線する。また、拡幅部２Ａの適当な位置と拡幅部３Ａ上の図示右側の半導体素子５Ｂのアノード電極側とを内部リード線８により結線する。これにより図１（ｂ）に示したダイオードを２個使用した右回りの直列接続回路が構成される。
【００１７】
次に、図２は本発明の他の実施の形態を示すもので、（ａ）は樹脂封止部を除いた状態の平面図、（ｂ）は等価回路図である。
この実施の形態では、図示右側の半導体素子５Ｂのアノード電極側と中央位置の第一リード端子９とを内部リード線８で結線すると共に、拡幅部３Ａの適当な位置と、第二リード端子２Ｂ上の半導体素子５Ａのアノード電極側とを内部リード線８により結線したものである。
これにより（ｂ）に示したようなダイオードを２個使用した左回りの直列接続回路が実現できる。
その後の工程は、従来と同様にリードフレーム１の所定の部分を樹脂封止した後、連結部４を切り離せば目的とするフルモールド型半導体装置が得られる。
【００１８】
上記いずれの実施の形態によっても従来と同一の形状のリードフレームを利用し、かつ、プレーナ型の半導体素子を２個使用して直列接続回路を構成したフルモールド型半導体装置が簡易迅速に、また、安価に製作できる利点がある。
【００１９】
次に、上記リードフレームの改良型及びそれを使用したフルモールド型半導体装置について説明する。
すなわち、図２に示したフルモールド型半導体装置では、従来のリードフレームをそのまま利用できる利点があるが、次のような解決すべき課題が残存している。
（１）主電流が、中央に配置された第一リード端子９から第二リード端子２Ｂへと電流が流れるので、図示右側の第二リード端子３Ｂが機能せず空いてしまうこと。
（２）従来例を示す図４の電流経路に較べ、電流経路が若干長くなること。
（３）電流バランス的に左右対称形状とならずＬ分の相殺が期待できないこと。
【００２０】
上記の事情に鑑みて考案された改良型のリードフレーム及びそれを使用したフルモールド型半導体装置を図３に示す。
（ａ）は、斜線の部分に樹脂封止部を形成した状態の平面図、（ｂ）は、フルモールド型半導体装置の等価回路図である。
この実施の形態では、２つの半導体素子５Ａ，５Ｂのカソード電極側がそれぞれ搭載・固着される一対の拡幅部２Ａ，９Ａと、該拡幅部２Ａ，９Ａからそれぞれ延在する第二リード端子２Ｂ，９Ｂと、拡幅部を有さない第一リード端子３Ｃとを備え、前記の第一リード端子３Ｃを左右いずれかの側（図示では右側）に配置し、また、一対の前記第二リード端子２Ｂ，９Ｂのうち、いずれか一方の第二リード端子９Ｂ又は第二リード端子２Ｂが中央位置になるように連結部４に各リード端子２Ｂ，９Ｂ，３Ｃが連結されるようにしたものである。
【００２１】
次に、上記のリードフレーム１１を使用してフルモールド型半導体装置を製作した場合の実施の形態を同じく図３を用いて説明する。
この実施の形態では、図３（ａ）における図示右側半導体素子５Ｂのアノード電極側と、図示右側位置に配置した第一リード端子３Ｃとを内部リード線８で結線すると共に、拡幅部９Ａの適当な位置と、第二リード端子２Ｂ上の半導体素子５Ａのアノード電極側とを内部リード線８により結線したものである。
【００２２】
これにより図３（ｂ）に示したように、ダイオードを２個使用した左回りの直列接続回路が実現できる。特に、この場合、第一リード端子３Ｃが空くことがなく、電流経路が相対的に短くなり、また、電流バランス的に略左右対称形状となりＬ分の相殺が期待できる。
【００２３】
なお、上記いずれの実施の形態においても半導体素子５Ａ，５Ｂがプレーナ型構造である場合について説明したが、２つの極性を同一極性に揃えれば良いので、本発明の思想は、２つのメサ型逆極性構造の半導体素子を使用したものにも容易に適用することこともできる。
【００２４】
【発明の効果】
以上のように本発明のフルモールド型半導体装置は、２個のプレーナ構造の半導体素子を使用して直列接続回路を形成し、かつ、従来の全波整流ブリッジ回路用のリードフレームを利用して構成するようにしたので、簡易迅速かつ安価に製作できるなどの効果がある。また、コストダウンにも寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図２】本発明の第２の実施の形態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図３】本発明のフルモールド型半導体装置に使用する改良型リードフレーム及びそれを使用したフルモールド型半導体装置を説明するための図であって、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図４】従来のフルモールド型半導体装置の樹脂封止部を取り除いた状態を示し、（ａ）はその平面図、（ｂ）はその等価回路図、（ｃ）は直列接続の等価回路図である。
【図５】（ａ）はプレーナ型半導体素子の構造図、（ｂ）はメサ型半導体素子の構造図である。
【符号の説明】
１ リードフレーム
２Ａ，３Ａ 拡幅部
２Ｂ，３Ｂ 第二リード端子
３Ｃ 第一リード端子
４ 連結部
５，５Ａ，５Ｂ 半導体素子
６ アノード電極
７ カソード電極
８ 内部リード線
９ 第一リード端子
９Ａ 拡幅部
９Ｂ 第二リード端子
１０ 樹脂封止部
１１ 改良型リードフレーム
【発明の属する技術分野】
本発明は、フルモールド型半導体装置及びそれに使用するリードフレームに関し、特に２つのプレーナ型半導体素子のカソード側を第二リード端子の拡幅部に搭載・固着させ、直列接続したフルモールド型半導体装置及びその直列接続に好適なリードフレームに関するものである。
【０００２】
【従来の技術】
全波整流ブリッジ回路を構成する場合に、２つの半導体素子を並列接続しツインスタックとして樹脂封止した半導体装置が使用されている。
図４はこの種の半導体装置の樹脂封止部を取り除いたリードフレームの状態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
図において、リードフレーム１は、対向する対称形状の拡幅部２Ａ，３Ａを有し、この拡幅部２Ａ，３Ａからカソード側となる第二リード端子２Ｂ，３Ｂが延在し、連結部４に結合している。
上記の拡幅部２Ａ，３Ａ上には、ダイオード等の半導体素子５Ａ，５Ｂが搭載・固着されているが、この半導体素子５Ａ，５Ｂの構造が図５（ａ）に示すようなプレーナ型の場合がある。
【０００３】
上記のプレーナ型構造の半導体素子５Ａ，５Ｂの場合、通常は下面側を他の導電性放熱板等に半田付けして使用するため、その下面側がカソード電極７、上面側がアノード電極６となっている。この半導体素子５Ａ，５Ｂを使用して図４（ｂ）の等価回路図に示したような回路構成の半導体装置を製作する場合、半導体素子５Ａ，５Ｂのカソード電極側を下面として拡幅部２Ａ，３Ａに半田付けした後、上面のアノード電極と、リードフレーム１の中央位置に配置したアノード側となる第一リード端子９とを内部リード線８にて結線する。
その後、所定の位置を樹脂封止し、リードフレーム１の連結部４から切り離して目的とするフルモールド型半導体装置を完成させている。
【０００４】
【発明が解決しようとする課題】
上記のような構造の半導体装置は、例えば全波整流ブリッジ回路の交流入力側の用途として使用されるものであるが、製造コスト削減等の見地から上記リーフレームを利用して他の用途に使用する２つの半導体素子を直列接続した半導体装置を製作したい場合がある。
【０００５】
かかる場合、図４（ａ）において、例えば左側の半導体素子５Ａのアノード電極側を下にし、右側の半導体素子５Ｂのカソード電極側を下にして同図（ｃ）に示すような等価回路図のような結線をすれば、目的とする直列接続の半導体装置が得られる。
しかしながら、前記のようにプレーナ構造のものでは下側がカソード電極側に制限されるため、左側の半導体素子５Ａとして使用することができない。
【０００６】
上記の場合、アノード電極側を下側とすることができる図５（ｂ）に示したような構造のメサ型逆極性構造の半導体素子５Ａ，５Ｂを使用することも考えられる。
しかし、その場合には左右の半導体素子５Ａ，５Ｂの構造が異なるため、その特性を揃えるのが困難であり、目的とする設計通りの半導体装置が得られ難い。
【０００７】
【発明の目的】
本発明は上記のような課題を解決するためになされたもので、２つともプレーナ構造の半導体素子を使用して直列接続回路を形成し、かつ、従来の並列接続回路用として使用していたリードフレームを利用して安価に製作できるようにしたフルモールド型半導体装置及びそれに使用する改良型のリードフレームを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
第１の発明は、リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、一方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該一方の半導体素子が固着された一方の第二リード端子の拡幅部と他方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置としたものである。
【０００９】
第２の発明は、リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、他方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該他方の半導体素子が固着された他方の第二リード端子の拡幅部と一方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置としたものである。
【００１２】
【作用】
本発明のフルモールド型半導体装置は、図１において、中央位置に配置した第一リード端子９から入力された電流は、内部リード線８→半導体素子５Ａのアノード電極側→カソード電極側→第二リード２Ｂの拡幅部２Ａ→内部リード８→半導体素子５Ｂのアノード電極側→カソード電極側→第二リード３Ｂの経路で流れ、ダイオードを２個使用した右回りの直列接続回路が構成される。
【００１３】
本発明の他のフルモールド型半導体装置は、図２において、中央位置に配置した第一リード端子９から入力された電流は、内部リード線８→半導体素子５Ｂのアノード電極側→カソード電極側→第二リード３Ｂの拡幅部３Ａ→内部リード８→半導体素子５Ａのアノード電極側→カソード電極側→第二リード２Ｂの経路で流れ、ダイオードを２個使用した左回りの直列接続回路が構成される。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態を、図を参照して説明する。
図１は本発明の第１の実施の形態を示し、（ａ）は樹脂封止部を除いた状態の平面図、（ｂ）は等価回路図である。
なお、従来例を示す図４と同一部分には同一符号が付してある。
この実施の形態ではプレーナ型半導体素子５Ａ，５Ｂを２個使用し、従来と同様にカソード電極側をリードフレーム１の拡幅部２Ａ，３Ａ上に搭載・固着させる。
そして、図示左側の半導体素子５Ａの上面、アノード電極側と第一リード端子９とをボンディングワイヤ等の内部リード線８で結線する。また、拡幅部２Ａの適当な位置と拡幅部３Ａ上の図示右側の半導体素子５Ｂのアノード電極側とを内部リード線８により結線する。これにより図１（ｂ）に示したダイオードを２個使用した右回りの直列接続回路が構成される。
【００１７】
次に、図２は本発明の他の実施の形態を示すもので、（ａ）は樹脂封止部を除いた状態の平面図、（ｂ）は等価回路図である。
この実施の形態では、図示右側の半導体素子５Ｂのアノード電極側と中央位置の第一リード端子９とを内部リード線８で結線すると共に、拡幅部３Ａの適当な位置と、第二リード端子２Ｂ上の半導体素子５Ａのアノード電極側とを内部リード線８により結線したものである。
これにより（ｂ）に示したようなダイオードを２個使用した左回りの直列接続回路が実現できる。
その後の工程は、従来と同様にリードフレーム１の所定の部分を樹脂封止した後、連結部４を切り離せば目的とするフルモールド型半導体装置が得られる。
【００１８】
上記いずれの実施の形態によっても従来と同一の形状のリードフレームを利用し、かつ、プレーナ型の半導体素子を２個使用して直列接続回路を構成したフルモールド型半導体装置が簡易迅速に、また、安価に製作できる利点がある。
【００１９】
次に、上記リードフレームの改良型及びそれを使用したフルモールド型半導体装置について説明する。
すなわち、図２に示したフルモールド型半導体装置では、従来のリードフレームをそのまま利用できる利点があるが、次のような解決すべき課題が残存している。
（１）主電流が、中央に配置された第一リード端子９から第二リード端子２Ｂへと電流が流れるので、図示右側の第二リード端子３Ｂが機能せず空いてしまうこと。
（２）従来例を示す図４の電流経路に較べ、電流経路が若干長くなること。
（３）電流バランス的に左右対称形状とならずＬ分の相殺が期待できないこと。
【００２０】
上記の事情に鑑みて考案された改良型のリードフレーム及びそれを使用したフルモールド型半導体装置を図３に示す。
（ａ）は、斜線の部分に樹脂封止部を形成した状態の平面図、（ｂ）は、フルモールド型半導体装置の等価回路図である。
この実施の形態では、２つの半導体素子５Ａ，５Ｂのカソード電極側がそれぞれ搭載・固着される一対の拡幅部２Ａ，９Ａと、該拡幅部２Ａ，９Ａからそれぞれ延在する第二リード端子２Ｂ，９Ｂと、拡幅部を有さない第一リード端子３Ｃとを備え、前記の第一リード端子３Ｃを左右いずれかの側（図示では右側）に配置し、また、一対の前記第二リード端子２Ｂ，９Ｂのうち、いずれか一方の第二リード端子９Ｂ又は第二リード端子２Ｂが中央位置になるように連結部４に各リード端子２Ｂ，９Ｂ，３Ｃが連結されるようにしたものである。
【００２１】
次に、上記のリードフレーム１１を使用してフルモールド型半導体装置を製作した場合の実施の形態を同じく図３を用いて説明する。
この実施の形態では、図３（ａ）における図示右側半導体素子５Ｂのアノード電極側と、図示右側位置に配置した第一リード端子３Ｃとを内部リード線８で結線すると共に、拡幅部９Ａの適当な位置と、第二リード端子２Ｂ上の半導体素子５Ａのアノード電極側とを内部リード線８により結線したものである。
【００２２】
これにより図３（ｂ）に示したように、ダイオードを２個使用した左回りの直列接続回路が実現できる。特に、この場合、第一リード端子３Ｃが空くことがなく、電流経路が相対的に短くなり、また、電流バランス的に略左右対称形状となりＬ分の相殺が期待できる。
【００２３】
なお、上記いずれの実施の形態においても半導体素子５Ａ，５Ｂがプレーナ型構造である場合について説明したが、２つの極性を同一極性に揃えれば良いので、本発明の思想は、２つのメサ型逆極性構造の半導体素子を使用したものにも容易に適用することこともできる。
【００２４】
【発明の効果】
以上のように本発明のフルモールド型半導体装置は、２個のプレーナ構造の半導体素子を使用して直列接続回路を形成し、かつ、従来の全波整流ブリッジ回路用のリードフレームを利用して構成するようにしたので、簡易迅速かつ安価に製作できるなどの効果がある。また、コストダウンにも寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図２】本発明の第２の実施の形態を示し、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図３】本発明のフルモールド型半導体装置に使用する改良型リードフレーム及びそれを使用したフルモールド型半導体装置を説明するための図であって、（ａ）はその平面図、（ｂ）はその等価回路図である。
【図４】従来のフルモールド型半導体装置の樹脂封止部を取り除いた状態を示し、（ａ）はその平面図、（ｂ）はその等価回路図、（ｃ）は直列接続の等価回路図である。
【図５】（ａ）はプレーナ型半導体素子の構造図、（ｂ）はメサ型半導体素子の構造図である。
【符号の説明】
１ リードフレーム
２Ａ，３Ａ 拡幅部
２Ｂ，３Ｂ 第二リード端子
３Ｃ 第一リード端子
４ 連結部
５，５Ａ，５Ｂ 半導体素子
６ アノード電極
７ カソード電極
８ 内部リード線
９ 第一リード端子
９Ａ 拡幅部
９Ｂ 第二リード端子
１０ 樹脂封止部
１１ 改良型リードフレーム
Claims (2)
- リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、一方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該一方の半導体素子が固着された一方の第二リード端子の拡幅部と他方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置。 - リードフレームが、第一リード端子と、該第一リード端子を間にして対向するよう配設された対称形状をしていて拡幅部が形成された一対の第二リード端子とにより構成されており、互いに異なる極性の第一及び第二電極を有する２つの半導体素子の第二電極側が、前記一対の第二リード端子の拡幅部にそれぞれ搭載・固着され、該２つの半導体素子の第一電極側と前記第一リード端子とを接続したときは並列接続回路を構成するようにしたフルモールド型半導体装置であって、
前記半導体素子のうち、他方の半導体素子の第一電極側と前記第一リード端子とを内部リード線で接続し、該他方の半導体素子が固着された他方の第二リード端子の拡幅部と一方の半導体素子の第一電極側とを内部リード線で接続し、前記半導体素子が直列接続され、前記第一リード端子及び一対の前記第二リード端子の一部のみを外部に露出するように樹脂封止したことを特徴とするフルモールド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053251A JP4809984B2 (ja) | 2001-02-28 | 2001-02-28 | フルモールド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053251A JP4809984B2 (ja) | 2001-02-28 | 2001-02-28 | フルモールド型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261230A JP2002261230A (ja) | 2002-09-13 |
| JP4809984B2 true JP4809984B2 (ja) | 2011-11-09 |
Family
ID=18913742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053251A Expired - Lifetime JP4809984B2 (ja) | 2001-02-28 | 2001-02-28 | フルモールド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4809984B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4562097B2 (ja) * | 2007-05-11 | 2010-10-13 | 日本インター株式会社 | 半導体装置の製造方法 |
| JP6006628B2 (ja) * | 2012-12-11 | 2016-10-12 | 株式会社 日立パワーデバイス | パワー半導体装置、整流装置および電源装置 |
| CN103633054B (zh) * | 2013-04-19 | 2016-12-28 | 汕头华汕电子器件有限公司 | 一种正向串联的二极管框架结构 |
| CN106298725A (zh) * | 2016-09-23 | 2017-01-04 | 陈文彬 | 串联二极管的封装结构 |
| CN107946276A (zh) * | 2017-12-25 | 2018-04-20 | 深圳市矽莱克半导体有限公司 | 导电框架及功率半导体串联结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173342A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 電子部品 |
| JP2807494B2 (ja) * | 1989-07-26 | 1998-10-08 | 株式会社日立製作所 | 半導体装置 |
| JPH03117849U (ja) * | 1990-03-15 | 1991-12-05 | ||
| JP2580905Y2 (ja) * | 1993-05-19 | 1998-09-17 | 日本インター株式会社 | 半導体装置 |
-
2001
- 2001-02-28 JP JP2001053251A patent/JP4809984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002261230A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975925B2 (ja) | プレーナ型ハイブリッドダイオード整流器ブリッジ | |
| US7449370B2 (en) | Production process for manufacturing such semiconductor package | |
| JP4454916B2 (ja) | 固体電解コンデンサ | |
| JP2003518733A5 (ja) | ||
| JP3447443B2 (ja) | 安全ヒューズ付き面実装型固体電解コンデンサの構造 | |
| WO2007007445A1 (ja) | 半導体装置及びその製法 | |
| JP4809984B2 (ja) | フルモールド型半導体装置 | |
| JPH07230934A (ja) | 電子部品及びその基板実装構造 | |
| CN110416200B (zh) | 一种功率模块封装结构及制作方法 | |
| WO2007010646A1 (ja) | 半導体装置 | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPS60101958A (ja) | ダイオ−ド装置の製造方法 | |
| JP6796666B2 (ja) | 半導体装置 | |
| JP3730469B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4329187B2 (ja) | 半導体素子 | |
| JP2021077817A (ja) | 半導体装置 | |
| JPH06325988A (ja) | パッケージ型固体電解コンデンサー | |
| JP4047572B2 (ja) | 電力用半導体装置 | |
| CN216958015U (zh) | 导电连接片及芯片封装结构 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| CN213521819U (zh) | 谐振器及其贴片封装转换模板 | |
| JPH0969636A (ja) | 複合ダイオードチップ及びブリッジ整流器 | |
| JPS6138193Y2 (ja) | ||
| JP6475660B2 (ja) | パワー半導体装置 | |
| JPH07254659A (ja) | 並列サブエレメント形半導体装置のパッケージ及びパッケージング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4809984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |