JP6006628B2 - パワー半導体装置、整流装置および電源装置 - Google Patents

パワー半導体装置、整流装置および電源装置 Download PDF

Info

Publication number
JP6006628B2
JP6006628B2 JP2012270550A JP2012270550A JP6006628B2 JP 6006628 B2 JP6006628 B2 JP 6006628B2 JP 2012270550 A JP2012270550 A JP 2012270550A JP 2012270550 A JP2012270550 A JP 2012270550A JP 6006628 B2 JP6006628 B2 JP 6006628B2
Authority
JP
Japan
Prior art keywords
main surface
semiconductor chip
type
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012270550A
Other languages
English (en)
Other versions
JP2014116511A (ja
Inventor
智弘 恩田
智弘 恩田
耕一 石川
耕一 石川
翼 武田
翼 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2012270550A priority Critical patent/JP6006628B2/ja
Priority to TW102143643A priority patent/TWI528567B/zh
Priority to PCT/JP2013/083109 priority patent/WO2014092089A1/ja
Publication of JP2014116511A publication Critical patent/JP2014116511A/ja
Application granted granted Critical
Publication of JP6006628B2 publication Critical patent/JP6006628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Rectifiers (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーエレクトロニクス分野で用いられるパワー半導体装置、ならびに、そのパワー半導体装置を用いた整流装置および電源装置に関する。
乗用車などの車両に搭載されているオルタネータは、エンジンの力で回転させた発電機で発電した交流電流を、パワー半導体装置（整流ダイオードなど）を用いた整流装置（交流−直流変換装置）により直流電流に変換する。このような車両用のパワー半導体装置に対しては、近年のカーエレクトロニクスの発展やアイドリングストップ車の普及に伴い、大電流化、高耐熱化、高信頼化などの要求が強まってきている。
車両用のパワー半導体装置は、過酷な温度環境下で長時間用いられ、しかも、高温環境と低温（常温）環境が繰り返されることから、その環境下で受ける熱ストレスや熱疲労が素子寿命に及ぼす影響が大きな問題となっている。とくに、電子部材同士の接合層（はんだ接合層など）の熱疲労寿命や半導体チップを絶縁保護する絶縁保護膜の剥離寿命を向上させることが現実の具体的な課題となっている。
一般に、整流ダイオードなどのパワー半導体装置は、整流機能を有する半導体チップがベース電極とリード電極との間に挟まれて保持される構造をしており、半導体チップとそれぞれの電極は、ハンダなどの接合材で接合される。特許文献１には、線膨張係数が各電極の線膨張係数と半導体チップの線膨張係数の中間の値を有するような熱緩和体を介して、半導体チップとそれぞれの電極とを接合材で接合することにより、接合層の熱疲労寿命を向上させる技術が開示されている。
また、特許文献２には、メサ型の半導体チップがベース電極とリード電極とに挟まれ、ハンダなどの接合材を介してそれぞれの電極に接合された構造を有するパワー半導体装置において、その半導体チップを封止する封止樹脂として、線膨張係数がベース電極の線膨張係数をその中間に含む特定の範囲の値を有する封止樹脂を使用した場合には、当該パワー半導体装置の熱疲労寿命が向上することが示されている。
特開２００８−０４２０８４号公報 特開２０１０−１９９３６９号公報
特許文献２には、パワー半導体装置の熱疲労寿命試験で寿命が短かった被試験体について外観を検査すると、多くの場合、封止樹脂に剥離や亀裂が観察されることが示されている。一般に、封止樹脂に剥離や亀裂が生じた場合、そこから水分や不純物原子が侵入し、ハンダなどの接合層を剥離させたり、半導体チップ内のｐｎ接合部を短絡させたりすることが考えられる。とくに、特許文献２の例の場合、半導体チップとしてメサ型が用いられているため、半導体チップの端部側面にｐｎ接合部が露出しているので、その部分に水分やハンダの金属原子が侵入すると、ｐｎ接合部に絶縁破壊が生じる。
そこで、一般には、また、特許文献２にも記載されているように、半導体チップの端部側面と封止樹脂との間には、絶縁保護膜がさらに形成されている。その場合には、封止樹脂の剥離や亀裂が生じても、半導体チップのｐｎ接合部は、絶縁保護膜で保護されるので、パワー半導体装置としての機能が直ちに失われることはない。しかしながら、その後、絶縁保護膜にも剥離が生じた場合には、ｐｎ接合部の絶縁破壊に到り、パワー半導体装置としての機能も失われる。従来は、このような絶縁保護膜の剥離と熱疲労寿命との関係については、十分には考慮されていなかった。
以上の従来技術の現状に鑑み、本発明の目的は、熱疲労寿命を向上させることが可能なパワー半導体装置、ならびに、そのパワー半導体装置を用いた整流装置および直流電源装置を提供することにある。
本発明に係るパワー半導体装置は、第１導電型の半導体層からなる半導体基板の第１の主面に第２導電型の不純物拡散層が形成されたメサ型の半導体チップと、上部に平坦な保持面を有し、前記第１の主面を下に向けた前記半導体チップを前記保持面上に保持するとともに、前記第１の主面に形成された前記第２導電型の不純物拡散層が導電性の接合材を介して前記保持面に接合されるベース電極体と、前記第１の主面の反対側の主面である第２の主面を構成する前記第１導電型の半導体層に、導電性の接合材を介して接合されるリード電極体と、前記ベース電極体と前記リード電極体との間に挟まれた前記半導体チップを封止する封止樹脂体と、を備え、前記半導体チップ内の前記第１導電型の半導体層と前記第２導電型の不純物拡散層との境界に形成されるｐｎ接合部は、前記第２の主面よりも前記第１の主面に近い位置に形成されており、前記半導体チップの周縁部と前記封止樹脂体との間には、前記半導体チップの周縁部の側面に沿って前記第２の主面側で薄く、前記第１の主面側に近付くほど厚く絶縁保護膜が形成されていることを特徴とする。
また、本発明に係る整流装置は、上位電位側ダイオード素子および下位電位側ダイオード素子の直列接続回路が複数個組み合わされてなるダイオードブリッジ回路含んで構成され、前記上位電位側ダイオード素子として、ｐ基板型正極素子を用い、前記下位電位側ダイオード素子として、ｎ基板型負極素子を用いてなることを特徴とする。
ここで、ｐ基板型正極素子とは、前記パワー半導体装置において、前記第１導電型の半導体層がｐ型半導体層で、前記第２導電型の不純物拡散層がｎ型不純物拡散層であるものをいい、ｎ基板型負極素子とは、前記パワー半導体装置において、前記第１導電型の半導体層がｎ型半導体層で、前記第２導電型の不純物拡散層がｐ型不純物拡散層であるものをいう。
また、本発明に係る電源装置は、回転発電機と、前記の整流装置と、を含んでなることを特徴とする。
本発明によれば、熱疲労寿命が向上したパワー半導体装置、ならびに、そのパワー半導体装置を用いた整流装置および直流電源装置を提供することができる。
本発明の実施形態に係るパワー半導体装置の構造の例を示した図である。 半導体チップにおける半導体基板の導電型および不純物拡散層の配置の相違に基づくパワー半導体装置の分類の例を示した図であり、（ａ）は、ｐ基板型正極素子の例、（ｂ）は、ｐ基板型負極素子の例である。 半導体チップにおける半導体基板の導電型および不純物拡散層の配置の相違に基づくパワー半導体装置の分類の例を示した図であり、（ｃ）は、ｎ基板型正極素子の例、（ｄ）は、ｎ基板型負極素子の例である。 本実施形態で使用するパワー半導体装置に用いる半導体チップおよびその周縁部の構造の例を示した図である。 半導体チップ端部側面に形成される絶縁保護膜の厚みと剪断応力または熱疲労寿命との関係を説明するための図である。 半導体チップ内における上端部からの厚み方向位置と、その厚み方向位置における絶縁保護膜に生じる剪断応力および熱疲労寿命の関係を示した図である。 絶縁保護膜の最小膜厚とシリコン−絶縁保護膜間の剪断接着強度またはパワー半導体装置の熱疲労寿命との関係を示した図である。 回転発電機で発電する交流電流を整流装置で直流変換して供給する電源装置の構成の例を示した図である。 プレーナ型の半導体チップを用いて構成したパワー半導体装置の構造の例を模式的に示した図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るパワー半導体装置１００の構造の例を模式的に示した図である。ここで、図１に示した中心線より左半分の図は、パワー半導体装置１００の外観の正面図を示した図であり、右半分の図は、パワー半導体装置１００の断面構造を模式的に示した図である。
図１に示すように、本実施形態に係るパワー半導体装置１００は、整流機能を有する半導体チップ１０が、銅などの良導体からなるリード電極体２０およびベース電極体３０のそれぞれに挟まれ、ハンダなどの接合材４０，４１を介して接合されて構成される。ここで、半導体チップ１０は、メサ型の整流ダイオードであるとする。
ベース電極体３０は、パワー半導体装置１００の基礎構造体であり、その上面部には、半導体チップ１０を搭載する台座部３１と、その台座部３１を取り囲む溝部３２が形成されている。台座部３１の上面は平坦面であり、その平坦面には接合材４１を介して半導体チップ１０の一方の主面が接合される。さらに、半導体チップ１０の他方の主面には、接合材４０を介してリード電極体２０が接合される。
また、封止樹脂体６０は、エポキシ系樹脂などによって形成され、ベース電極体３０とリード電極体２０とに挟まれた半導体チップ１０を封止するとともに、リード電極体２０をベース電極体３０に固定する役割を果たす。すなわち、ベース電極体３０の溝部３２の台座部３１側の側壁は、台座部３１がオーバハングするように形成されており、エポキシ系樹脂は、溝部３２にも流し込まれた後に硬化されるので、封止樹脂体６０は、ベース電極体３０から抜けない構造となる。
また、封止樹脂体６０が形成される前には、半導体チップ１０の周縁端部および接合材４０，４１と封止樹脂体６０との間には、ポリイミド系樹脂などからなる比較的軟らかい薄膜状の絶縁保護膜５０が形成される。絶縁保護膜５０は、メサ型の半導体チップ１０の端部側面に露出するｐｎ接合部を水分や不純物原子の浸入から防止するとともに、半導体チップ１０と封止樹脂体６０との間に生じる熱応力を緩和する役割を果たす。
図２および図３は、半導体チップ１０（１０ａ）における半導体基板の導電型および不純物拡散層の配置の相違に基づくパワー半導体装置１００の分類の例を示した図であり、（ａ）は、ｐ基板型正極素子の例、（ｂ）は、ｐ基板型負極素子の例、（ｃ）は、ｎ基板型正極素子の例、（ｄ）は、ｎ基板型負極素子の例である。なお、（ａ）〜（ｄ）のそれぞれには、とくにｐｎ接合部１３の位置を明確化する意味で、半導体チップ１０，１０ａの縦構造を示す図が付されている。
また、図２および図３において、正極素子とは、パワー半導体装置１００のリード電極体２０をアノード（陽極）として用い、ベース電極対３０をカソード（陰極）として用いる整流ダイオード（パワー半導体装置１００）をいう。また、負極素子とは、パワー半導体装置１００のリード電極体２０をカソード（陰極）として用い、ベース電極体３０をアノード（陽極）として用いる整流ダイオード（パワー半導体装置１００）をいう。
また、ｐ基板型およびｎ基板型の呼称は、それぞれの整流ダイオード（パワー半導体装置１００）の中で用いられる半導体チップ１０，１０ａの基板の導電型に基づく。
図２（ａ）、（ｂ）に示すように、半導体チップ１０をｐ型半導体基板で構成する場合には、そのｐ型半導体基板としてｐ型不純物（ボロンなど）がドープされたシリコンウェハを用いる。そして、その一方の主面にｎ型不純物（リン、ヒ素、アンチモンなど）を高濃度に拡散することにより、高濃度のｎ型の不純物拡散層１２（ｎ＋層）を形成する。
ここで、ｐ型の半導体層１１とは、ｐ型半導体基板で高濃度のｎ型不純物が拡散されなかった部分をいう。そして、ｐ型の半導体層１１側の主面（ｎ型の不純物拡散層１２が形成された主面と反対側の主面）には、ｐ型の半導体層１１と金属層との接着性を向上させるために、ｐ型不純物が高濃度に拡散され、高濃度のｐ型の不純物拡散層（ｐ＋層）が形成される。本明細書では、この高濃度のｐ型の不純物拡散層（ｐ＋層）も含めて、ｐ型の半導体層１１という。
以上のような半導体チップ１０の内部のｐ型の半導体層１１とｎ型の不純物拡散層１２との境界にはｐｎ接合部１３が形成される。ｐｎ接合部１３の位置、言い換えれば、ｎ型の不純物拡散層１２の拡散の深さは、半導体チップ１０全体の厚みの１０〜３５％になる程度が適切である。このような範囲のｐｎ接合部１３の位置は、整流ダイオードとしての半導体チップ１０に求められる逆耐圧電圧や、ｐ型の半導体層１１やｎ型の不純物拡散層１２の不純物濃度などを考慮した結果に基づき得られたものである。
また、半導体チップ１０の高濃度のｎ型の不純物拡散層１２（ｎ＋層）の外側および高濃度のｐ型の不純物拡散層（ｐ＋層）の外側のそれぞれには、例えば、ニッケルやニッケル合金などからなる金属層が形成される（図示省略）。従って、ｎ型の不純物拡散層１２（ｎ＋層）やｐ型の半導体層１１は、その金属層が接合材４０，４１に接合されることにより、リード電極体２０またはベース電極体３０に電気的に接続される。
図２（ａ）のｐ基板型正極素子では、リード電極体２０がアノード（陽極）として用いられるので、半導体チップ１０がｐ型の半導体基板で構成される場合には、ｎ型の不純物拡散層１２は、下面側に配置されて、ベース電極体３０側の接合材４１に接合される。また、図２（ｂ）のｐ基板型負極素子では、リード電極体２０がカソード（陰極）として用いられるので、半導体チップ１０がｐ型の半導体基板で構成される場合には、ｎ型の不純物拡散層１２は、上面側に配置されて、リード電極体２０側の接合材４０に接合される。
そして、そのいずれの場合にも、半導体チップ１０の端部の側面には、絶縁保護膜５０が形成され、さらに、その外側に封止樹脂体６０が形成されている。従って、その端部の側面に露出するｐｎ接合部１３は、その絶縁保護膜５０により水分や不純物原子の侵入から保護され、その絶縁破壊が防止される。
ここで、ｐ基板型正極素子（図２（ａ）参照）とｐ基板型負極素子（図２（ｂ）参照）とにおける熱疲労寿命の相違について検討しておく。熱疲労寿命とは、パワー半導体装置１００が高温環境と低温環境とに繰り返し曝された場合に、パワー半導体装置１００の機能が失われるまでの期間をいい、しばしば、加速試験などの結果に基づき推定される。
ところで、ｐ基板型正極素子とｐ基板型負極素子とでは、リード電極体２０をアノードとして用いるか、または、カソードとして用いるかの相違があるものの、整流ダイオードとしての機能には大きな相違はない。しかしながら、ｎ型の不純物拡散層１２がベース電極体３０側に接合されるか、または、リード電極体２０側に接合されるかにより、両者の間では、熱疲労寿命に相違が生じる。
熱疲労寿命に相違が生じる理由は、ｐ基板型正極素子とｐ基板型負極素子とでは、半導体チップ１０におけるｐｎ接合部１３の位置が異なることに由来する。ｐ基板型正極素子の場合、図２（ａ）に示すように、ｐｎ接合部１３は、ベース電極体３０に近い位置に形成される。一方、ｐ基板型正極素子の場合、図２（ｂ）に示すように、ｐｎ接合部１３は、リード電極体２０に近い位置に形成される。すなわち、半導体チップ１０においてｐｎ接合部１３が形成される位置は、ｐ基板型負極素子の場合のほうがｐ基板型正極素子の場合よりもリード電極体２０に近い位置、言い換えれば、上部位置に形成される。
また、図２（ａ）、（ｂ）に示すように、半導体チップ１０の端部側面に接して形成される絶縁保護膜５０の厚みは、上部（リード電極体２０側）ほど薄く、下部（ベース電極体３０側）ほど厚い。一般に、環境温度が繰り返し変動する場合、絶縁保護膜５０の厚みが薄いほど剥離や亀裂が生じやすく、厚みが厚いほど剥離や亀裂が生じにくいことが知られている（理由については、後で図５を用いて説明する）。すなわち、ｐ基板型正極素子のｐｎ接合部１３位置における絶縁保護膜５０の厚みは、ｐ基板型負極素子のｐｎ接合部１３位置における絶縁保護膜５０の厚みよりも厚いので、ｐｎ接合部１３位置で比較すると、ｐ基板型正極素子のほうが絶縁保護膜５０に剥離や亀裂が生じにくいことが分かる。
ｐｎ接合部１３に接する部分の絶縁保護膜５０に剥離や亀裂が生じた場合、その剥離や亀裂部分に水分や不純物原子が侵入することにより、ｐｎ接合部１３が絶縁破壊し、整流ダイオードの機能が失われると、パワー半導体装置１００の寿命が尽きたと判断される。
よって、半導体チップ１０をｐ型半導体基板で構成した場合には、ｐｎ接合部１３の位置における絶縁保護膜５０の厚みは、図２に示すように、ｐ基板型正極素子のほうがｐ基板型負極素子よりも厚いので、剥離や亀裂が生じにくく、熱疲労寿命が長くなることが分かる。そこで、本実施形態では、図２（ｂ）のようなｐ基板型負極素子は使用せず、図２（ａ）のようなｐ基板型正極素子を使用するものとする。
次に、図３（ｃ）、（ｄ）に示すように、半導体チップ１０ａをｎ型半導体基板で構成する場合には、そのｎ型半導体基板としてｐ型不純物（リンなど）がドープされたシリコンウェハを用いる。そして、その一方の主面にｐ型不純物（ボロンなど）を高濃度に拡散することにより、高濃度のｎ型の不純物拡散層１２ａ（ｐ＋層）を形成する。
ここで、ｎ型の半導体層１１とは、ｎ型半導体基板で高濃度のｐ型不純物が拡散されなかった部分をいう。そして、ｎ型の半導体層１１側の主面（ｐ型の不純物拡散層１２ａが形成された主面と反対側の主面）には、ｎ型の半導体層１１ａと金属層との接着性を向上させるために、ｎ型不純物が高濃度に拡散され、高濃度のｎ型の不純物拡散層（ｎ＋層）が形成される。本明細書では、この高濃度のｎ型の不純物拡散層（ｐ＋層）も含めて、ｎ型の半導体層１１ａという。
以上のような半導体チップ１０ａの構造は、図２に示した半導体チップ１０の構造において、ｐとｎとを入れ替えたものと実質的に同じである。従って、図２の説明は、その説明文中で、ｐとｎ、陽と陰および正と負をそれぞれ入れ替えるだけで、図３にも適用することができるので、以下、図３の説明を省略する。
以上、図３に示すように、半導体チップ１０ａをｎ型半導体基板で構成した場合には、ｐｎ接合部１３の位置における絶縁保護膜５０の厚みは、ｎ基板型負極素子の場合ほうがｎ基板型正極素子の場合よりも厚い。従って、ｎ基板型負極素子の場合ほうが、絶縁保護膜５０の剥離や亀裂が生じにくいので、その熱疲労寿命は長くなる。そこで、本実施形態では、図３（ｃ）のようなｎ基板型正極素子は使用せず、図３（ｄ）のようなｎ基板型負極素子を使用するものとする。
図４は、本実施形態で使用するパワー半導体装置１００に用いる半導体チップ１０およびその周縁部の構造の例を示した図である。図４（ａ）に示すように、本実施形態では、半導体チップ１０をｐ型半導体基板で構成した場合には、ｐ基板型正極素子を使用し、半導体チップ１０ａをｎ型半導体基板で構成した場合には、図４（ｄ）に示すように、ｎ基板型負極素子を使用する。
なお、図４（ａ）および図４（ｄ）は、それぞれ図２（ａ）および図３（ｄ）と同じものであるが、その両方において、ｐｎ接合部１３の位置が、半導体チップ１０，１０ａのリード電極体２０側の主面よりもベース電極対３０側の主面に近いことに注意すべきである。
図５は、半導体チップ１０の端部側面に形成される絶縁保護膜５０の厚みと剪断応力または熱疲労寿命との関係を説明するための図である。ここでは、図５を用いて、まず、絶縁保護膜５０の厚みが薄いほど剥離や亀裂が生じやすく、厚みが厚いほど剥離や亀裂が生じにくいことについて説明し、その結果として、ｐｎ接合部１３が半導体チップ１０の上部側にあるよりも下部側にあるほうが、熱疲労寿命が長くなることを示す。
パワー半導体装置１００の製造過程において、半導体チップ１０がベース電極体３０およびリード電極体２０にそれぞれ接合材４０，４１を介して接合されたとき、半導体チップ１０およびリード電極体２０は、ベース電極体３０の上に搭載された状態になる（図１参照）。この状態で、接合材４０，４１および半導体チップ１０の外周部に液状のポリイミド系樹脂が塗布され、硬化されて絶縁保護膜５０が形成される。液状のポリイミド系樹脂は、かなりの粘性を有するが、塗布されると重力により下方に垂れる。そのため、そのポリイミド系樹脂が硬化されて形成される絶縁保護膜５０の厚みは、上部から下方へ行くほど次第に厚くなる。
従って、図５に示すように、丸囲み１〜丸囲み５が表す位置を、それぞれ、半導体チップ１０の上端部の位置（丸囲み１）、半導体チップ１０の上部側に形成されるｐｎ接合部１３の位置（丸囲み２）、半導体チップ１０の中央部の位置（丸囲み３）、半導体チップ１０の下部側に形成されるｐｎ接合部１３の位置（丸囲み４）、半導体チップ１０の下端部の位置（丸囲み５）とすれば、絶縁保護膜５０の厚みは、丸囲み１の位置で最も薄く、丸囲み２、丸囲み３、丸囲み４の各位置で次第に厚くなり、丸囲み５の位置で最も厚くなる。
一方、半導体チップ１０と封止樹脂体６０との線膨張係数の差によって絶縁保護膜５０に生じる剪断応力γは、高温環境時と低温環境時における封止樹脂体６０側の絶縁保護膜５０の変位量をδ１、半導体チップ１０側の絶縁保護膜５０の変位量をδ２、絶縁保護膜５０の厚みをτで表すと、
γ＝ｋ・（δ１−δ２）／τ （ｋ：比例定数）
なる関係式を用いて求めることができる。
すなわち、剪断応力γは、絶縁保護膜５０の厚みτが薄くなるほど増大するので、パワー半導体装置１００、すなわち、半導体チップ１０および封止樹脂体６０に対し、高温環境と低温環境が繰り返されるような温度環境ストレスが加えられると、絶縁保護膜５０は、薄いほど剥離や亀裂が生じやすくなる。
従って、半導体チップ１０の端部の側面に形成された絶縁保護膜５０においては、その半導体チップ１０の上端部（丸囲み１の位置）で剥離や亀裂が最も生じやすく、下方に行くほど剥離や亀裂が生じにくい。つまり、絶縁保護膜５０の剥離や亀裂は、まず、半導体チップ１０の上端部（丸囲み１の位置）近傍で生じ、その剥離や亀裂が次第に下方に広がっていく形態をとることが多い。
なお、半導体チップ１０の上端部（丸囲み１の位置）近傍などに絶縁保護膜５０の剥離や亀裂が生じても、直ちに半導体チップ１０の整流機能が失われ、故障に到るわけではない。絶縁保護膜５０の剥離や亀裂がｐｎ接合部１３に接する位置（丸囲み２または丸囲み４の位置）に到達し、そこから水分や不純物原子がｐｎ接合部１３に侵入して、ｐｎ接合が絶縁破壊されたとき、半導体チップ１０の整流機能が失われ、故障に到る。
従って、ｐｎ接合部１３が丸囲み２の位置に形成される場合よりも、丸囲み４の位置に形成される場合のほうが、ｐｎ接合が絶縁破壊され、半導体チップ１０の整流機能が失われ、故障に到るまでの期間、すなわち、熱疲労寿命は長くなるといえる。つまり、半導体チップ１０をｐ型半導体基板で構成した場合には（図２参照）、ｐ基板型正極素子のほうがｐ基板型負極素子よりも熱疲労寿命が長くなり、また、半導体チップ１０ａをｎ型半導体基板で構成した場合には（図３参照）、ｎ基板型負極素子のほうがｎ基板型正極素子よりも熱疲労寿命が長くなることが分かる。
図６は、半導体チップ１０内における上端部からの厚み方向位置と、その厚み方向位置における絶縁保護膜５０に生じる剪断応力および熱疲労寿命の関係を示した図である。図６において、右側のグラフの横軸は、絶縁保護膜５０に生じる剪断応力の相対値を表し、縦軸は、半導体チップ１０の上端部（丸囲み１の位置）からの厚み方向位置を、半導体チップ１０全体の厚みに対する相対比率で表したものである。
ここで、剪断応力の相対値とは、半導体チップ１０の上端部（丸囲み１の位置）における絶縁保護膜５０が受ける剪断応力を１００とした場合、各位置における絶縁保護膜５０が受ける剪断応力の相対値である。また、図６の左側に示されている絶縁保護膜５０の断面構造図は、絶縁保護膜５０の厚みと半導体チップ１０内の厚み方向の位置との関係を概略的に図示したものである。
図６に示した剪断応力カーブによれば、ｐｎ接合部１３が上部側（丸囲み２の位置）に形成され、その形成位置が、全体の厚みの１０％〜３５％程度の位置である場合には、剪断応力の相対値は、３２〜４０程度である。また、ｐｎ接合部１３が下部側（丸囲み４の位置）に形成され、その形成位置が、全体の厚みの６５％〜９０％程度の位置である場合には、剪断応力の相対値は、２７〜３０程度である。
このとき、パワー半導体装置１００の熱疲労寿命は、ｐｎ接合部１３が下部側（丸囲み４の位置）に形成され、その形成位置が全体の厚みの６５％〜９０％程度の位置である場合、１００〜９０（相対値）程度となる。それに対し、ｐｎ接合部１３が上部側（丸囲み２の位置）に形成され、その形成位置が全体の厚みの１０％〜３５％程度の位置である場合、その熱疲労寿命は、３０〜５０（相対値）程度となる。なお、これらは、加速試験などにより実験的、経験的に得られた結果である。
以上の結果によれば、ｐｎ接合部１３を半導体チップ１０の下部側（半導体チップ厚みの６５％〜９０％の位置）に設けると、下部側（半導体チップ厚みの１０％〜３５％の位置）に設けるよりも、剥離に到るまでの寿命、つまり、パワー半導体装置１００の熱疲労寿命が２〜３倍向上することになる。
図７は、絶縁保護膜５０の最小膜厚とシリコン−絶縁保護膜５０間の剪断接着強度またはパワー半導体装置１００の熱疲労寿命との関係を示した図であり、（ａ）は、絶縁保護膜５０の最小膜厚とシリコン−絶縁保護膜５０間の剪断接着強度との関係を示したグラフ、（ｂ）は、絶縁保護膜５０の最小膜厚とパワー半導体装置１００の熱疲労寿命との関係を示したグラフである。
ここで、図７（ａ）におけるグラフの横軸は、絶縁保護膜５０の最小膜厚の相対値（対数目盛）を表し、グラフの縦軸は、シリコン−絶縁保護膜５０間の剪断接着強度の相対値を表している。また、図７（ｂ）におけるグラフの横軸は、絶縁保護膜５０の最小膜厚の相対値（対数目盛）を表し、グラフの縦軸は、パワー半導体装置１００の熱疲労寿命を表している。
なお、絶縁保護膜５０の最小膜厚とは、半導体チップ１０の上端部（丸囲み１の位置）における絶縁保護膜５０の厚みを意味する。
図７（ａ）および図７（ｂ）に示したグラフは、いずれも、加速試験などにより実験的、経験的に得られたものである。ここで、図７（ａ）および図７（ｂ）のグラフを比較すると、シリコン−絶縁保護膜５０間の剪断接着強度およびパワー半導体装置１００の熱疲労寿命は、絶縁保護膜５０の最小膜厚に対して、極めて類似した依存特性を有していることが分かる。
すなわち、絶縁保護膜５０の最小膜厚と、シリコン−絶縁保護膜５０間の剪断接着強度（絶縁保護膜５０が半導体チップ１０からの剥離されるときの強度）と、パワー半導体装置１００の熱疲労寿命との間には、強い相関があることがわかる。
ちなみに、図７（ｂ）によれば、絶縁保護膜５０の最小膜厚の相対値が１００％であるときには、パワー半導体装置１００の熱疲労寿命の相対値は、１００％であるが、最小膜厚が１０分の１（相対値が１０）になると、熱疲労寿命の相対値は、８０％程度まで低下する。また、最小膜厚が１００分の１（相対値が１％）になると、熱疲労寿命の相対値は、１０％程度まで低下する。
図８は、回転発電機８０で発電する交流電流を整流装置７０で直流変換して供給する電源装置２００の構成の例を示した図である。図８に示すように、電源装置２００は、回転発電機８０、整流装置７０、レギュレータ９０、バッテリ９２などを含んで構成される。なお、エンジン駆動の乗用車などの車両に搭載されている、いわゆるオルタネータは、この電源装置２００と同様の構成を有していることが多い。
回転発電機８０は、ステータコイル８１とロータコイル８２を含んで構成され、ロータコイル８２は、車両のエンジンなどによって駆動され、回転する。そして、キーＳＷ９１がオンされてロータコイル８２に電流が流されると、ステータコイル８１により、例えば３相の交流電流が発電される。
整流装置７０は、ステータコイル８１により発電される交流電流を整流し、車両内などの電気負荷９３に直流電流を供給するとともに、余剰の電流によりバッテリ９２を充電する。整流装置７０は、上位電位側ダイオード素子群７１に属する上位電位側ダイオード素子７２，７３，７４が、それぞれ、下位電位側ダイオード素子群７５に属する下位電位側ダイオード素子７６，７７，７８に直列接続されて構成される。
このとき、それぞれ直列接続された上位側および下位側のダイオード素子の組（７２，７６）、（７３，７７）、（７４，７８）は、ステータコイル８１を介して、いわゆるダイオードブリッジ回路を構成する。
本実施形態の場合、上位電位側ダイオード素子７２，７３，７４として、半導体チップ１０の基板がｐ型半導体層１１からなるｐ基板型正極素子（図４（ａ）参照）を用いる。また、下位電位側ダイオード素子７６，７７，７８として、半導体チップ１０ａの基板がｎ型半導体層１１ａからなるｎ基板型負極素子（図４（ｄ）参照）を用いる。
ここで、上位電位側ダイオード素子７２と下位電位側ダイオード素子７６との直列接続回路は、ｐ基板型正極素子のリード電極体２０とｎ基板型負極素子のリード電極体２０とを接続することにより実現される。また、上位電位側ダイオード素子７３と下位電位側ダイオード素子７７との直列接続回路および上位電位側ダイオード素子７４と下位電位側ダイオード素子７８との直列接続回路も、それぞれ同様にして実現される。
以上のようにして、リード電極体２０同士が互いに接続されたｐ基板型正極素子およびｎ基板型負極素子の組が３組構成されるが、それぞれの組のリード電極体２０は、３つのステータコイル８１のそれぞれに接続される。さらに、各ｎ基板型負極素子のベース電極体３０は、まとめて接地され、また、各ｐ基板型正極素子のベース電極体３０は、まとめて電気負荷９３に接続される。
以上のように構成された整流装置７０には、熱疲労寿命の向上させることが可能な構造を有するｐ基板型正極素子およびｎ基板型負極素子が用いられているので、整流装置７０自体の熱疲労寿命も向上させることができる。また、整流装置７０では、上位電位側ダイオード素子７２，７３，７４は、ｐ基板型正極素子に揃えられ、下位電位側ダイオード素子７６，７７，７８は、ｎ基板型負極素子に揃えられている。従って、整流装置７０は、その整流特性が安定化され、動作の信頼性が向上し、さらには、整流装置７０の熱疲労寿命のばらつきも低減することができる。
その結果として、整流装置７０を含んで構成される電源装置２００についても、熱疲労寿命を長くすることができるとともに、そのばらつきを低減することができる。さらには、整流装置７０の整流特性や信頼性が向上することから、電源装置２００の動作の安定性や信頼性を向上させることができる。
なお、図８の説明では、ステータコイル８１は、３相の交流電流を発生するとしたが、２相の交流電流や６相の交流電流を発生するとしてもよい。その場合には、整流装置７０は、上位電位側ダイオード素子と下位電位側ダイオード素子との直列接続回路が、２組または６組設けられ、それらにより、ダイオードブリッジ回路が構成される。
（実施形態の変形例）
図９は、プレーナ型の半導体チップ１０ｂを用いて構成したパワー半導体装置１００ｂの構造の例を模式的に示した図である。図９は、半導体チップ１０ｂがメサ型ではなくプレーナ型であることを除き、ほとんどが図１に示した半導体チップ１０の構造と同じである。従って、以下、図９およびその説明では、図１と同じ構成要素には同じ符号を付し、重複する説明を省略し、相違する部分についてのみ説明する。
図９において、領域Ｂ’は、パワー半導体装置１００ｂのうち破線で囲った領域Ｂの部分の構造を拡大して示したものである。領域Ｂ’の中に示すように、プレーナ型の半導体チップ１０ｂの場合、ｐｎ接合部１３は、半導体チップ１０ｂの端部側面に露出するのではなく、ｐ型またはｎ型の半導体基板に対し、ｎ型またはｐ型の不純物の気相拡散を施した主面（図９では、半導体チップ１０ｂの下側の主面）と同じ主面に露出する。そして、その主面に露出したｐｎ接合部１３の表面には、半導体チップ１０ｂの製造工程の中で酸化シリコンなどの絶縁膜１４が形成される。従って、ｐｎ接合部１３は、絶縁膜１４によって保護される。
このような絶縁膜１４は、半導体チップ１０ｂ表面に直接に形成された良好な絶縁膜であるため、その剥離防止を目的にｐｎ接合部１３をさらに絶縁保護膜５０で覆う必要はない。そこで、本変形例では、絶縁保護膜５０は、半導体チップ１０ｂに発生する熱応力を緩和するとともに、接合材４０，４１のハンダなどが塑性流動した半導体チップ１０ｂと封止樹脂体６０の隙間などに侵入するのを抑制することを目的に形成されるものとする。
そして、本変形例でも、パワー半導体装置１００ｂを構成する半導体チップ１０ｂとして、図４（ａ）および図４（ｄ）に示したようなｐ基板型正極素子またはｎ基板型負極素子を使用するものとする。この場合、図９の領域Ｂ’に示すように、ｐｎ接合部１３は、ベース電極体３０に対向する主面側に近い位置に位置し、ｎ型またはｐ型の高濃度の不純物拡散層１２ｂは、半導体チップ１０ｂの下側の主面に露出する。このとき、その主面の周縁部には絶縁膜１４が形成されており、当該主面に露出するｐｎ接合部１３も絶縁膜１４で覆われている。
そして、半導体チップ１０ｂのｎ型またはｐ型の高濃度の不純物拡散層１２ｂは、ハンダなどの接合材４１によりベース電極体３０に接合される。このとき、半導体チップ１０ｂの周縁部の絶縁膜１４が形成された部分には、接合材４１が付着しないので、半導体チップ１０ｂとベース電極体３０との間に庇状の空洞部が形成される。その後、その空洞部には、絶縁保護膜５０が形成される。
従って、熱疲労により絶縁保護膜５０に剥離や亀裂が生じ、半導体チップ１０ｂの上部の接合材４０が塑性流動などによって半導体チップ１０ｂの下部まで到達したとしても、その庇の部分の絶縁保護膜５０が剥離しなければ、下部の接合材４１に到達することはない。
一方、ここでは図示を省略するが、ｎ型またはｐ型の高濃度の不純物拡散層１２ｂが半導体チップ１０ｂの上側の主面に露出する場合（すなわち、図２（ｂ）および図３（ｃ）に示したようなｎ基板型正極素子およびｐ基板型負極素子の場合）には、半導体チップ１０ｂとベース電極体３０との間には、庇状の空洞部は形成されない。従って、長期間の熱疲労により、絶縁保護膜５０に剥離が生じた場合には、上部の接合材４０が塑性流動などにより下部の接合材４１に到達した場合には、庇状の空洞部が形成されない分、上部の接合材４０と下部の接合材４１とが短絡する可能性が大きいことになる。
よって、本変形例でも、パワー半導体装置１００ｂを構成する半導体チップ１０ｂとしてｐ基板型正極素子またはｎ基板型負極素子を使用することにより、その熱疲労寿命を向上させることができる。
さらに、図８に示した整流装置７０において、上位電位側ダイオード素子７２，７３，７４としてｐ基板型正極素子を用い、下位電位側ダイオード素子７６，７７，７８としてｎ基板型負極素子を用いることにより、整流装置７０や電源装置２００の熱疲労寿命を向上させることができ、さらには、その動作の安定性や信頼性を向上させることができる。
（その他の実施形態）
以上に説明した実施形態およびその変形例は、ｐｎ接合を有する通常のダイオードだけでなく、ショットキダイオードに対しても、ほとんど同様に適用することができる。ｐｎ接合ダイオードは、ｐ型またはｎ型の半導体基板にｎ型またはｐ型の高濃度の不純物拡散層を形成したものであるが、ショットキダイオードは、ｐ型またはｎ型の半導体基板にショットキ障壁を有する金属を接合したものである。半導体基板とショットキ障壁を有する金属との接合部は、ショットキ接合部と呼ばれ、前記実施形態の説明におけるｐｎ接合部１３に相当する。
従って、以上に説明した実施形態およびその変形例の説明において、ｎ型またはｐ型の高濃度の不純物拡散層１２，１２ａ，１２ｂを、ショットキ障壁を有する金属として読み替え、さらに、ｐｎ接合部１３を、ショットキ接合部と読み替えれば、その説明は、ショットキダイオードに対してもほとんど同様に適用することができる。
ここで、ｎ型の半導体基板に対しショットキ障壁を有する金属としては、Ａｌ，Ａｕ，Ｗ，Ｐｔなどがある。また、ｐ型の半導体基板に対しショットキ障壁を有する金属としては、Ｉｎ，Ｚｎなどがある。
よって、整流機能を有する半導体チップとして、ｐｎ接合ダイオードの代わりにショットキダイオードを用いたとしても、ここまでに説明した実施形態の効果と同様の効果を得ることができる。
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明を分かりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
１０，１０ａ 半導体チップ
１１，１１ａ 半導体層
１２，１２ａ，１２ｂ 不純物拡散層
１３ ｐｎ接合部
２０ リード電極体
３０ ベース電極体
３１ 台座部
３２ 溝部
４０，４１ 接合材
５０ 絶縁保護膜
６０ 封止樹脂体
７０ 整流装置
７１ 上位電位側ダイオード素子群
７２，７３，７４ 上位電位側ダイオード素子
７５ 下位電位側ダイオード素子群
７６，７７，７８ 下位電位側ダイオード素子
８０ 回転発電機
８１ ステータコイル
８２ ロータコイル
９０ レギュレータ
９１ キーＳＷ
９２ バッテリ
９３ 電気負荷
１００，１００ｂ パワー半導体装置（整流ダイオード）
２００ 電源装置

Claims (10)

  1. 第１導電型の半導体層からなる半導体基板の第１の主面に第２導電型の不純物拡散層が形成されたメサ型の半導体チップと、
    上部に平坦な保持面を有し、前記第１の主面を下に向けた前記半導体チップを前記保持面上に保持するとともに、前記第１の主面に形成された前記第２導電型の不純物拡散層が導電性の接合材を介して前記保持面に接合されるベース電極体と、
    前記第１の主面の反対側の主面である第２の主面を構成する前記第１導電型の半導体層に、導電性の接合材を介して接合されるリード電極体と、
    前記ベース電極体と前記リード電極体との間に挟まれた前記半導体チップを封止する封止樹脂体と、
    を備え、
    前記半導体チップ内の前記第１導電型の半導体層と前記第２導電型の不純物拡散層との境界に形成されるｐｎ接合部は、前記第２の主面よりも前記第１の主面に近い位置に形成されており、
    前記半導体チップの周縁部と前記封止樹脂体との間には、前記半導体チップの周縁部の側面に沿って前記第２の主面側で薄く、前記第１の主面側に近付くほど厚く絶縁保護膜が形成されていること
    を特徴とするパワー半導体装置。
  2. 前記第１導電型の半導体層は、ｐ型半導体層であり、前記第２導電型の不純物拡散層は、ｎ型不純物拡散層であること
    を特徴とする請求項１に記載のパワー半導体装置。
  3. 前記第１導電型の半導体層は、ｎ型半導体層であり、前記第２導電型の不純物拡散層は、ｐ型不純物拡散層であること
    を特徴とする請求項１に記載のパワー半導体装置。
  4. 上位電位側ダイオード素子および下位電位側ダイオード素子の直列接続回路が複数個組み合わされてなるダイオードブリッジ回路を含んで構成され、
    前記上位電位側ダイオード素子として、請求項２に記載のパワー半導体装置を用い、前記下位電位側ダイオード素子として、請求項３に記載のパワー半導体装置を用いてなること
    を特徴とする整流装置。
  5. 回転発電機と、請求項４に記載の整流装置と、を含んでなること
    を特徴とする電源装置。
  6. 導電性を有する半導体層からなる半導体基板の第１の主面側に、前記半導体層に対しショットキ障壁を有する金属層が形成されたメサ型の半導体チップと、
    上部に平坦な保持面を有し、前記第１の主面を下に向けた前記半導体チップを前記保持面上に保持するとともに、前記第１の主面に形成された前記金属層が導電性の接合材を介して前記保持面に接合されるベース電極体と、
    前記第１の主面の反対側の主面である第２の主面を構成する前記半導体層に、導電性の接合材を介して接合されるリード電極体と、
    前記ベース電極体と前記リード電極体との間に挟まれた前記半導体チップを封止する封止樹脂体と、
    を備え、
    前記半導体チップ内の前記半導体層と前記金属層との境界に形成されるショットキ接合部は、前記第２の主面よりも前記第１の主面に近い位置に形成されており、
    前記半導体チップの周縁部と前記封止樹脂体との間には、前記半導体チップの周縁部の側面に沿って前記第２の主面側で薄く、前記第１の主面側に近付くほど厚く絶縁保護膜が形成されていること
    を特徴とするパワー半導体装置。
  7. 前記半導体層は、ｐ型半導体層であること
    を特徴とする請求項６に記載のパワー半導体装置。
  8. 前記半導体層は、ｎ型半導体層であること
    を特徴とする請求項６に記載のパワー半導体装置。
  9. 上位電位側ダイオード素子および下位電位側ダイオード素子の直列接続回路が複数個組み合わされてなるダイオードブリッジ回路を含んで構成され、
    前記上位電位側ダイオード素子として、請求項７に記載のパワー半導体装置を用い、前記下位電位側ダイオード素子として、請求項８に記載のパワー半導体装置を用いてなること
    を特徴とする整流装置。
  10. 回転発電機と、請求項９に記載の整流装置と、を含んでなること
    を特徴とする電源装置。
JP2012270550A 2012-12-11 2012-12-11 パワー半導体装置、整流装置および電源装置 Active JP6006628B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012270550A JP6006628B2 (ja) 2012-12-11 2012-12-11 パワー半導体装置、整流装置および電源装置
TW102143643A TWI528567B (zh) 2012-12-11 2013-11-29 A power semiconductor device, a rectifying device and a power supply device
PCT/JP2013/083109 WO2014092089A1 (ja) 2012-12-11 2013-12-10 パワー半導体装置、整流装置および電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270550A JP6006628B2 (ja) 2012-12-11 2012-12-11 パワー半導体装置、整流装置および電源装置

Publications (2)

Publication Number Publication Date
JP2014116511A JP2014116511A (ja) 2014-06-26
JP6006628B2 true JP6006628B2 (ja) 2016-10-12

Family

ID=50934377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270550A Active JP6006628B2 (ja) 2012-12-11 2012-12-11 パワー半導体装置、整流装置および電源装置

Country Status (3)

Country Link
JP (1) JP6006628B2 (ja)
TW (1) TWI528567B (ja)
WO (1) WO2014092089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106635A1 (de) 2018-03-16 2019-09-19 Denso Corporation Leistungshalbleitervorrichtung, rotierende elektrische Maschine, die diese umfasst, und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
CN109817727B (zh) * 2019-03-20 2024-04-30 山东省半导体研究所 带有圆形oj芯片的二极管及圆形oj芯片的碱洗工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129141U (ja) * 1984-02-03 1985-08-30 新電元工業株式会社 半導体装置
JPS63150954A (ja) * 1986-12-16 1988-06-23 Toshiba Corp ブリツジ型半導体装置
JPH03105957A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体集積回路装置
JPH08204066A (ja) * 1995-01-20 1996-08-09 Fuji Electric Co Ltd 半導体装置
JP3332819B2 (ja) * 1997-08-25 2002-10-07 株式会社日立製作所 高耐圧半導体装置の製造方法
JP2001127074A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd 半導体装置及びそれを用いた全波整流装置
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP4809984B2 (ja) * 2001-02-28 2011-11-09 日本インター株式会社 フルモールド型半導体装置
JP4195398B2 (ja) * 2004-01-29 2008-12-10 関西電力株式会社 半導体装置及びそれを用いた電力装置
JP5409660B2 (ja) * 2011-01-21 2014-02-05 三菱電機株式会社 車両用電源システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106635A1 (de) 2018-03-16 2019-09-19 Denso Corporation Leistungshalbleitervorrichtung, rotierende elektrische Maschine, die diese umfasst, und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
US11094603B2 (en) 2018-03-16 2021-08-17 Denso Corporation Power semiconductor device, rotating electric machine including same, and method of manufacturing power semiconductor device
DE102019106635B4 (de) 2018-03-16 2022-01-27 Denso Corporation Leistungshalbleitervorrichtung, rotierende elektrische Maschine, die diese umfasst, und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
TW201444100A (zh) 2014-11-16
WO2014092089A1 (ja) 2014-06-19
TWI528567B (zh) 2016-04-01
JP2014116511A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
US10319849B2 (en) Semiconductor device, and alternator and power conversion device which use same
JP6263108B2 (ja) 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
US10304761B2 (en) Semiconductor device and alternator using same
EP2854174B1 (en) Semiconductor device and method for manufacturing same
US10861833B2 (en) Semiconductor device
US10763346B2 (en) Semiconductor device and power conversion apparatus
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
WO2017073233A1 (ja) 電力用半導体装置
JP2008521226A (ja) 半導体デバイスおよび整流装置
US20220077022A1 (en) Semiconductor device
JP6006628B2 (ja) パワー半導体装置、整流装置および電源装置
JP2019207897A (ja) パワーモジュール、その製造方法および電力変換装置
TWI659540B (zh) 具有壓入式二極體的整流器裝置
JP6754419B2 (ja) 整流器用パワーデバイス
CN109390328B (zh) 半导体装置以及使用了该半导体装置的交流发电机
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP6988518B2 (ja) 整流装置及び回転電機
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
JP4323299B2 (ja) 半導体装置
WO2015104808A1 (ja) パワー半導体装置および電力変換装置
US20210257269A1 (en) Semiconductor device
JP2010066250A (ja) 半導体試験装置および半導体試験方法
JP2021093441A (ja) 半導体モジュール
JP7452040B2 (ja) 半導体装置および半導体装置の製造方法
JP2023108351A (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6006628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350