JP4562097B2

JP4562097B2 - 半導体装置の製造方法

Info

Publication number: JP4562097B2
Application number: JP2007127042A
Authority: JP
Inventors: 和哉黒沢
Original assignee: 日本インター株式会社
Priority date: 2007-05-11
Filing date: 2007-05-11
Publication date: 2010-10-13
Anticipated expiration: 2027-05-11
Also published as: JP2008283059A

Description

本発明は、第１リード端子と第２リード端子との間に第３リード端子を配置し、第３リード端子から延びている半導体素子搭載部に第１半導体素子および第２半導体素子を搭載し、第１リード端子、第２リード端子、第３リード端子および半導体素子搭載部の一部が樹脂から突出するように、第１半導体素子および第２半導体素子を樹脂によって封止した半導体装置の製造方法に関する。

特に、本発明は、半導体素子を上下逆向きに配置する設計変更を行う必要なく、内部リードの結線工程の設計変更のみを行うことによって、コモンアノード型、コモンカソード型およびダブラー型のすべての半導体装置を製造することができる半導体装置の製造方法に関する。

従来から、第１リード端子と第２リード端子との間に第３リード端子を配置し、第３リード端子から延びている半導体素子搭載部に第１半導体素子および第２半導体素子を搭載し、第１リード端子、第２リード端子、第３リード端子および半導体素子搭載部の一部が樹脂から突出するように、第１半導体素子および第２半導体素子を樹脂によって封止した半導体装置が知られている。この種の半導体装置の例としては、例えば実開平５−６６９７６号公報の図３に記載されたものがある。

実開平５−６６９７６号公報の図３に記載された半導体装置では、第１半導体素子のアノード電極（図３の左側の半導体素子の下側の電極）が、金属ベースを介して、第３リード端子（図３の中央のリード端子）から延びている半導体素子搭載部に電気的に接続されている。また、第１半導体素子のカソード電極（図３の左側の半導体素子の上側の電極）が、内部リードを介して第１リード端子（図３の左側のリード端子）に結線されている。更に、第２半導体素子のアノード電極（図３の右側の半導体素子の下側の電極）が、金属ベースを介して、第３リード端子（図３の中央のリード端子）から延びている半導体素子搭載部に電気的に接続されている。また、第２半導体素子のカソード電極（図３の右側の半導体素子の上側の電極）が、内部リードを介して第２リード端子（図３の右側のリード端子）に結線されている。

その結果、実開平５−６６９７６号公報の図３に記載された半導体装置では、第３リード端子（図３の中央のリード端子）がコモンアノード端子になっており、実開平５−６６９７６号公報の図３に記載された半導体装置はコモンアノード型に構成されている。

ところで、実開平５−６６９７６号公報の図３に記載された半導体装置では、第１半導体素子（図３の左側の半導体素子）の下側の電極と、第３リード端子（図３の中央のリード端子）から延びている半導体素子搭載部とが、内部リードを介して結線されるのではなく、金属ベースを介して電気的に接続されている。また、第２半導体素子（図３の右側の半導体素子）の下側の電極と、第３リード端子（図３の中央のリード端子）から延びている半導体素子搭載部とが、内部リードを介して結線されるのではなく、金属ベースを介して電気的に接続されている。

そのため、実開平５−６６９７６号公報の図３に記載された半導体装置の製造方法を設計変更してダブラー型の半導体装置を製造する場合には、第１半導体素子（図３の左側の半導体素子）および第２半導体素子（図３の右側の半導体素子）のいずれか一方を上下逆向きに配置する設計変更が必要になる。つまり、実開平５−６６９７６号公報の図３に記載された半導体装置の製造方法では、内部リードの結線工程の設計変更のみによっては、ダブラー型の半導体装置を製造することができない。

また、実開平５−６６９７６号公報の図３に記載された半導体装置の製造方法を設計変更してコモンカソード型の半導体装置を製造する場合には、第１半導体素子（図３の左側の半導体素子）および第２半導体素子（図３の右側の半導体素子）の両方を上下逆向きに配置する設計変更が必要になる。つまり、実開平５−６６９７６号公報の図３に記載された半導体装置の製造方法では、内部リードの結線工程の設計変更のみによっては、コモンカソード型の半導体装置を製造することができない。

実開平５−６６９７６号公報の図３

前記問題点に鑑み、本発明は、半導体素子を上下逆向きに配置する設計変更を行う必要なく、内部リードの結線工程の設計変更のみを行うことによって、コモンアノード型、コモンカソード型およびダブラー型のすべての半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明によれば、第１リード端子と第２リード端子との間に第３リード端子を配置し、第３リード端子から延びている半導体素子搭載部に第１半導体素子および第２半導体素子を搭載し、第１リード端子、第２リード端子、第３リード端子および半導体素子搭載部の一部が樹脂から突出するように、第１半導体素子および第２半導体素子を樹脂によって封止した半導体装置の製造方法において、
第１半導体素子の下側の電極と半導体素子搭載部との間に絶縁層を配置すると共に、その絶縁層の上面に形成された第１半導体素子用導体パターンと第１半導体素子の下側の電極とを接合し、
第２半導体素子の下側の電極と半導体素子搭載部との間に絶縁層を配置すると共に、その絶縁層の上面に形成された第２半導体素子用導体パターンと第２半導体素子の下側の電極とを接合し、
コモンアノード型の半導体装置が製造される場合に、第１半導体素子用導体パターンと第１リード端子とを内部リードを介して結線し、第２半導体素子用導体パターンと第２リード端子とを内部リードを介して結線し、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、
コモンカソード型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみを行い、第１半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第１半導体素子の上側の電極と第１リード端子とを内部リードを介して結線し、第２半導体素子の上側の電極と第２リード端子とを内部リードを介して結線し、
ダブラー型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみを行い、第１半導体素子用導体パターンと第１リード端子とを内部リードを介して結線し、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子の上側の電極と第２リード端子とを内部リードを介して結線し、
第１半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層と、第２半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層とを一部材によって形成し、
絶縁層の側面と第３リード端子との間隔が、絶縁層の側面と第１リード端子または第２リード端子との間隔よりも広くなるように、絶縁層の側面を凹状に形成することを特徴とする半導体装置の製造方法が提供される。

請求項２に記載の発明によれば、第１リード端子の下面と第２リード端子の下面と半導体素子搭載部の下面とが同一平面上に位置するように、第１リード端子および第２リード端子を曲げ加工することを特徴とする請求項１に記載の半導体装置の製造方法が提供される。

請求項１に記載の半導体装置の製造方法では、第１リード端子と第２リード端子との間に第３リード端子が配置される。更に、第３リード端子から延びている半導体素子搭載部に第１半導体素子および第２半導体素子が搭載される。また、第１リード端子、第２リード端子、第３リード端子および半導体素子搭載部の一部が樹脂から突出するように、第１半導体素子および第２半導体素子が樹脂によって封止される。

更に、請求項１に記載の半導体装置の製造方法では、第１半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置され、その絶縁層の上面に形成された第１半導体素子用導体パターンと第１半導体素子の下側の電極とが接合される。また、第１半導体素子用導体パターンと、第１リード端子、第３リード端子あるいは半導体素子搭載部とが、内部リードを介して結線される。

また、請求項１に記載の半導体装置の製造方法では、第２半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置され、その絶縁層の上面に形成された第２半導体素子用導体パターンと第２半導体素子の下側の電極とが接合される。また、第２半導体素子用導体パターンと、第２リード端子、第３リード端子あるいは半導体素子搭載部とが、内部リードを介して結線される。

詳細には、請求項１に記載の半導体装置の製造方法では、コモンアノード型の半導体装置が製造される場合に、第１半導体素子用導体パターンと第１リード端子とが内部リードを介して結線される。更に、第２半導体素子用導体パターンと第２リード端子とが内部リードを介して結線される。また、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線され、第２半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線される。

また、請求項１に記載の半導体装置の製造方法では、コモンカソード型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみが行われる。詳細には、第１半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線される。更に、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線される。また、第１半導体素子の上側の電極と第１リード端子とが内部リードを介して結線され、第２半導体素子の上側の電極と第２リード端子とが内部リードを介して結線される。

更に、請求項１に記載の半導体装置の製造方法では、ダブラー型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみが行われる。詳細には、第１半導体素子用導体パターンと第１リード端子とが内部リードを介して結線される。更に、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線される。また、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とが内部リードを介して結線され、第２半導体素子の上側の電極と第２リード端子とが内部リードを介して結線される。

そのため、請求項１に記載の半導体装置の製造方法によれば、半導体素子を上下逆向きに配置する設計変更を行う必要なく、内部リードの結線工程の設計変更のみを行うことによって、コモンアノード型、コモンカソード型およびダブラー型のすべての半導体装置を製造することができる。

請求項１に記載の半導体装置の製造方法では、第１半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層と、第２半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層とが一部材によって形成される。好ましくは、第１半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層と、第２半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層とが１つの絶縁基板によって構成される。

つまり、請求項１に記載の半導体装置の製造方法では、１つの工程によって、第１半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置されると共に、第２半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置される。

そのため、請求項１に記載の半導体装置の製造方法によれば、第１半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置される工程と、第２半導体素子の下側の電極と半導体素子搭載部との間に絶縁層が配置される工程とが別個に設けられている場合よりも、工程数を低減することができる。

請求項１に記載の半導体装置の製造方法では、絶縁層の側面と第３リード端子との間隔が、絶縁層の側面と第１リード端子または第２リード端子との間隔よりも広くなるように、絶縁層の側面が凹状に形成される。

そのため、請求項１に記載の半導体装置の製造方法によれば、絶縁層の側面と第３リード端子との間隔が絶縁層の側面と第１リード端子または第２リード端子との間隔よりも広くなるように絶縁層の側面が凹状に形成されない場合よりも、第１半導体素子の上側の電極と半導体素子搭載部とを結線するための内部リードを短くすることができ、第２半導体素子の上側の電極と半導体素子搭載部とを結線するための内部リードを短くすることができる。

請求項２に記載の半導体装置の製造方法では、第１リード端子の下面と第２リード端子の下面と半導体素子搭載部の下面とが同一平面上に位置するように、第１リード端子および第２リード端子が曲げ加工される。そのため、請求項２に記載の半導体装置の製造方法によれば、面実装可能な半導体装置を製造することができる。

以下、本発明の半導体装置の製造方法の第１の実施形態について説明する。図１は第１の実施形態の半導体装置に用いられる絶縁基板１を示した図である。詳細には、図１（Ａ）は絶縁基板１の平面図、図１（Ｂ）は絶縁基板１の正面図、図１（Ｃ）は絶縁基板１の底面図である。図１において、１Ａは絶縁基板１の一部を構成する絶縁層を示しており、１Ａ１，１Ａ２，１Ａ３は絶縁層１Ａの前側面を示している。第１の実施形態の半導体装置の製造方法では、例えばＡｌ_２Ｏ_３、ＡｌＮ系あるいはエポキシ樹脂系などの電気絶縁性材料によって絶縁層１Ａが形成される。

また、図１において、１Ｂ１，１Ｂ２は絶縁層１Ａの上面に形成された導体パターンを示しており、１Ｃは絶縁層１Ａの下面に形成された導体パターンを示している。第１の実施形態の半導体装置の製造方法では、例えばＣｕ等の導電性材料によって導体パターン１Ｂ１，１Ｂ２，１Ｃが形成される。また、第１の実施形態の半導体装置の製造方法では、図１に示すように、導体パターン１Ｂ１と導体パターン１Ｂ２とが離間して形成される。

図２は図１に示した絶縁基板１の導体パターン１Ｂ１上に半導体素子Ｃ１が実装され、導体パターン１Ｂ２上に半導体素子Ｃ２が実装された状態を示した図である。詳細には、図２（Ａ）は絶縁基板１および半導体素子Ｃ１，Ｃ２の平面図、図２（Ｂ）は絶縁基板１および半導体素子Ｃ１，Ｃ２の正面図である。図２において、Ｃ１Ａは半導体素子Ｃ１の上側のアノード電極を示しており、Ｃ１Ｋは半導体素子Ｃ１の下側のカソード電極を示している。Ｃ２Ａは半導体素子Ｃ２の上側のアノード電極を示しており、Ｃ２Ｋは半導体素子Ｃ２の下側のカソード電極を示している。

第１の実施形態の半導体装置の製造方法では、図２に示すように、絶縁基板１の導体パターン１Ｂ１上に半導体素子Ｃ１が実装され、導体パターン１Ｂ２上に半導体素子Ｃ２が実装される。詳細には、絶縁層１Ａの上面に形成された導体パターン１Ｂ１と半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋとが半田を介して接合され、絶縁層１Ａの上面に形成された導体パターン１Ｂ２と半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋとが半田を介して接合される。

第１の実施形態の半導体装置の製造方法では、半導体素子Ｃ１，Ｃ２として、例えば実開平５−６６９７６号公報の図２（ｂ）に記載されたようなプレーナ構造のＰＮ接合型ダイオードが用いられるが、第２の実施形態の半導体装置の製造方法では、代わりに、半導体素子Ｃ１，Ｃ２として、例えば実開平５−６６９７６号公報の図２（ｃ）に記載されたようなプレーナ構造のショットキバリア接合型ダイオードを用いることも可能である。

図３は第１の実施形態の半導体装置の製造方法で用いられるリードフレームＬＦの一部を示した図である。詳細には、図３（Ａ）はリードフレームＬＦの平面図、図３（Ｂ）は図３（Ａ）のＡ−Ａ線に沿った断面図である。図３において、Ｌ１，Ｌ２，Ｌ３は半導体装置のリード端子となる部分を示している。Ｌ３Ａはリード端子Ｌ３から延びている半導体素子搭載部を示しており、Ｌ３Ａ１は半導体素子搭載部Ｌ３Ａに形成された穴を示している。第１の実施形態の半導体装置の製造方法では、例えばＣｕ材にＮｉメッキを施すことにより、リードフレームＬＦが形成される。

図４は図２に示した絶縁基板１および半導体素子Ｃ１，Ｃ２の組立体が図３に示した半導体素子搭載部Ｌ３Ａ上に実装された状態を示した図である。詳細には、図４（Ａ）は絶縁基板１、半導体素子Ｃ１，Ｃ２、半導体素子搭載部Ｌ３Ａ等の平面図、図４（Ｂ）は図４（Ａ）のＢ−Ｂ線に沿った断面図、図４（Ｃ）は図４（Ａ）のＣ−Ｃ線に沿った断面図である。第１の実施形態の半導体装置の製造方法では、図４に示すように、絶縁基板１および半導体素子Ｃ１，Ｃ２の組立体が半導体素子搭載部Ｌ３Ａ上に実装される。詳細には、絶縁基板１の導体パターン１Ｃとリード端子Ｌ３から延びている半導体素子搭載部Ｌ３Ａとが半田を介して接合される。

つまり、第１の実施形態の半導体装置の製造方法では、図４（Ｂ）に示すように、半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置される。また、図４（Ｃ）に示すように、半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置される。

更に、第１の実施形態の半導体装置の製造方法では、図４（Ａ）に示すように、リード端子Ｌ１とリード端子Ｌ２との間にリード端子Ｌ３が配置され、リード端子Ｌ３から延びている半導体素子搭載部Ｌ３Ａに半導体素子Ｃ１，Ｃ２が搭載される。

第１の実施形態の半導体装置の製造方法では、絶縁基板１に導体パターン１Ｃが形成され、導体パターン１Ｃと半導体素子搭載部Ｌ３Ａとが半田を介して接合されるが、第３の実施形態の半導体装置の製造方法では、代わりに、導体パターン１Ｃを省略し、絶縁基板１の絶縁層１Ａと半導体素子搭載部Ｌ３Ａとを接着剤によって接合することも可能である。

図５はコモンアノード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。詳細には、図５（Ａ）は絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの平面図、図５（Ｂ）は図５（Ａ）に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの等価回路図である。

第１の実施形態の半導体装置の製造方法では、図５（Ｂ）に示すようなコモンアノード型半導体装置が製造される場合に、図５（Ａ）に示すように、リード端子Ｌ１と導体パターン１Ｂ１とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ１の上側のアノード電極Ｃ１Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。更に、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ２の上側のアノード電極Ｃ２Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、リード端子Ｌ２と導体パターン１Ｂ２とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。

図６は第４の実施形態の半導体装置の製造方法においてコモンアノード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。

第１の実施形態の半導体装置の製造方法では、図５（Ａ）に示すように、コモンアノード型半導体装置を製造するために、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ１の上側のアノード電極Ｃ１ＡとがボンディングワイヤＢＷによって結線され、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ２の上側のアノード電極Ｃ２ＡとがボンディングワイヤＢＷによって結線されるが、第４の実施形態の半導体装置の製造方法では、図６に示すように、代わりに、コモンアノード型半導体装置を製造するために、リード端子Ｌ３と半導体素子Ｃ１の上側のアノード電極Ｃ１ＡとをボンディングワイヤＢＷによって結線し、リード端子Ｌ３と半導体素子Ｃ２の上側のアノード電極Ｃ２ＡとをボンディングワイヤＢＷによって結線することも可能である。

図７は図５に示した半導体素子Ｃ１，Ｃ２が樹脂２によって封止された状態を示した図である。第１の実施形態の半導体装置の製造方法では、図５に示した半導体素子Ｃ１，Ｃ２が、図７に示すように、樹脂２によって封止される。詳細には、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａの一部が樹脂２から突出するように、半導体素子Ｃ１，Ｃ２が樹脂２によって封止される。

図８はリード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第１の実施形態の半導体装置が完成した状態を示した図である。詳細には、図８（Ａ）は第１の実施形態の半導体装置の平面図、図８（Ｂ）は第１の実施形態の半導体装置の右側面図、図８（Ｃ）は第１の実施形態の半導体装置の底面図である。第１の実施形態の半導体装置の製造方法では、図８（Ａ）に示すように、半導体素子搭載部Ｌ３Ａの上面の一部が樹脂２の外側に露出せしめられ、図８（Ｃ）に示すように、半導体素子搭載部Ｌ３Ａの下面のすべてが樹脂２の外側に露出せしめられる。

図９はコモンカソード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。詳細には、図９（Ａ）は絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの平面図、図９（Ｂ）は図９（Ａ）に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの等価回路図である。

第１の実施形態の半導体装置の製造方法では、図９（Ｂ）に示すようなコモンカソード型半導体装置が製造される場合に、内部リードとしてのＡｌ製ボンディングワイヤＢＷの結線工程の設計変更のみが行われる。詳細には、図９（Ａ）に示すように、リード端子Ｌ１と半導体素子Ｃ１の上側のアノード電極Ｃ１Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ１とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。更に、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ２とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、リード端子Ｌ２と半導体素子Ｃ２の上側のアノード電極Ｃ２Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。

図１０は第５の実施形態の半導体装置の製造方法においてコモンカソード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。

第１の実施形態の半導体装置の製造方法では、図９（Ａ）に示すように、コモンカソード型半導体装置を製造するために、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ１とがボンディングワイヤＢＷによって結線され、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ２とがボンディングワイヤＢＷによって結線されるが、第５の実施形態の半導体装置の製造方法では、図１０に示すように、代わりに、コモンカソード型半導体装置を製造するために、リード端子Ｌ３と導体パターン１Ｂ１とをボンディングワイヤＢＷによって結線し、リード端子Ｌ３と導体パターン１Ｂ２とをボンディングワイヤＢＷによって結線することも可能である。

図１１はダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。詳細には、図１１（Ａ）は絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの平面図、図１１（Ｂ）は図１１（Ａ）に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの等価回路図である。

第１の実施形態の半導体装置の製造方法では、図１１（Ｂ）に示すようなダブラー型半導体装置が製造される場合に、内部リードとしてのＡｌ製ボンディングワイヤＢＷの結線工程の設計変更のみが行われる。詳細には、図１１（Ａ）に示すように、リード端子Ｌ１と導体パターン１Ｂ１とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ１の上側のアノード電極Ｃ１Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。更に、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ２とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、リード端子Ｌ２と半導体素子Ｃ２の上側のアノード電極Ｃ２Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。

図１２は第６の実施形態の半導体装置の製造方法においてダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。

第１の実施形態の半導体装置の製造方法では、図１１（Ａ）に示すように、ダブラー型半導体装置を製造するために、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ１の上側のアノード電極Ｃ１ＡとがボンディングワイヤＢＷによって結線され、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ２とがボンディングワイヤＢＷによって結線されるが、第６の実施形態の半導体装置の製造方法では、図１２に示すように、代わりに、ダブラー型半導体装置を製造するために、リード端子Ｌ３と半導体素子Ｃ１の上側のアノード電極Ｃ１ＡとをボンディングワイヤＢＷによって結線し、リード端子Ｌ３と導体パターン１Ｂ２とをボンディングワイヤＢＷによって結線することも可能である。

図１３はダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。詳細には、図１３（Ａ）は絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの平面図、図１３（Ｂ）は図１３（Ａ）に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３、半導体素子搭載部Ｌ３ＡおよびボンディングワイヤＢＷの等価回路図である。

第１の実施形態の半導体装置の製造方法では、図１３（Ｂ）に示すようなダブラー型半導体装置が製造される場合に、内部リードとしてのＡｌ製ボンディングワイヤＢＷの結線工程の設計変更のみが行われる。詳細には、図１３（Ａ）に示すように、リード端子Ｌ１と半導体素子Ｃ１の上側のアノード電極Ｃ１Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ１とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。更に、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ２の上側のアノード電極Ｃ２Ａとが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。また、リード端子Ｌ２と導体パターン１Ｂ２とが内部リードとしてのＡｌ製ボンディングワイヤＢＷによって結線される。

図１４は第７の実施形態の半導体装置の製造方法においてダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。

第１の実施形態の半導体装置の製造方法では、図１３（Ａ）に示すように、ダブラー型半導体装置を製造するために、半導体素子搭載部Ｌ３Ａと導体パターン１Ｂ１とがボンディングワイヤＢＷによって結線され、半導体素子搭載部Ｌ３Ａと半導体素子Ｃ２の上側のアノード電極Ｃ２ＡとがボンディングワイヤＢＷによって結線されるが、第７の実施形態の半導体装置の製造方法では、図１４に示すように、代わりに、ダブラー型半導体装置を製造するために、リード端子Ｌ３と導体パターン１Ｂ１とをボンディングワイヤＢＷによって結線し、リード端子Ｌ３と半導体素子Ｃ２の上側のアノード電極Ｃ２ＡとをボンディングワイヤＢＷによって結線することも可能である。

つまり、第１の実施形態の半導体装置の製造方法では、図５（Ａ）に示すように、コモンアノード型の半導体装置が製造される場合に、導体パターン１Ｂ１とリード端子Ｌ１とがボンディングワイヤＢＷを介して結線され、導体パターン１Ｂ２とリード端子Ｌ２とがボンディングワイヤＢＷを介して結線され、半導体素子Ｃ１の上側のアノード電極Ｃ１Ａと半導体素子搭載部Ｌ３ＡとがボンディングワイヤＢＷを介して結線され、半導体素子Ｃ２の上側のアノード電極Ｃ２Ａと半導体素子搭載部Ｌ３ＡとがボンディングワイヤＢＷを介して結線される。

更に、第１の実施形態の半導体装置の製造方法では、図９（Ａ）に示すように、コモンカソード型の半導体装置が製造される場合に、ボンディングワイヤＢＷの結線工程の設計変更のみが行われ、半導体素子Ｃ１，Ｃ２を上下逆向きに配置する設計変更は行われない。また、第１の実施形態の半導体装置の製造方法では、図１１（Ａ）および図１３（Ａ）に示すように、ダブラー型の半導体装置が製造される場合に、ボンディングワイヤＢＷの結線工程の設計変更のみが行われ、半導体素子Ｃ１，Ｃ２を上下逆向きに配置する設計変更は行われない。そのため、第１の実施形態の半導体装置の製造方法によれば、半導体素子Ｃ１，Ｃ２を上下逆向きに配置する設計変更を行う必要なく、ボンディングワイヤＢＷの結線工程の設計変更のみを行うことによって、コモンアノード型、コモンカソード型およびダブラー型のすべての半導体装置を製造することができる。

更に、第１の実施形態の半導体装置の製造方法では、図４に示すように、半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋと半導体素子搭載部Ｌ３Ａとの間に配置される絶縁層１Ａと、半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋと半導体素子搭載部Ｌ３Ａとの間に配置される絶縁層１Ａとが一部材によって形成される。詳細には、半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋと半導体素子搭載部Ｌ３Ａとの間に配置される絶縁層１Ａと、半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋと半導体素子搭載部Ｌ３Ａとの間に配置される絶縁層１Ａとが１つの絶縁基板１によって構成される。

つまり、第１の実施形態の半導体装置の製造方法では、図４に示すように、絶縁基板１を半導体素子搭載部Ｌ３Ａに対して接合する１つの工程によって、半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置されると共に、半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置される。そのため、第１の実施形態の半導体装置の製造方法によれば、絶縁基板１が２個設けられ、半導体素子Ｃ１の下側のカソード電極Ｃ１Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置される工程と、半導体素子Ｃ２の下側のカソード電極Ｃ２Ｋと半導体素子搭載部Ｌ３Ａとの間に絶縁層１Ａが配置される工程とが別個に設けられている場合よりも、工程数を低減することができる。

また、第１の実施形態の半導体装置の製造方法では、図５（Ａ）に示すように、絶縁層１Ａの前側面１Ａ３とリード端子Ｌ３との間隔が、絶縁層１Ａの前側面１Ａ１とリード端子Ｌ１との間隔よりも広くなり、絶縁層１Ａの前側面１Ａ２とリード端子Ｌ２との間隔よりも広くなるように、絶縁層１Ａの前側面１Ａ１，１Ａ２，１Ａ３が凹状に形成される。そのため、第１の実施形態の半導体装置の製造方法によれば、絶縁層１Ａの前側面１Ａ３とリード端子Ｌ３との間隔が、絶縁層１Ａの前側面１Ａ１とリード端子Ｌ１との間隔よりも広くなり、絶縁層１Ａの前側面１Ａ２とリード端子Ｌ２との間隔よりも広くなるように、絶縁層１Ａの前側面１Ａ１，１Ａ２，１Ａ３が凹状に形成されない場合よりも、半導体素子Ｃ１の上側のアノード電極Ｃ１Ａと半導体素子搭載部Ｌ３Ａとを結線するためのボンディングワイヤＢＷを短くすることができ、半導体素子Ｃ２の上側のアノード電極Ｃ２Ａと半導体素子搭載部Ｌ３Ａとを結線するためのボンディングワイヤＢＷを短くすることができる。

図１５は本発明に関連する発明の半導体装置に用いられる絶縁基板１１，１１’を示した図である。第１の実施形態の半導体装置の製造方法では、図１に示す絶縁基板１が用いられるが、本発明に関連する発明の半導体装置の製造方法では、代わりに、図１５に示す絶縁基板１１，１１’が用いられる。詳細には、図１５（Ａ）は絶縁基板１１，１１’の平面図、図１５（Ｂ）は絶縁基板１１，１１’の正面図、図１５（Ｃ）は絶縁基板１１，１１’の底面図である。図１５において、１１Ａ，１１Ａ’は絶縁基板１１，１１’の一部を構成する絶縁層を示しており、１１Ａ１，１１Ａ３は絶縁層１１Ａの前側面を示しており、１１Ａ２，１１Ａ３’は絶縁層１１Ａ’の前側面を示している。

また、図１５において、１１Ｂ１は絶縁層１１Ａの上面に形成された導体パターンを示しており、１１Ｂ２は絶縁層１１Ａ’の上面に形成された導体パターンを示しており、１１Ｃは絶縁層１１Ａの下面に形成された導体パターンを示しており、１１Ｃ’は絶縁層１１Ａ’の下面に形成された導体パターンを示している。第１の実施形態の半導体装置の製造方法では、図１に示すように、導体パターン１Ｂ１と導体パターン１Ｂ２とが単一の絶縁層１Ａ上に離間して配置されるが、本発明に関連する発明の半導体装置の製造方法では、図１５に示す絶縁基板１１と絶縁基板１１’とが半導体素子搭載部Ｌ３Ａ上に離間して配置され、その結果、導体パターン１１Ｂ１と導体パターン１１Ｂ２とが離間して配置される。

図１６は本発明に関連する他の発明の半導体装置に用いられる絶縁基板２１，２１’を示した図である。第１の実施形態の半導体装置の製造方法では、図１に示す絶縁基板１が用いられるが、本発明に関連する他の発明の半導体装置の製造方法では、代わりに、図１６に示す絶縁基板２１，２１’が用いられる。詳細には、図１６（Ａ）は絶縁基板２１，２１’の平面図、図１６（Ｂ）は絶縁基板２１，２１’の正面図、図１６（Ｃ）は絶縁基板２１，２１’の底面図である。図１６において、２１Ａ，２１Ａ’は絶縁基板２１，２１’の一部を構成する絶縁層を示している。

また、図１６において、２１Ｂ１は絶縁層２１Ａの上面に形成された導体パターンを示しており、２１Ｂ２は絶縁層２１Ａ’の上面に形成された導体パターンを示しており、２１Ｃは絶縁層２１Ａの下面に形成された導体パターンを示しており、２１Ｃ’は絶縁層２１Ａ’の下面に形成された導体パターンを示している。第１の実施形態の半導体装置の製造方法では、図１に示すように、導体パターン１Ｂ１と導体パターン１Ｂ２とが単一の絶縁層１Ａ上に離間して配置されるが、本発明に関連する他の発明の半導体装置の製造方法では、図１６に示す絶縁基板２１と絶縁基板２１’とが半導体素子搭載部Ｌ３Ａ上に離間して配置され、その結果、導体パターン２１Ｂ１と導体パターン２１Ｂ２とが離間して配置される。

図１７はリード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第８の実施形態の半導体装置が完成した状態を示した図である。詳細には、図１７（Ａ）は第８の実施形態の半導体装置の平面図、図１７（Ｂ）は第８の実施形態の半導体装置の右側面図、図１７（Ｃ）は第８の実施形態の半導体装置の底面図である。第１の実施形態の半導体装置の製造方法では、図８（Ａ）に示すように、半導体素子搭載部Ｌ３Ａの上面の一部のみが樹脂２によって覆われるが、第８の実施形態の半導体装置の製造方法では、代わりに、図１７（Ａ）に示すように、半導体素子搭載部Ｌ３Ａの上面のすべてが樹脂２によって覆われる。

図１８はリード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第９の実施形態の半導体装置が完成した状態を示した図である。詳細には、図１８（Ａ）は第９の実施形態の半導体装置の平面図、図１８（Ｂ）は第９の実施形態の半導体装置の右側面図、図１８（Ｃ）は第９の実施形態の半導体装置の底面図、図１８（Ｄ）は第９の実施形態の半導体装置の左側面図である。

第１の実施形態の半導体装置の製造方法では、図３および図８に示すように、リードフレームＬＦのうち、リード端子Ｌ１，Ｌ２，Ｌ３となる部分の曲げ加工が行われないが、第９の実施形態の半導体装置の製造方法では、代わりに、図３および図１８に示すように、リードフレームＬＦのうち、リード端子Ｌ１，Ｌ２となる部分の曲げ加工が行われる。

詳細には、第９の実施形態の半導体装置の製造方法では、図１８（Ｂ）および図１８（Ｄ）に示すように、リード端子Ｌ１の下面とリード端子Ｌ２の下面と半導体素子搭載部Ｌ３Ａの下面とが同一平面上に位置するように、リード端子Ｌ１，Ｌ２が曲げ加工される。そのため、第９の実施形態の半導体装置の製造方法によれば、面実装可能な半導体装置を製造することができる。

第１０の実施形態では、上述した第１から第９の実施形態を適宜組み合わせることも可能である。

第１の実施形態の半導体装置に用いられる絶縁基板１を示した図である。図１に示した絶縁基板１の導体パターン１Ｂ１上に半導体素子Ｃ１が実装され、導体パターン１Ｂ２上に半導体素子Ｃ２が実装された状態を示した図である。第１の実施形態の半導体装置の製造方法で用いられるリードフレームＬＦの一部を示した図である。図２に示した絶縁基板１および半導体素子Ｃ１，Ｃ２の組立体が図３に示した半導体素子搭載部Ｌ３Ａ上に実装された状態を示した図である。コモンアノード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。第４の実施形態の半導体装置の製造方法においてコモンアノード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。図５に示した半導体素子Ｃ１，Ｃ２が樹脂２によって封止された状態を示した図である。リード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第１の実施形態の半導体装置が完成した状態を示した図である。コモンカソード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。第５の実施形態の半導体装置の製造方法においてコモンカソード型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。ダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。第６の実施形態の半導体装置の製造方法においてダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。ダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。第７の実施形態の半導体装置の製造方法においてダブラー型半導体装置を製造するために、図４に示した絶縁基板１、半導体素子Ｃ１，Ｃ２、リード端子Ｌ１，Ｌ２，Ｌ３および半導体素子搭載部Ｌ３Ａに対してワイヤボンディングが行われた状態を示した図である。本発明に関連する発明の半導体装置に用いられる絶縁基板１１，１１’を示した図である。本発明に関連する他の発明の半導体装置に用いられる絶縁基板２１，２１’を示した図である。リード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第８の実施形態の半導体装置が完成した状態を示した図である。リード端子Ｌ１，Ｌ２，Ｌ３が図７に示したリードフレームＬＦから分離され、第９の実施形態の半導体装置が完成した状態を示した図である。

符号の説明

１絶縁基板
１Ａ絶縁層
１Ａ１，１Ａ２，１Ａ３前側面
１Ｂ１，１Ｂ２，１Ｃ導体パターン
ＬＦリードフレーム
Ｌ１，Ｌ２，Ｌ３リード端子
Ｌ３Ａ半導体素子搭載部
Ｌ３Ａ１穴
Ｃ１，Ｃ２半導体素子
Ｃ１Ａ，Ｃ２Ａアノード電極
Ｃ１Ｋ，Ｃ２Ｋカソード電極
ＢＷボンディングワイヤ
２樹脂

Claims

第１リード端子と第２リード端子との間に第３リード端子を配置し、第３リード端子から延びている半導体素子搭載部に第１半導体素子および第２半導体素子を搭載し、第１リード端子、第２リード端子、第３リード端子および半導体素子搭載部の一部が樹脂から突出するように、第１半導体素子および第２半導体素子を樹脂によって封止した半導体装置の製造方法において、
第１半導体素子の下側の電極と半導体素子搭載部との間に絶縁層を配置すると共に、その絶縁層の上面に形成された第１半導体素子用導体パターンと第１半導体素子の下側の電極とを接合し、
第２半導体素子の下側の電極と半導体素子搭載部との間に絶縁層を配置すると共に、その絶縁層の上面に形成された第２半導体素子用導体パターンと第２半導体素子の下側の電極とを接合し、
コモンアノード型の半導体装置が製造される場合に、第１半導体素子用導体パターンと第１リード端子とを内部リードを介して結線し、第２半導体素子用導体パターンと第２リード端子とを内部リードを介して結線し、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、
コモンカソード型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみを行い、第１半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第１半導体素子の上側の電極と第１リード端子とを内部リードを介して結線し、第２半導体素子の上側の電極と第２リード端子とを内部リードを介して結線し、
ダブラー型の半導体装置が製造される場合に、内部リードの結線工程の設計変更のみを行い、第１半導体素子用導体パターンと第１リード端子とを内部リードを介して結線し、第２半導体素子用導体パターンと第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第１半導体素子の上側の電極と第３リード端子あるいは半導体素子搭載部とを内部リードを介して結線し、第２半導体素子の上側の電極と第２リード端子とを内部リードを介して結線し、
第１半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層と、第２半導体素子の下側の電極と半導体素子搭載部との間に配置される絶縁層とを一部材によって形成し、
絶縁層の側面と第３リード端子との間隔が、絶縁層の側面と第１リード端子または第２リード端子との間隔よりも広くなるように、絶縁層の側面を凹状に形成することを特徴とする半導体装置の製造方法。
第１リード端子の下面と第２リード端子の下面と半導体素子搭載部の下面とが同一平面上に位置するように、第１リード端子および第２リード端子を曲げ加工することを特徴とする請求項１に記載の半導体装置の製造方法。