JP3935343B2 - 絶縁ゲート型バイポーラトランジスタ及びその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3935343B2 JP3935343B2 JP2001371613A JP2001371613A JP3935343B2 JP 3935343 B2 JP3935343 B2 JP 3935343B2 JP 2001371613 A JP2001371613 A JP 2001371613A JP 2001371613 A JP2001371613 A JP 2001371613A JP 3935343 B2 JP3935343 B2 JP 3935343B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating film
- insulated gate
- region
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 180
- 239000000758 substrate Substances 0.000 claims description 179
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 118
- 238000000034 method Methods 0.000 description 44
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000004904 shortening Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Description
【０００１】
【発明が属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）及びその製造方法に関する。さらに詳細には、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されたＩＧＢＴ及びその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの低いオン抵抗特性を併せもつパワートランジスタである。図２０は、このＩＧＢＴのうち、いわゆるＰＮ接合型のＩＧＢＴの部分断面図である。図２０に示されるように、このＩＧＢＴ８１０は、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。
【０００３】
図２０を参照しながらこのＩＧＢＴの構造及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレクタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリフト層８１４Ｂが形成されている（これらを総称して「Ｎベース層」８１４という。）。そして、このＮ-ドリフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion Self Align)法により、その表面が露出するようにＰウェル領域８１６が形成されている。さらに、このＰウェル領域８１６中にはその表面が露出するようにＮ+エミッタ領域８１８が形成されている。そして、Ｐウェル領域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８２２を介して、ポリシリコンなどからなるゲート電極８２４が形成されている。このゲート電極８２４は、Ｐウェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８からＮ-ドリフト層８１４Ｂに達するように配置されている。このゲート電極８２４直下のＰウェル領域表面をチャネル形成領域８２０という。Ｎ+エミッタ領域８１８とＰウェル領域８１６とを表面で短絡するようにエミッタ電極８２８が形成され、このエミッタ電極８２８はエミッタ端子Ｅに接続されている。このエミッタ電極８２８はゲート電極８２４とは層間絶縁膜８２６で絶縁されている。ゲート電極８２４はゲート端子Ｇに接続されている。Ｐ+コレクタ層８１２の表面にはコレクタ電極８３０が形成され、このコレクタ電極８３０はコレクタ端子Ｃに接続されている。
【０００４】
このＩＧＢＴ８１０は、エミッタ電極Ｅに対してコレクタ端子Ｃに正電圧を印加した状態で、エミッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８２０の表面に反転チャネルが形成され、Ｎ+エミッタ領域８１８から反転チャネルを通ってＮ-ベース層８１４内に電子が流入する。すると、これに対応して、Ｐ+コレクタ層８１２からＮベース層８１４内にホールの注入が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態となり、Ｎ-ベース層８１４が伝導度変調を起こす。このため、ＩＧＢＴ８１０は、本来は高抵抗に設定されているＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【０００５】
一方、このＩＧＢＴ８１０は、エミッタ端子Ｅに対してゲート端子Ｇに印加される電圧を閾値以下の電圧とすることによりターンオフする。すなわち、ゲート端子Ｇに印加される電圧が閾値以下となると、チャネル形成領域８２０において反転チャネルは消滅し、Ｎ+エミッタ領域８１８からの電子の流入が止まる。しかし、Ｎ-ベース層８１４内には依然として電子が存在する。Ｎ-ベース層８１４内に蓄積したホールの大部分はＰウェル領域８１６を通り、エミッタ電極８２６へ流入するが、一部はＮ-ベース層８１４内に存在する電子と再結合して消滅する。Ｎ-ベース層８１４内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
【０００６】
しかしながら、ホールは少数キャリアであるため、消滅させるのに時間がかかり、ターンオフ時間を短縮するのは容易ではない。すなわち、このＰＮ接合型のＩＧＢＴは、ターンオン時には伝導度変調が起こるためオン電圧が低いという優れた特性を示す反面、ターンオフ時にはホールを消滅させるのに時間がかかるため、ターンオフ時間が長くなり高速スイッチング特性が劣るという欠点があるのである。
【０００７】
ターンオフ時間を短縮化させる方法として、半導体基体に金などのライフタイムキラーをドープしたり、電子線や中性子を照射するなどして、キャリアのライフタイムを短くする方法が提案されている。しかしながら、これらの方法は、ターンオン時の伝導度変調の度合を大きく低下させたり、導通時の電圧降下が大きくなったり、高温時にライフタイムが長くなったりして好ましくない。
【０００８】
そこで、ＩＧＢＴのもつ上述した欠点を解消するために、上述したＰＮ接合型のＩＧＢＴとは異なる構造をもつ、いわゆるショットキー接合型のＩＧＢＴが提案されている（特開昭６１−１５０２８０号）。図２１はこのショットキー接合型のＩＧＢＴの部分断面図である。図２１に示されるように、このショットキー接合型のＩＧＢＴ９１０もＰＮ接合型のＩＧＢＴ８１０と同様に、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。
【０００９】
図２２は、ショットキー接合型のＩＧＢＴ９１０の一方の表面（以下、「素子面」ということもある。）の構造を示す図である。図２２に示されるように、このＩＧＢＴ９１０の素子面には、能動領域ＡＲと、この能動領域を取り囲むように配置された固定電位拡散領域ＤＲと、チップ周囲に形成され、やはり能動領域を取り囲むように配置されたガードリング領域ＧＲと、外部との接続に用いられるゲートパッド領域ＧＰとが形成されている。
【００１０】
図２３及び図２４は、図２２の能動領域ＡＲにおけるＣ部分の部分拡大図である。図２３では島状に形成された多数のＩＧＢＴのユニットセル（ウェル領域９１６及びソース領域９１８）が縦横に多数配列した例が示されており、図２４ではストライプ状に形成された多数のＩＧＢＴのユニットセル（ウェル領域９１６及びソース領域９１８）が横方向に多数配列した例子が示されている。なお、図２３及び図２４においては、ゲート電極などの他の表面構造は省略してある。
【００１１】
図２１を参照しながらショットキー接合型のＩＧＢＴの構造及び動作を説明する。ショットキー接合型のＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域９１６が形成されている。さらに、このＰウェル領域９１６中にはその表面が露出するようにＮ+ソース領域（Ｎ+エミッタ領域ということもある。）９１８が形成されている。そして、Ｐウェル領域９１６の表面にはＳｉＯ2などの薄いゲート絶縁膜９２２を介して、ポリシリコンなどからなるゲート電極９２４が形成されている。このゲート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+ソース領域９１８からＮ-層９１４に達するように配置されている。このゲート電極９２４直下のＰウェル領域表面をチャネル形成領域９２０という。Ｎ+ソース領域９１８とＰウェル領域９１６とを表面で短絡するようにソース電極（エミッタ電極ということもある。）９２８が形成され、このソース電極９２８はソース端子Ｓに接続されている。このソース電極９２８はゲート電極９２４とは層間絶縁膜９２６で絶縁されている。ゲート電極９２４はゲート端子Ｇに接続されている。Ｎ-層９１４の他方の表面には、「Ｎ-層９１４と接触することによりショットキー接合を形成する金属」の膜からなるドレイン電極（コレクタ電極ということもある。）９３０が形成され、このドレイン電極９３０はドレイン端子Ｄに接続されている。
【００１２】
このショットキー接合型のＩＧＢＴ９１０の動作は、上述したＰＮ接合型のＩＧＢＴ８１０の動作と基本的に同じであるが、上述したＰＮ接合型のＩＧＢＴ８１０ではＰＮ接合を介してホールが注入されているのに対して、このショットキー接合型のＩＧＢＴ９１０では、ショットキー接合を介してホールが注入されるところが異なっている。このため、上述したＰＮ接合型のＩＧＢＴ８１０と比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、従来のＰＮ接合型のＩＧＢＴ８１０よりもさらにターンオフ時間が短縮され、高速スイッチングが特性が改善されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、このショットキー接合型のＩＧＢＴにおいても、ＩＧＢＴの応用製品のインバーター特性を向上させるため、さらなる高速スイッチング特性の改善が求められている。そこで、本発明の目的は、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善されたＩＧＢＴを提供することにある。
【００１４】
【課題を解決するための手段】
（１）本発明の絶縁ゲート型バイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする。
【００１５】
ＰＮ接合型のＩＧＢＴは、図２０に示されるように、Ｐ+コレクタ層８１２とＮベース層８１４とＰウェル領域８１６とから構成されるＰＮＰバイポーラトランジスタを有しているため、このＰＮＰバイポーラトランジスタにおけるエミッタであるＰ+コレクタ層８１２からＮベース層８１４中にホールが注入される。これに対して、ショットキー接合型のＩＧＢＴは、図２１に示されるように、ドレイン電極９３０とＮ-型半導体基体９１４とＰウェル領域９１６とから構成されるバイポーラトランジスタを有しているため、このバイポーラトランジスタのエミッタに相当するドレイン電極９３０からＮ-型半導体基体９１４中にホールが注入される。
【００１６】
図１は、本発明のＩＧＢＴの部分断面図を示す図である。図１に示されるように、本発明のＩＧＢＴ１１０は、いわゆるショットキー接合型のＩＧＢＴであるため、従来のショットキー接合型のＩＧＢＴ９１０の場合と同様に、ドレイン電極１３０とＮ-型半導体基体１１４とＰウェル領域１１６とから構成されるバイポーラトランジスタを有しているため、このバイポーラトランジスタのエミッタに相当するドレイン電極１３０からＮ-型半導体基体１１４中にホールが注入される。
【００１７】
ここで、本発明のＩＧＢＴ１１０が、従来のショットキー接合型のＩＧＢＴと異なるのは、半導体基体の他方の表面の構造である。すなわち、従来のショットキー接合型のＩＧＢＴ９１０ではその他方の表面が全面に渡ってドレイン電極で覆われている構造を有しているのに対して、本発明のＩＧＢＴ１１０ではその他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成された構造を有している。
【００１８】
このため、従来のショットキー接合型のＩＧＢＴ９１０ではドレイン電極全面からホールが注入されるのに対して、本発明のＩＧＢＴ１１０では絶縁膜が開口された領域からのみホールが注入されることになる。このため、本発明のＩＧＢＴ１１０におけるバイポーラトランジスタは、従来のショットキー接合型のＩＧＢＴ９１０におけるバイポーラトランジスタより小さいバイポーラトランジスタとなる。このため、本発明のＩＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９１０の場合と同じだけのコレクタ電流ＩCを流した場合、電流密度が高くなる。すると、電流増幅率ｈFEが低くなるため、従来よりもテール電流が小さなものとなる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時には、ショットキー接合からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、本発明のＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなる。
【００１９】
（２）本発明の絶縁ゲートバイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域を有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面のうち少なくとも前記能動領域に対応する領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする。
【００２０】
本発明のＩＧＢＴは、少なくとも能動領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において半導体基体とドレイン電極とによるショットキー接合が形成されてなる。このため、本発明のＩＧＢＴは、少なくとも能動領域に対応する領域においては、上記（１）に記載のＩＧＢＴが有する効果と同様の効果を有する。
【００２１】
（３）上記（１）又は（２）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面の外周部には、前記ドレイン電極の半導体基体側に、前記絶縁膜と同一工程で形成された第２の絶縁膜が形成されてなるとともに、前記ドレイン電極は前記外周部の外側端部にまで延在しないように構成されてなることが好ましい。
【００２２】
このように構成すれば、ドレイン電極が外周部の外側端部にまで延在していないため、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができる。その結果、極めてショットキー接合面のリークの少ないＩＧＢＴとなる。
さらに、第２の絶縁膜は絶縁膜と同一工程で形成できるため、プロセスを複雑にすることもない。
【００２３】
（４）上記（３）に記載の絶縁ゲート型バイポーラトランジスタにおいては、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出するように、Ｎ+領域が形成されてなるとともに、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることが好ましい。
【００２４】
このように構成すれば、第２の絶縁膜が形成された領域においては、半導体基体に、半導体基体の側面に露出するように、Ｎ+領域が形成されてなることにより、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。
【００２５】
また、このように構成すれば、第２の絶縁膜が形成された領域においては、半導体基体に、半導体基体の側面に露出しないように、Ｐ領域が形成されてなることにより、ショットキー接合の空乏層が広がってＰ領域まで到達し、さらにＰ領域の空乏層と一体となってＰ領域を覆うように広がるので、第２の絶縁膜端部における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００２６】
（５）上記（１）乃至（４）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体がシリコンからなり、前記ドレイン電極を構成する金属のうち少なくとも前記半導体基体と接触する部分が、白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００２７】
このように構成すれば、Ｎ-型のシリコンからなる半導体基体とこれらの金属と接触することになるから確実にショットキー接合が形成される。
【００２８】
（６）上記（１）乃至（５）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記絶縁膜及び前記第２の絶縁膜として、無機絶縁膜又は有機絶縁膜を用いることができる。無機絶縁膜としては、絶縁性、化学的安定性、耐熱性などの観点から、ＳｉＯ2膜やＳｉ3Ｎ4膜などを好ましく用いることができ、有機絶縁膜としては同様の観点からポリイミドを好ましく用いることができる。これらのなかでも、ガスの放出の少ないＳｉＯ2膜を特に好ましく用いることができる。
【００２９】
（７）本発明の絶縁ゲート型バイポーラトランジスタは、上記（１）又は（２）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、を有することを特徴とする。
【００３０】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００３１】
（８）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｆ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする。
【００３２】
このため、本発明のＩＧＢＴの製造方法は、上記（７）に記載のＩＧＢＴの製造工程において、その絶縁膜形成工程で第２の絶縁膜も同時に形成するとともに、その金属膜形成工程の後に、半導体基体の他方の表面の外周部においてドレイン電極を構成する金属膜を除去する金属膜除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法が有しているの効果に加えて、以下の効果を有する。
【００３３】
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてショットキー接合面のリークの少ないＩＧＢＴを製造することができる。
【００３４】
（９）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
化学的安定性や耐熱性の観点から、
（ｄ）前記半導体基体の他方の表面の所定位置にＰ領域を形成するＰ領域形成工程と、
（ｅ）前記半導体基体の他方の表面の所定位置にＮ+領域を形成するＮ+領域形成工程と、
（ｆ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｇ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｈ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする。
【００３５】
このため、本発明のＩＧＢＴの製造方法は、上記（８）に記載のＩＧＢＴの製造工程において、その絶縁膜形成工程の前に半導体基体の他方の表面の所定位置にＰ領域を形成するＰ領域形成工程と、半導体基体の他方の表面の所定位置にＮ+領域を形成するＮ+領域形成工程とを追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法が有する効果に加えて、以下の効果を有する。
【００３６】
すなわち、半導体基体に形成されたＮ+領域の作用により、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。また、半導体基体に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００３７】
なお、上記（７）乃至（９）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００３８】
また、上記（７）乃至（９）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｅ）（又は（ａ）〜（ｆ）若しくは（ａ）〜（ｈ））の順序で工程を実施するのが好ましいが、必ずしもこの順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。また、（９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ｄ）と（ｅ）を入れ替えることもできる。
【００３９】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【００４０】
（実施形態１）
図１は、本発明の実施形態１に係るＩＧＢＴの部分断面図を示す図である。図１は、従来のＩＧＢＴ９１０の断面図である図２１に対応している。また、図２は、実施形態１に係るＩＧＢＴ１１０の他方の表面（以下、「裏面」ということもある。）の構造を示す図である。また、図３は、図２におけるＤ部分の部分拡大図であって、実施形態１に係るＩＧＢＴの裏面の第１の構造例を示す部分拡大図である。図１、図２及び図３を参照しながら、実施形態１に係るＩＧＢＴ１１０を説明する。
【００４１】
図１に示されるように、実施形態１に係るＩＧＢＴ１１０は、ショットキー接合型のＩＧＢＴであるため、基本的には、従来のショットキー接合型のＩＧＢＴ９１０と場合と同様の構造を有している。このため、本発明のＩＧＢＴ１１０は、ドレイン電極１３０とＮ-型半導体基体１１４とＰウェル領域１１６とから構成されるバイポーラトランジスタを有しており、このバイポーラトランジスタのエミッタに相当するドレイン電極１３０からＮ-型半導体基体１１４中にホールが注入される。
【００４２】
ここで、実施形態１に係るＩＧＢＴ１１０が、従来のショットキー接合型のＩＧＢＴ９１０と異なるのは、半導体基体１１４の他方の表面の構造である。すなわち、従来のショットキー接合型のＩＧＢＴ９１０ではその他方の表面が全面に渡ってドレイン電極９３０で覆われている構造を有しているのに対して、実施形態１に係るＩＧＢＴ１１０ではその他方の表面には部分的に開口された絶縁膜１３２が形成されるとともに、この絶縁膜１３２の表面側にさらにドレイン電極１３０が形成された構造を有している。
【００４３】
実施形態１に係るＩＧＢＴ１１０において、絶縁膜１３２は、能動領域全体に渡って形成されているが、拡大して見れば、図３に示されるように、島状に（互いに離散した状態で）形成されており、部分的に開口された絶縁膜となっている。
【００４４】
このため、従来のショットキー接合型のＩＧＢＴ９１０ではドレイン電極全面からホールが注入されるのに対して、実施形態１に係るＩＧＢＴ１１０では絶縁膜１３２が開口された領域からのみホールが注入されることになる。このため、実施形態１に係るＩＧＢＴ１１０におけるバイポーラトランジスタは、従来のショットキー接合型のＩＧＢＴ９１０におけるバイポーラトランジスタと比較してより小さいバイポーラトランジスタとなる。このため、図４に示されるように、実施形態１に係るＩＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９１０の場合と同じだけのコレクタ電流（例えば５Ａ（アンペア））を流した場合、より電流密度が高くなるため、電流増幅率（ｈFE）が低くなる。このため、図５に示されるように、従来よりもテール電流が小さなものとなる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時には、ショットキー接合からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１に係るＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなる。
【００４５】
図６及び図７は、実施形態１に係るＩＧＢＴ１１０の製造工程を示す図である。図６及び図７を参照しながら、実施形態１に係るＩＧＢＴの製造方法を説明する。
【００４６】
実施形態１に係るＩＧＢＴ１１０の製造方法は、以下の工程（ａ）〜（ｅ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）絶縁膜形成工程
次に、半導体基体１０８の裏面に、部分的に開口された絶縁膜１３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体１０８の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００４７】
上記製造工程を経て、図１に示したような実施形態１に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の裏面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００４８】
図８は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第２の構造例を示す部分拡大図である。図８中、破線は、第２の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図８に示されるように、この第２の構造例では、島状の絶縁膜が各ユニットセルの間に形成されている。
この第２の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００４９】
図９は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第３の構造例を示す部分拡大図である。図９中、破線は、第３の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図９に示されるように、この第３の構造例は第１の構造例とは逆のパターン構造を有していて、この構造例の絶縁膜では、開口部が島状に配置されるように、形成されている。
第３の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例や第２の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００５０】
図１０は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第４の構造例を示す図である。図９中、破線は、第４の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図９に示されるように、この第４の構造例では、ストライプ状の絶縁膜がストライプ状に形成された各ユニットセルに対応して互いに離隔して設けられている。
第４の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第３の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００５１】
（実施形態２）
図１１は、本発明の実施形態２に係るＩＧＢＴの裏面構造を説明するための図であり、図１２は、図１１のＡ−Ａ線における、実施形態２に係るＩＧＢＴの断面図である。図１３は、図１１のＢ−Ｂ線における、実施形態２に係るＩＧＢＴの断面図である。図１１、図１２及び図１３を参照しながら、実施形態２に係るＩＧＢＴ２１０を説明する。
【００５２】
図１１に示されるように、実施形態２のＩＧＢＴ２１０は、Ｎ-型の半導体基体２１４の素子面に、能動領域ＡＲと、この能動領域ＡＲの両側に形成された固定電位拡散領域ＤＲと、チップ周囲に配置されたガードリングＧＲと、中央部に配置されたゲートパッド領域ＧＰが形成されており、従来のショットキー接合型のＩＧＢＴ９１０と同じである。なお、図１１においては、素子面上に形成されている構造も参考のために一部表されている。また、実施形態２に係るＩＧＢＴ２１０は、裏面の能動領域に対応する領域には部分的に開口された絶縁膜１３２が形成されるとともに、この絶縁膜１３２の表面側にさらにドレイン電極１３０が形成された構造を有しており、この点については実施形態１に係るＩＧＢＴ１１０と同じである。
【００５３】
しかしながら、実施形態２に係るＩＧＢＴ２１０は、半導体基体２１４の裏面の外周部には、ドレイン電極２３０の半導体基体側に、絶縁膜２３２と同一工程で形成された第２の絶縁膜２３３が形成されてなるとともに、ドレイン電極２３０は外周部の外側端部にまで延在しないように構成されてなることを特徴としている。このため、ウエハをダイシングしてチップ化する際に、ドレイン電極２３０を構成する金属がチップ側面２６０（ダイシング面）にまわり込んでしまうことを確実に防止することができる。その結果、極めてショットキー接合面のリークの少ないＩＧＢＴとなる。なお、実施形態２においては、第２の絶縁膜２３３は絶縁膜２３２と同一工程で形成できるため、プロセスを複雑にすることもない。
【００５４】
このように、実施形態２に係るＩＧＢＴ２１０は、実施形態１に係るＩＧＢＴ１１０と同様に、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなるはもちろん、極めてショットキー接合面のリークの少ないさらに優れたＩＧＢＴとなる。
【００５５】
図１４及び図１５は、実施形態２に係るＩＧＢＴ２１０の製造工程を示す図である。図１４及び図１５を参照しながら、実施形態２に係るＩＧＢＴ２１０の製造方法を説明する。
【００５６】
実施形態２に係るＩＧＢＴ２１０の製造方法は、以下の工程（ａ）〜（ｆ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板２０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板２０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板２０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体２１４を形成する。
（ｄ）絶縁膜形成工程
次に、半導体基体２１４の裏面に、部分的に開口された絶縁膜２３２と第２の絶縁膜２３３とを形成する。
（ｅ）金属膜形成工程
次に、半導体基体２１４の裏面に、ドレイン電極２３０を構成する金属膜を形成する。
（ｆ）金属膜除去工程
次に、半導体基体２１４の裏面外周部において、ドレイン電極２３０を構成する金属膜を除去する。
【００５７】
上記製造工程を経て、図１２及び図１３に示したような、実施形態２に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、実施形態１に係るＩＧＢＴの製造工程において、その絶縁膜形成工程で第２の絶縁膜２３３も同時に形成するとともに、その金属膜形成工程の後に、半導体基体２１４の裏面の外周部においてドレイン電極１３０を構成する金属膜を除去する金属膜除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、実施形態１に係るＩＧＢＴの製造方法が有しているの効果に加えて、以下の効果を有する。
【００５８】
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてショットキー接合面のリークの少ないＩＧＢＴを製造することができる。
【００５９】
（実施形態３）
図１６及び図１７は、実施形態３に係るＩＧＢＴの断面図である。図１６は、実施形態２に係るＩＧＢＴ２１０の断面図である図１２に対応する図であり、図１７は、実施形態２に係るＩＧＢＴ２１０の断面図である図１３に対応する図である。図１６及び図１７を参照しながら、実施形態３に係るＩＧＢＴ３１０を説明する。
【００６０】
図１６及び図１７に示されるように、実施形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧＢＴ２１０とよく似た構造を有している。すなわち、実施形態３に係るＩＧＢＴ３１０は、裏面の能動領域に対応する領域には部分的に開口された絶縁膜３３２が形成されるとともに、この絶縁膜３３２の表面側にさらにドレイン電極３３０が形成された構造を有している。また、実施形態３に係るＩＧＢＴ３１０は、半導体基体３１４の裏面の外周部には、ドレイン電極３３０の半導体基体側に、絶縁膜３３２と同一工程で形成された第２の絶縁膜３３３が形成されてなるとともに、ドレイン電極３３０は外周部の外側端部にまで延在しないように構成されてなることを特徴としている。
【００６１】
しかしながら、実施形態３に係るＩＧＢＴ３１０は、第２の絶縁膜３３３が形成された領域においては、半導体基体３１４に、ドレイン電極３３０と接触しないように、かつ、半導体基体３１４の側面３６０に露出するように、Ｎ+領域３３６が形成されている。
また、第２の絶縁膜３３３が形成された領域においては、半導体基体３１４に、ドレイン電極３３０と接触しないように、かつ、半導体基体３１４の側面３６０に露出しないように、Ｐ領域３３４が形成されている。
【００６２】
このため、半導体基体３１４に形成されたＮ+領域３３６の作用により、半導体基体３１４の表面の反転層がこのＮ+領域３３６で止められるため、チャネル電流を低減することができる。
【００６３】
また、半導体基体３１４に形成されたＰ領域３３４の作用により、ショットキー接合の空乏層が広がってＰ領域まで到達し、さらにＰ領域の空乏層と一体となってＰ領域を覆うように広がるので、第２の絶縁膜３３３の端部における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域３３４とドレイン電極３３０とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６４】
このように、実施形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧＢＴ２１０と同様に、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善された、極めてショットキー接合面のリークの少ない優れたＩＧＢＴであるのはもちろん、チャネル電流が低減された逆接保護機能に優れた、さらに優れたＩＧＢＴである。
【００６５】
図１８及び図１９は、実施形態３に係るＩＧＢＴ３１０の製造工程を示す図である。図１８及び図１９を参照しながら、実施形態３に係るＩＧＢＴ３１０の製造方法を説明する。
【００６６】
実施形態３に係るＩＧＢＴ３１０の製造方法は、以下の工程（ａ）〜（ｈ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板３０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板３０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板３０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体３１４を形成する。
（ｄ）Ｐ領域形成工程
次に、半導体基体３０８の裏面の所定位置にＰ領域３３４を形成する。
（ｅ）Ｎ+領域形成工程
次に、半導体基体３０８の裏面の所定位置にＮ+領域３３６を形成する。
（ｆ）絶縁膜形成工程
次に、半導体基体３１４の裏面に、部分的に開口された絶縁膜３３２と第２の絶縁膜３３３とを形成する。
（ｇ）金属膜形成工程
次に、半導体基体３１４の裏面に、ドレイン電極３３０を構成する金属膜を形成する。
（ｈ）金属膜除去工程
次に、半導体基体３１４の裏面外周部において、ドレイン電極３３０を構成する金属膜を除去する。
【００６７】
上記工程を経て、図１６及び図１７に示したような実施形態３に係るＩＧＢＴ３１０が得られた。このように、この製造方法は、実施形態２に係るＩＧＢＴの製造工程おける絶縁膜形成工程の前に、半導体基体の裏面の所定位置にＰ領域を形成するＰ領域形成工程と、半導体基体の裏面の所定位置にＮ+領域を形成するＮ+領域形成工程とを追加するだけの簡単な方法である。このように簡単な方法でありながら、実施形態２に係るＩＧＢＴの製造方法が有する効果に加えて、以下の効果を有する。
【００６８】
すなわち、半導体基体に形成されたＮ+領域の作用により、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。また、半導体基体に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６９】
【発明の効果】
以上説明したように、本発明のＩＧＢＴは、半導体基体の他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなるため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。また、本発明のＩＧＢＴは、半導体基体の他方の表面のうち少なくとも能動領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなるため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。さらにまた、本発明のＩＧＢＴの製造方法によれば、以上のように優れたＩＧＢＴを簡単に製造することができる。
【図面の簡単な説明】
【図１】実施形態１に係るＩＧＢＴの断面図である。
【図２】実施形態１に係るＩＧＢＴの裏面構造を示す図である。
【図３】実施形態１に係るＩＧＢＴの裏面の第１の構造例を示す部分拡大図である。
【図４】実施形態１に係るＩＧＢＴの電流増幅率を示す図である。
【図５】実施形態１に係るＩＧＢＴのターンオフ時における電流波形図である。
【図６】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図７】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図８】実施形態１に係るＩＧＢＴの裏面の第２の構造例を示す部分拡大図である。
【図９】実施形態１に係るＩＧＢＴの裏面の第３の構造例を示す部分拡大図である。
【図１０】実施形態１に係るＩＧＢＴの裏面の第４の構造例を示す部分拡大図である。
【図１１】実施形態２に係るＩＧＢＴの裏面構造を説明するための図である。
【図１２】実施形態２に係るＩＧＢＴの断面図である。
【図１３】実施形態２に係るＩＧＢＴの断面図である。
【図１４】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図１５】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図１６】実施形態３に係るＩＧＢＴの断面図である。
【図１７】実施形態３に係るＩＧＢＴの断面図である。
【図１８】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１９】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図２０】従来のＰＮ接合型のＩＧＢＴの部分断面図である。
【図２１】従来のショットキー接合型のＩＧＢＴの部分断面図である。
【図２２】従来のショットキー接合型のＩＧＢＴの素子面構造を示す図である。
【図２３】図２２のＣの部分の部分拡大図である。
【図２４】図２２のＣの部分の部分拡大図である。
【符号の説明】
１０８ Ｎ-型半導体基板
１１０、２１０、３１０ ＩＧＢＴ
１１４、２１４、３１４ Ｎ-基体
１３０、２３０、３３０ ドレイン電極
２３１、３３１ ＳｉＯ2膜
１３２、２３２，３３２ ＳｉＯ2膜
２３３、３３３ ＳｉＯ2膜
３３４ Ｐ領域
３３６ Ｎ+領域
２６０、３６０ ダイシング面
ＡＲ 能動領域
ＧＲ ガードリング領域
ＧＰ ゲートパッド領域
ＤＲ 固定電位拡散領域
【発明が属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）及びその製造方法に関する。さらに詳細には、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されたＩＧＢＴ及びその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの低いオン抵抗特性を併せもつパワートランジスタである。図２０は、このＩＧＢＴのうち、いわゆるＰＮ接合型のＩＧＢＴの部分断面図である。図２０に示されるように、このＩＧＢＴ８１０は、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。
【０００３】
図２０を参照しながらこのＩＧＢＴの構造及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレクタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリフト層８１４Ｂが形成されている（これらを総称して「Ｎベース層」８１４という。）。そして、このＮ-ドリフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion Self Align)法により、その表面が露出するようにＰウェル領域８１６が形成されている。さらに、このＰウェル領域８１６中にはその表面が露出するようにＮ+エミッタ領域８１８が形成されている。そして、Ｐウェル領域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８２２を介して、ポリシリコンなどからなるゲート電極８２４が形成されている。このゲート電極８２４は、Ｐウェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８からＮ-ドリフト層８１４Ｂに達するように配置されている。このゲート電極８２４直下のＰウェル領域表面をチャネル形成領域８２０という。Ｎ+エミッタ領域８１８とＰウェル領域８１６とを表面で短絡するようにエミッタ電極８２８が形成され、このエミッタ電極８２８はエミッタ端子Ｅに接続されている。このエミッタ電極８２８はゲート電極８２４とは層間絶縁膜８２６で絶縁されている。ゲート電極８２４はゲート端子Ｇに接続されている。Ｐ+コレクタ層８１２の表面にはコレクタ電極８３０が形成され、このコレクタ電極８３０はコレクタ端子Ｃに接続されている。
【０００４】
このＩＧＢＴ８１０は、エミッタ電極Ｅに対してコレクタ端子Ｃに正電圧を印加した状態で、エミッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８２０の表面に反転チャネルが形成され、Ｎ+エミッタ領域８１８から反転チャネルを通ってＮ-ベース層８１４内に電子が流入する。すると、これに対応して、Ｐ+コレクタ層８１２からＮベース層８１４内にホールの注入が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態となり、Ｎ-ベース層８１４が伝導度変調を起こす。このため、ＩＧＢＴ８１０は、本来は高抵抗に設定されているＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【０００５】
一方、このＩＧＢＴ８１０は、エミッタ端子Ｅに対してゲート端子Ｇに印加される電圧を閾値以下の電圧とすることによりターンオフする。すなわち、ゲート端子Ｇに印加される電圧が閾値以下となると、チャネル形成領域８２０において反転チャネルは消滅し、Ｎ+エミッタ領域８１８からの電子の流入が止まる。しかし、Ｎ-ベース層８１４内には依然として電子が存在する。Ｎ-ベース層８１４内に蓄積したホールの大部分はＰウェル領域８１６を通り、エミッタ電極８２６へ流入するが、一部はＮ-ベース層８１４内に存在する電子と再結合して消滅する。Ｎ-ベース層８１４内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
【０００６】
しかしながら、ホールは少数キャリアであるため、消滅させるのに時間がかかり、ターンオフ時間を短縮するのは容易ではない。すなわち、このＰＮ接合型のＩＧＢＴは、ターンオン時には伝導度変調が起こるためオン電圧が低いという優れた特性を示す反面、ターンオフ時にはホールを消滅させるのに時間がかかるため、ターンオフ時間が長くなり高速スイッチング特性が劣るという欠点があるのである。
【０００７】
ターンオフ時間を短縮化させる方法として、半導体基体に金などのライフタイムキラーをドープしたり、電子線や中性子を照射するなどして、キャリアのライフタイムを短くする方法が提案されている。しかしながら、これらの方法は、ターンオン時の伝導度変調の度合を大きく低下させたり、導通時の電圧降下が大きくなったり、高温時にライフタイムが長くなったりして好ましくない。
【０００８】
そこで、ＩＧＢＴのもつ上述した欠点を解消するために、上述したＰＮ接合型のＩＧＢＴとは異なる構造をもつ、いわゆるショットキー接合型のＩＧＢＴが提案されている（特開昭６１−１５０２８０号）。図２１はこのショットキー接合型のＩＧＢＴの部分断面図である。図２１に示されるように、このショットキー接合型のＩＧＢＴ９１０もＰＮ接合型のＩＧＢＴ８１０と同様に、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。
【０００９】
図２２は、ショットキー接合型のＩＧＢＴ９１０の一方の表面（以下、「素子面」ということもある。）の構造を示す図である。図２２に示されるように、このＩＧＢＴ９１０の素子面には、能動領域ＡＲと、この能動領域を取り囲むように配置された固定電位拡散領域ＤＲと、チップ周囲に形成され、やはり能動領域を取り囲むように配置されたガードリング領域ＧＲと、外部との接続に用いられるゲートパッド領域ＧＰとが形成されている。
【００１０】
図２３及び図２４は、図２２の能動領域ＡＲにおけるＣ部分の部分拡大図である。図２３では島状に形成された多数のＩＧＢＴのユニットセル（ウェル領域９１６及びソース領域９１８）が縦横に多数配列した例が示されており、図２４ではストライプ状に形成された多数のＩＧＢＴのユニットセル（ウェル領域９１６及びソース領域９１８）が横方向に多数配列した例子が示されている。なお、図２３及び図２４においては、ゲート電極などの他の表面構造は省略してある。
【００１１】
図２１を参照しながらショットキー接合型のＩＧＢＴの構造及び動作を説明する。ショットキー接合型のＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域９１６が形成されている。さらに、このＰウェル領域９１６中にはその表面が露出するようにＮ+ソース領域（Ｎ+エミッタ領域ということもある。）９１８が形成されている。そして、Ｐウェル領域９１６の表面にはＳｉＯ2などの薄いゲート絶縁膜９２２を介して、ポリシリコンなどからなるゲート電極９２４が形成されている。このゲート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+ソース領域９１８からＮ-層９１４に達するように配置されている。このゲート電極９２４直下のＰウェル領域表面をチャネル形成領域９２０という。Ｎ+ソース領域９１８とＰウェル領域９１６とを表面で短絡するようにソース電極（エミッタ電極ということもある。）９２８が形成され、このソース電極９２８はソース端子Ｓに接続されている。このソース電極９２８はゲート電極９２４とは層間絶縁膜９２６で絶縁されている。ゲート電極９２４はゲート端子Ｇに接続されている。Ｎ-層９１４の他方の表面には、「Ｎ-層９１４と接触することによりショットキー接合を形成する金属」の膜からなるドレイン電極（コレクタ電極ということもある。）９３０が形成され、このドレイン電極９３０はドレイン端子Ｄに接続されている。
【００１２】
このショットキー接合型のＩＧＢＴ９１０の動作は、上述したＰＮ接合型のＩＧＢＴ８１０の動作と基本的に同じであるが、上述したＰＮ接合型のＩＧＢＴ８１０ではＰＮ接合を介してホールが注入されているのに対して、このショットキー接合型のＩＧＢＴ９１０では、ショットキー接合を介してホールが注入されるところが異なっている。このため、上述したＰＮ接合型のＩＧＢＴ８１０と比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、従来のＰＮ接合型のＩＧＢＴ８１０よりもさらにターンオフ時間が短縮され、高速スイッチングが特性が改善されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、このショットキー接合型のＩＧＢＴにおいても、ＩＧＢＴの応用製品のインバーター特性を向上させるため、さらなる高速スイッチング特性の改善が求められている。そこで、本発明の目的は、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善されたＩＧＢＴを提供することにある。
【００１４】
【課題を解決するための手段】
（１）本発明の絶縁ゲート型バイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする。
【００１５】
ＰＮ接合型のＩＧＢＴは、図２０に示されるように、Ｐ+コレクタ層８１２とＮベース層８１４とＰウェル領域８１６とから構成されるＰＮＰバイポーラトランジスタを有しているため、このＰＮＰバイポーラトランジスタにおけるエミッタであるＰ+コレクタ層８１２からＮベース層８１４中にホールが注入される。これに対して、ショットキー接合型のＩＧＢＴは、図２１に示されるように、ドレイン電極９３０とＮ-型半導体基体９１４とＰウェル領域９１６とから構成されるバイポーラトランジスタを有しているため、このバイポーラトランジスタのエミッタに相当するドレイン電極９３０からＮ-型半導体基体９１４中にホールが注入される。
【００１６】
図１は、本発明のＩＧＢＴの部分断面図を示す図である。図１に示されるように、本発明のＩＧＢＴ１１０は、いわゆるショットキー接合型のＩＧＢＴであるため、従来のショットキー接合型のＩＧＢＴ９１０の場合と同様に、ドレイン電極１３０とＮ-型半導体基体１１４とＰウェル領域１１６とから構成されるバイポーラトランジスタを有しているため、このバイポーラトランジスタのエミッタに相当するドレイン電極１３０からＮ-型半導体基体１１４中にホールが注入される。
【００１７】
ここで、本発明のＩＧＢＴ１１０が、従来のショットキー接合型のＩＧＢＴと異なるのは、半導体基体の他方の表面の構造である。すなわち、従来のショットキー接合型のＩＧＢＴ９１０ではその他方の表面が全面に渡ってドレイン電極で覆われている構造を有しているのに対して、本発明のＩＧＢＴ１１０ではその他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成された構造を有している。
【００１８】
このため、従来のショットキー接合型のＩＧＢＴ９１０ではドレイン電極全面からホールが注入されるのに対して、本発明のＩＧＢＴ１１０では絶縁膜が開口された領域からのみホールが注入されることになる。このため、本発明のＩＧＢＴ１１０におけるバイポーラトランジスタは、従来のショットキー接合型のＩＧＢＴ９１０におけるバイポーラトランジスタより小さいバイポーラトランジスタとなる。このため、本発明のＩＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９１０の場合と同じだけのコレクタ電流ＩCを流した場合、電流密度が高くなる。すると、電流増幅率ｈFEが低くなるため、従来よりもテール電流が小さなものとなる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時には、ショットキー接合からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、本発明のＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなる。
【００１９】
（２）本発明の絶縁ゲートバイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域を有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面のうち少なくとも前記能動領域に対応する領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする。
【００２０】
本発明のＩＧＢＴは、少なくとも能動領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において半導体基体とドレイン電極とによるショットキー接合が形成されてなる。このため、本発明のＩＧＢＴは、少なくとも能動領域に対応する領域においては、上記（１）に記載のＩＧＢＴが有する効果と同様の効果を有する。
【００２１】
（３）上記（１）又は（２）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面の外周部には、前記ドレイン電極の半導体基体側に、前記絶縁膜と同一工程で形成された第２の絶縁膜が形成されてなるとともに、前記ドレイン電極は前記外周部の外側端部にまで延在しないように構成されてなることが好ましい。
【００２２】
このように構成すれば、ドレイン電極が外周部の外側端部にまで延在していないため、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができる。その結果、極めてショットキー接合面のリークの少ないＩＧＢＴとなる。
さらに、第２の絶縁膜は絶縁膜と同一工程で形成できるため、プロセスを複雑にすることもない。
【００２３】
（４）上記（３）に記載の絶縁ゲート型バイポーラトランジスタにおいては、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出するように、Ｎ+領域が形成されてなるとともに、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることが好ましい。
【００２４】
このように構成すれば、第２の絶縁膜が形成された領域においては、半導体基体に、半導体基体の側面に露出するように、Ｎ+領域が形成されてなることにより、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。
【００２５】
また、このように構成すれば、第２の絶縁膜が形成された領域においては、半導体基体に、半導体基体の側面に露出しないように、Ｐ領域が形成されてなることにより、ショットキー接合の空乏層が広がってＰ領域まで到達し、さらにＰ領域の空乏層と一体となってＰ領域を覆うように広がるので、第２の絶縁膜端部における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００２６】
（５）上記（１）乃至（４）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体がシリコンからなり、前記ドレイン電極を構成する金属のうち少なくとも前記半導体基体と接触する部分が、白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００２７】
このように構成すれば、Ｎ-型のシリコンからなる半導体基体とこれらの金属と接触することになるから確実にショットキー接合が形成される。
【００２８】
（６）上記（１）乃至（５）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記絶縁膜及び前記第２の絶縁膜として、無機絶縁膜又は有機絶縁膜を用いることができる。無機絶縁膜としては、絶縁性、化学的安定性、耐熱性などの観点から、ＳｉＯ2膜やＳｉ3Ｎ4膜などを好ましく用いることができ、有機絶縁膜としては同様の観点からポリイミドを好ましく用いることができる。これらのなかでも、ガスの放出の少ないＳｉＯ2膜を特に好ましく用いることができる。
【００２９】
（７）本発明の絶縁ゲート型バイポーラトランジスタは、上記（１）又は（２）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、を有することを特徴とする。
【００３０】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００３１】
（８）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｆ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする。
【００３２】
このため、本発明のＩＧＢＴの製造方法は、上記（７）に記載のＩＧＢＴの製造工程において、その絶縁膜形成工程で第２の絶縁膜も同時に形成するとともに、その金属膜形成工程の後に、半導体基体の他方の表面の外周部においてドレイン電極を構成する金属膜を除去する金属膜除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法が有しているの効果に加えて、以下の効果を有する。
【００３３】
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてショットキー接合面のリークの少ないＩＧＢＴを製造することができる。
【００３４】
（９）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
化学的安定性や耐熱性の観点から、
（ｄ）前記半導体基体の他方の表面の所定位置にＰ領域を形成するＰ領域形成工程と、
（ｅ）前記半導体基体の他方の表面の所定位置にＮ+領域を形成するＮ+領域形成工程と、
（ｆ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｇ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｈ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする。
【００３５】
このため、本発明のＩＧＢＴの製造方法は、上記（８）に記載のＩＧＢＴの製造工程において、その絶縁膜形成工程の前に半導体基体の他方の表面の所定位置にＰ領域を形成するＰ領域形成工程と、半導体基体の他方の表面の所定位置にＮ+領域を形成するＮ+領域形成工程とを追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法が有する効果に加えて、以下の効果を有する。
【００３６】
すなわち、半導体基体に形成されたＮ+領域の作用により、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。また、半導体基体に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００３７】
なお、上記（７）乃至（９）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００３８】
また、上記（７）乃至（９）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｅ）（又は（ａ）〜（ｆ）若しくは（ａ）〜（ｈ））の順序で工程を実施するのが好ましいが、必ずしもこの順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。また、（９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ｄ）と（ｅ）を入れ替えることもできる。
【００３９】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【００４０】
（実施形態１）
図１は、本発明の実施形態１に係るＩＧＢＴの部分断面図を示す図である。図１は、従来のＩＧＢＴ９１０の断面図である図２１に対応している。また、図２は、実施形態１に係るＩＧＢＴ１１０の他方の表面（以下、「裏面」ということもある。）の構造を示す図である。また、図３は、図２におけるＤ部分の部分拡大図であって、実施形態１に係るＩＧＢＴの裏面の第１の構造例を示す部分拡大図である。図１、図２及び図３を参照しながら、実施形態１に係るＩＧＢＴ１１０を説明する。
【００４１】
図１に示されるように、実施形態１に係るＩＧＢＴ１１０は、ショットキー接合型のＩＧＢＴであるため、基本的には、従来のショットキー接合型のＩＧＢＴ９１０と場合と同様の構造を有している。このため、本発明のＩＧＢＴ１１０は、ドレイン電極１３０とＮ-型半導体基体１１４とＰウェル領域１１６とから構成されるバイポーラトランジスタを有しており、このバイポーラトランジスタのエミッタに相当するドレイン電極１３０からＮ-型半導体基体１１４中にホールが注入される。
【００４２】
ここで、実施形態１に係るＩＧＢＴ１１０が、従来のショットキー接合型のＩＧＢＴ９１０と異なるのは、半導体基体１１４の他方の表面の構造である。すなわち、従来のショットキー接合型のＩＧＢＴ９１０ではその他方の表面が全面に渡ってドレイン電極９３０で覆われている構造を有しているのに対して、実施形態１に係るＩＧＢＴ１１０ではその他方の表面には部分的に開口された絶縁膜１３２が形成されるとともに、この絶縁膜１３２の表面側にさらにドレイン電極１３０が形成された構造を有している。
【００４３】
実施形態１に係るＩＧＢＴ１１０において、絶縁膜１３２は、能動領域全体に渡って形成されているが、拡大して見れば、図３に示されるように、島状に（互いに離散した状態で）形成されており、部分的に開口された絶縁膜となっている。
【００４４】
このため、従来のショットキー接合型のＩＧＢＴ９１０ではドレイン電極全面からホールが注入されるのに対して、実施形態１に係るＩＧＢＴ１１０では絶縁膜１３２が開口された領域からのみホールが注入されることになる。このため、実施形態１に係るＩＧＢＴ１１０におけるバイポーラトランジスタは、従来のショットキー接合型のＩＧＢＴ９１０におけるバイポーラトランジスタと比較してより小さいバイポーラトランジスタとなる。このため、図４に示されるように、実施形態１に係るＩＧＢＴ１１０に従来のショットキー接合型のＩＧＢＴ９１０の場合と同じだけのコレクタ電流（例えば５Ａ（アンペア））を流した場合、より電流密度が高くなるため、電流増幅率（ｈFE）が低くなる。このため、図５に示されるように、従来よりもテール電流が小さなものとなる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時には、ショットキー接合からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１に係るＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなる。
【００４５】
図６及び図７は、実施形態１に係るＩＧＢＴ１１０の製造工程を示す図である。図６及び図７を参照しながら、実施形態１に係るＩＧＢＴの製造方法を説明する。
【００４６】
実施形態１に係るＩＧＢＴ１１０の製造方法は、以下の工程（ａ）〜（ｅ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）絶縁膜形成工程
次に、半導体基体１０８の裏面に、部分的に開口された絶縁膜１３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体１０８の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００４７】
上記製造工程を経て、図１に示したような実施形態１に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の裏面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００４８】
図８は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第２の構造例を示す部分拡大図である。図８中、破線は、第２の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図８に示されるように、この第２の構造例では、島状の絶縁膜が各ユニットセルの間に形成されている。
この第２の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００４９】
図９は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第３の構造例を示す部分拡大図である。図９中、破線は、第３の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図９に示されるように、この第３の構造例は第１の構造例とは逆のパターン構造を有していて、この構造例の絶縁膜では、開口部が島状に配置されるように、形成されている。
第３の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例や第２の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００５０】
図１０は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第４の構造例を示す図である。図９中、破線は、第４の構造例に係るＩＧＢＴ１１０の素子面におけるユニットセルを示している。図９に示されるように、この第４の構造例では、ストライプ状の絶縁膜がストライプ状に形成された各ユニットセルに対応して互いに離隔して設けられている。
第４の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第３の構造例の場合と同様に、オン抵抗も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００５１】
（実施形態２）
図１１は、本発明の実施形態２に係るＩＧＢＴの裏面構造を説明するための図であり、図１２は、図１１のＡ−Ａ線における、実施形態２に係るＩＧＢＴの断面図である。図１３は、図１１のＢ−Ｂ線における、実施形態２に係るＩＧＢＴの断面図である。図１１、図１２及び図１３を参照しながら、実施形態２に係るＩＧＢＴ２１０を説明する。
【００５２】
図１１に示されるように、実施形態２のＩＧＢＴ２１０は、Ｎ-型の半導体基体２１４の素子面に、能動領域ＡＲと、この能動領域ＡＲの両側に形成された固定電位拡散領域ＤＲと、チップ周囲に配置されたガードリングＧＲと、中央部に配置されたゲートパッド領域ＧＰが形成されており、従来のショットキー接合型のＩＧＢＴ９１０と同じである。なお、図１１においては、素子面上に形成されている構造も参考のために一部表されている。また、実施形態２に係るＩＧＢＴ２１０は、裏面の能動領域に対応する領域には部分的に開口された絶縁膜１３２が形成されるとともに、この絶縁膜１３２の表面側にさらにドレイン電極１３０が形成された構造を有しており、この点については実施形態１に係るＩＧＢＴ１１０と同じである。
【００５３】
しかしながら、実施形態２に係るＩＧＢＴ２１０は、半導体基体２１４の裏面の外周部には、ドレイン電極２３０の半導体基体側に、絶縁膜２３２と同一工程で形成された第２の絶縁膜２３３が形成されてなるとともに、ドレイン電極２３０は外周部の外側端部にまで延在しないように構成されてなることを特徴としている。このため、ウエハをダイシングしてチップ化する際に、ドレイン電極２３０を構成する金属がチップ側面２６０（ダイシング面）にまわり込んでしまうことを確実に防止することができる。その結果、極めてショットキー接合面のリークの少ないＩＧＢＴとなる。なお、実施形態２においては、第２の絶縁膜２３３は絶縁膜２３２と同一工程で形成できるため、プロセスを複雑にすることもない。
【００５４】
このように、実施形態２に係るＩＧＢＴ２１０は、実施形態１に係るＩＧＢＴ１１０と同様に、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴとなるはもちろん、極めてショットキー接合面のリークの少ないさらに優れたＩＧＢＴとなる。
【００５５】
図１４及び図１５は、実施形態２に係るＩＧＢＴ２１０の製造工程を示す図である。図１４及び図１５を参照しながら、実施形態２に係るＩＧＢＴ２１０の製造方法を説明する。
【００５６】
実施形態２に係るＩＧＢＴ２１０の製造方法は、以下の工程（ａ）〜（ｆ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板２０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板２０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板２０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体２１４を形成する。
（ｄ）絶縁膜形成工程
次に、半導体基体２１４の裏面に、部分的に開口された絶縁膜２３２と第２の絶縁膜２３３とを形成する。
（ｅ）金属膜形成工程
次に、半導体基体２１４の裏面に、ドレイン電極２３０を構成する金属膜を形成する。
（ｆ）金属膜除去工程
次に、半導体基体２１４の裏面外周部において、ドレイン電極２３０を構成する金属膜を除去する。
【００５７】
上記製造工程を経て、図１２及び図１３に示したような、実施形態２に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、実施形態１に係るＩＧＢＴの製造工程において、その絶縁膜形成工程で第２の絶縁膜２３３も同時に形成するとともに、その金属膜形成工程の後に、半導体基体２１４の裏面の外周部においてドレイン電極１３０を構成する金属膜を除去する金属膜除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、実施形態１に係るＩＧＢＴの製造方法が有しているの効果に加えて、以下の効果を有する。
【００５８】
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてショットキー接合面のリークの少ないＩＧＢＴを製造することができる。
【００５９】
（実施形態３）
図１６及び図１７は、実施形態３に係るＩＧＢＴの断面図である。図１６は、実施形態２に係るＩＧＢＴ２１０の断面図である図１２に対応する図であり、図１７は、実施形態２に係るＩＧＢＴ２１０の断面図である図１３に対応する図である。図１６及び図１７を参照しながら、実施形態３に係るＩＧＢＴ３１０を説明する。
【００６０】
図１６及び図１７に示されるように、実施形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧＢＴ２１０とよく似た構造を有している。すなわち、実施形態３に係るＩＧＢＴ３１０は、裏面の能動領域に対応する領域には部分的に開口された絶縁膜３３２が形成されるとともに、この絶縁膜３３２の表面側にさらにドレイン電極３３０が形成された構造を有している。また、実施形態３に係るＩＧＢＴ３１０は、半導体基体３１４の裏面の外周部には、ドレイン電極３３０の半導体基体側に、絶縁膜３３２と同一工程で形成された第２の絶縁膜３３３が形成されてなるとともに、ドレイン電極３３０は外周部の外側端部にまで延在しないように構成されてなることを特徴としている。
【００６１】
しかしながら、実施形態３に係るＩＧＢＴ３１０は、第２の絶縁膜３３３が形成された領域においては、半導体基体３１４に、ドレイン電極３３０と接触しないように、かつ、半導体基体３１４の側面３６０に露出するように、Ｎ+領域３３６が形成されている。
また、第２の絶縁膜３３３が形成された領域においては、半導体基体３１４に、ドレイン電極３３０と接触しないように、かつ、半導体基体３１４の側面３６０に露出しないように、Ｐ領域３３４が形成されている。
【００６２】
このため、半導体基体３１４に形成されたＮ+領域３３６の作用により、半導体基体３１４の表面の反転層がこのＮ+領域３３６で止められるため、チャネル電流を低減することができる。
【００６３】
また、半導体基体３１４に形成されたＰ領域３３４の作用により、ショットキー接合の空乏層が広がってＰ領域まで到達し、さらにＰ領域の空乏層と一体となってＰ領域を覆うように広がるので、第２の絶縁膜３３３の端部における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域３３４とドレイン電極３３０とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６４】
このように、実施形態３に係るＩＧＢＴ３１０は、実施形態２に係るＩＧＢＴ２１０と同様に、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善された、極めてショットキー接合面のリークの少ない優れたＩＧＢＴであるのはもちろん、チャネル電流が低減された逆接保護機能に優れた、さらに優れたＩＧＢＴである。
【００６５】
図１８及び図１９は、実施形態３に係るＩＧＢＴ３１０の製造工程を示す図である。図１８及び図１９を参照しながら、実施形態３に係るＩＧＢＴ３１０の製造方法を説明する。
【００６６】
実施形態３に係るＩＧＢＴ３１０の製造方法は、以下の工程（ａ）〜（ｈ）を有している。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板３０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板３０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板３０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体３１４を形成する。
（ｄ）Ｐ領域形成工程
次に、半導体基体３０８の裏面の所定位置にＰ領域３３４を形成する。
（ｅ）Ｎ+領域形成工程
次に、半導体基体３０８の裏面の所定位置にＮ+領域３３６を形成する。
（ｆ）絶縁膜形成工程
次に、半導体基体３１４の裏面に、部分的に開口された絶縁膜３３２と第２の絶縁膜３３３とを形成する。
（ｇ）金属膜形成工程
次に、半導体基体３１４の裏面に、ドレイン電極３３０を構成する金属膜を形成する。
（ｈ）金属膜除去工程
次に、半導体基体３１４の裏面外周部において、ドレイン電極３３０を構成する金属膜を除去する。
【００６７】
上記工程を経て、図１６及び図１７に示したような実施形態３に係るＩＧＢＴ３１０が得られた。このように、この製造方法は、実施形態２に係るＩＧＢＴの製造工程おける絶縁膜形成工程の前に、半導体基体の裏面の所定位置にＰ領域を形成するＰ領域形成工程と、半導体基体の裏面の所定位置にＮ+領域を形成するＮ+領域形成工程とを追加するだけの簡単な方法である。このように簡単な方法でありながら、実施形態２に係るＩＧＢＴの製造方法が有する効果に加えて、以下の効果を有する。
【００６８】
すなわち、半導体基体に形成されたＮ+領域の作用により、半導体基体の表面の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。また、半導体基体に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６９】
【発明の効果】
以上説明したように、本発明のＩＧＢＴは、半導体基体の他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなるため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。また、本発明のＩＧＢＴは、半導体基体の他方の表面のうち少なくとも能動領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなるため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。さらにまた、本発明のＩＧＢＴの製造方法によれば、以上のように優れたＩＧＢＴを簡単に製造することができる。
【図面の簡単な説明】
【図１】実施形態１に係るＩＧＢＴの断面図である。
【図２】実施形態１に係るＩＧＢＴの裏面構造を示す図である。
【図３】実施形態１に係るＩＧＢＴの裏面の第１の構造例を示す部分拡大図である。
【図４】実施形態１に係るＩＧＢＴの電流増幅率を示す図である。
【図５】実施形態１に係るＩＧＢＴのターンオフ時における電流波形図である。
【図６】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図７】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図８】実施形態１に係るＩＧＢＴの裏面の第２の構造例を示す部分拡大図である。
【図９】実施形態１に係るＩＧＢＴの裏面の第３の構造例を示す部分拡大図である。
【図１０】実施形態１に係るＩＧＢＴの裏面の第４の構造例を示す部分拡大図である。
【図１１】実施形態２に係るＩＧＢＴの裏面構造を説明するための図である。
【図１２】実施形態２に係るＩＧＢＴの断面図である。
【図１３】実施形態２に係るＩＧＢＴの断面図である。
【図１４】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図１５】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図１６】実施形態３に係るＩＧＢＴの断面図である。
【図１７】実施形態３に係るＩＧＢＴの断面図である。
【図１８】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１９】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図２０】従来のＰＮ接合型のＩＧＢＴの部分断面図である。
【図２１】従来のショットキー接合型のＩＧＢＴの部分断面図である。
【図２２】従来のショットキー接合型のＩＧＢＴの素子面構造を示す図である。
【図２３】図２２のＣの部分の部分拡大図である。
【図２４】図２２のＣの部分の部分拡大図である。
【符号の説明】
１０８ Ｎ-型半導体基板
１１０、２１０、３１０ ＩＧＢＴ
１１４、２１４、３１４ Ｎ-基体
１３０、２３０、３３０ ドレイン電極
２３１、３３１ ＳｉＯ2膜
１３２、２３２，３３２ ＳｉＯ2膜
２３３、３３３ ＳｉＯ2膜
３３４ Ｐ領域
３３６ Ｎ+領域
２６０、３６０ ダイシング面
ＡＲ 能動領域
ＧＲ ガードリング領域
ＧＰ ゲートパッド領域
ＤＲ 固定電位拡散領域
Claims (9)
- Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面には部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域を有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面のうち少なくとも前記能動領域に対応する領域においては、部分的に開口された絶縁膜が形成されるとともに、この絶縁膜の表面側にさらにドレイン電極が形成されることにより、前記絶縁膜が開口された領域において前記半導体基体と前記ドレイン電極とによるショットキー接合が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項１又は２に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体の他方の表面の外周部には、前記ドレイン電極の半導体基体側に、前記絶縁膜と同一工程で形成された第２の絶縁膜が形成されてなるとともに、前記ドレイン電極は前記外周部の外側端部にまで延在しないように構成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
- 請求項３に記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出するように、Ｎ+領域が形成されてなるとともに、
前記第２の絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項１乃至４のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体がシリコンからなり、前記ドレイン電極を構成する金属のうち少なくとも前記半導体基体と接触する部分が、白金、金、バナジウム、アルミニウム又はモリブデンであることを特徴とする絶縁ゲート型バイポーラトランジスタ。
- 請求項１乃至５のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいて、前記絶縁膜及び前記第２の絶縁膜が、無機絶縁膜又は有機絶縁膜であることを特徴とする絶縁ゲート型バイポーラトランジスタ。
- 請求項１又は２に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜を形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項３に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｅ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｆ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項４に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くして、Ｎ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面の所定位置にＰ領域を形成するＰ領域形成工程と、
（ｅ）前記半導体基体の他方の表面の所定位置にＮ+領域を形成するＮ+領域形成工程と、
（ｆ）前記半導体基体の他方の表面に、部分的に開口された絶縁膜と第２の絶縁膜とを形成する絶縁膜形成工程と、
（ｇ）前記半導体基体の他方の表面に、ドレイン電極を構成する金属膜を形成する金属膜形成工程と、
（ｈ）前記半導体基体の他方の表面の外周部において、前記ドレイン電極を構成する金属膜を除去する金属膜除去工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371613A JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371613A JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174168A JP2003174168A (ja) | 2003-06-20 |
| JP3935343B2 true JP3935343B2 (ja) | 2007-06-20 |
Family
ID=19180633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371613A Expired - Lifetime JP3935343B2 (ja) | 2001-12-05 | 2001-12-05 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3935343B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080064185A (ko) * | 2005-10-28 | 2008-07-08 | 닛산 지도우샤 가부시키가이샤 | 반도체 제조 장치 및 반도체 장치 |
| JP2010062377A (ja) * | 2008-09-04 | 2010-03-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5721339B2 (ja) * | 2010-04-01 | 2015-05-20 | 三菱電機株式会社 | 半導体装置 |
| CN103094332B (zh) * | 2013-01-30 | 2016-03-30 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
| DE102013009985B4 (de) | 2013-06-14 | 2019-06-13 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor, herstellbar in einer grabenisolierten SOI-Technologie und Verfahren zu seiner Herstellung |
| CN108463885A (zh) * | 2015-12-11 | 2018-08-28 | 罗姆股份有限公司 | 半导体装置 |
| CN107452618B (zh) * | 2017-06-19 | 2019-11-26 | 西安电子科技大学 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
| WO2024057654A1 (ja) * | 2022-09-14 | 2024-03-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-12-05 JP JP2001371613A patent/JP3935343B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174168A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403366B2 (ja) | 半導体装置およびその製造方法 | |
| JP6524666B2 (ja) | 半導体装置 | |
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| JP2002222952A (ja) | 高耐圧半導体装置 | |
| JP5321377B2 (ja) | 電力用半導体装置 | |
| US10403554B2 (en) | Method for manufacturing semiconductor device | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104303285A (zh) | 半导体装置以及半导体装置的制造方法 | |
| US11527660B2 (en) | Semiconductor device with a lifetime killer region in the substrate | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| US11239352B2 (en) | Self-aligned and robust IGBT devices | |
| JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2024019464A (ja) | 半導体装置 | |
| JP7068994B2 (ja) | 半導体装置 | |
| US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
| JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JPH0621358A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2015213193A (ja) | Ｉｇｂｔ | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JP4097416B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2020072137A (ja) | 半導体装置 | |
| JP3895147B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3935343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |