JP7132340B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7132340B2
JP7132340B2 JP2020542477A JP2020542477A JP7132340B2 JP 7132340 B2 JP7132340 B2 JP 7132340B2 JP 2020542477 A JP2020542477 A JP 2020542477A JP 2020542477 A JP2020542477 A JP 2020542477A JP 7132340 B2 JP7132340 B2 JP 7132340B2
Authority
JP
Japan
Prior art keywords
outer peripheral
bonding material
peripheral edge
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020542477A
Other languages
English (en)
Other versions
JPWO2021152795A1 (ja
Inventor
陽 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021152795A1 publication Critical patent/JPWO2021152795A1/ja
Application granted granted Critical
Publication of JP7132340B2 publication Critical patent/JP7132340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Description

本開示は、半導体装置および電力変換装置に関するものである。
従来、半導体装置の小型化および高放熱化を目的として、熱伝導率の優れた金属で形成されたヒートスプレッダに半導体素子が接合材によって接合された半導体装置がある。ヒートスプレッダと半導体素子と接合材とは封止樹脂によって封止されている。
例えば、特開平９－８２０９号公報（特許文献１）では、半導体装置は、放熱部材（ヒートスプレッダ）と、Ａｇ（銀）ペースト（接合材）と、半導体チップ（半導体素子）と、モールド樹脂（封止樹脂）と、タブと、接着剤とを備えている。Ａｇペーストは、半導体チップの外周端よりも内側に配置されている。半導体チップは、半導体チップの外周端とＡｇペーストとの間に配置された露出面を有している。外周端および露出面は、Ａｇペーストから露出している。
タブは、半導体チップの外周端よりも内側において、半導体チップと放熱部材とに挟み込まれている。タブの一方端は、Ａｇペーストによって半導体チップに接合されている。タブの他方端は、接着剤によって放熱部材に接合されている。このため、半導体チップは、Ａｇペースト、タブおよび接着剤を介して放熱部材に接続されている。
特開平９－８２０９号公報
上記公報に記載された半導体装置では、半導体チップ（半導体素子）の外周端（第１外周端）および露出面がＡｇペースト（接合材）から露出しているため、半導体チップの端部に生じる熱応力が小さくなり得る。しかしながら、半導体チップは、Ａｇペースト、タブおよび接着剤を介して放熱部材（ヒートスプレッダ）に接続されている。このため、半導体チップと放熱部材とは、Ａｇペーストによって直接接合されていない。よって、半導体チップと放熱部材とを精度良く配置することが難しい。
本開示は上記課題に鑑みてなされたものであり、その目的は、半導体素子の端部に生じる熱応力を小さくでき、かつ半導体素子とヒートスプレッダとを精度良く配置できる半導体装置および電力変換装置を提供することである。
本開示の半導体装置は、半導体素子と、接合材と、ヒートスプレッダと、封止樹脂とを備えている。半導体素子は、主面を含んでいる。主面は、第１外周端を有している。接合材は、主面に配置されている。ヒートスプレッダは、接合材によって主面に接合されている。封止樹脂は、半導体素子と、接合材と、ヒートスプレッダとを封止している。ヒートスプレッダは、本体部と、突出部とを含んでいる。本体部は、接合材に対して半導体素子とは反対側に配置されている。突出部は、第１外周端よりも内側において本体部から主面に向かって突出している。突出部は、突出面を含んでいる。突出部は、接合材によって主面に接合されている。半導体素子は、接合材によって突出部に接合された第１電極を含んでいる。主面は、露出面を有している。露出面は、第１外周端と接合材との間に配置されている。第１外周端および露出面は、接合材から露出している。第１外周端および露出面は、封止樹脂に封止されている。第１電極が露出面を有する主面を含んでいる。接合材は、突出面を延長した位置で接する第１接合部と、第２接合部とを含んでいる。第１接合部は、第１外周端よりも内側において高さ位置で主面から突出面まで延びている。第１接合部の寸法は、突出面を延長した位置を起点として突出面から主面に向かって大きくなっている。第２接合部は、第１外周端よりも内側において高さ位置で突出面から本体部に向かって延びている。
本開示の半導体装置によれば、第１外周端および露出面は、接合材から露出している。このため、半導体素子の端部に生じる熱応力を小さくすることができる。また、突出部は、接合材によって主面に接合されている。このため、半導体素子とヒートスプレッダとは、接合材によって直接接合されている。よって、半導体素子とヒートスプレッダとを精度良く配置することができる。
実施の形態１に係る半導体装置の第１の構成を概略的に示す断面図である。 図１のＩＩ－ＩＩ線に沿った断面図である。 図１のＩＩＩ領域の拡大図である。 実施の形態１に係る半導体装置の第２の構成を概略的に示し、図３に対応する拡大図である。 実施の形態１に係る半導体装置の第３の構成を概略的に示し、図３に対応する拡大図である。 実施の形態１に係るヒートスプレッダの構成を概略的に示す上面図である。 図６のＶＩＩ－ＶＩＩ線に沿った断面図である。 第１距離とせん断応力比との関係および閾値を概略的に示すグラフである。 実施の形態１の変形例に係る半導体装置の構成を概略的に示す断面図である。 図９のＸ領域の拡大図である。 実施の形態２に係る半導体装置の構成を概略的に示す断面図である。 実施の形態２に係るヒートスプレッダの構成を概略的に示す上面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿った断面図である。 実施の形態３に係る半導体装置の構成を概略的に示す断面図である。 実施の形態４に係る電力変換装置の構成を概略的に示すブロック図である。
以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
実施の形態１．
図１～図８を用いて、実施の形態１に係る半導体装置１００の構成を説明する。なお、図２では、説明の便宜のため、封止樹脂９および第２配線部材６１は図示されていない。図１に示されるように、半導体装置１００は、半導体素子１と、接合材２と、ヒートスプレッダ３と、封止樹脂９とを含んでいる。半導体装置１００は、配線接合材５と、金属層７と、絶縁層８と、第１配線部材６０と、第２配線部材６１とをさらに含んでいてもよい。半導体装置１００は、電力用のパワー半導体装置である。
図１に示されるように、半導体素子１は、主面１Ｍと、裏面１Ｂと、側面１Ｓとを含んでいる。主面１Ｍは、第１外周端１ｏを有している。主面１Ｍは、露出面１ｅと、接合面１ｊとを有している。露出面１ｅは、第１外周端１ｏと接合材２との間に配置されている。第１外周端１ｏおよび露出面１ｅは、接合材２から露出している。第１外周端１ｏおよび露出面１ｅは、封止樹脂９に封止されている。接合面１ｊは、接合材２に覆われている。
裏面１Ｂは、主面１Ｍに対向している。裏面１Ｂは、半導体素子１の中心に対して主面１Ｍとは反対側に配置されている。裏面１Ｂは、裏面外周端１ｏ２（図３参照）を有している。裏面外周端１ｏ２（図３参照）は、接合材２および配線接合材５から露出している。裏面外周端１ｏ２（図３参照）は、封止樹脂９に封止されている。
図１に示されるように、本実施の形態において、半導体素子１は、素子部１０と、第１電極１１と、第２電極１２とを含んでいる。素子部１０は、第１電極１１と第２電極１２とに挟み込まれている。第１電極１１は、接合材２によって突出部３１に接合されている。本実施の形態において、第１電極１１は、主面１Ｍを含んでいる。第２電極１２は、素子部１０に対して第１電極１１とは反対側に配置されている。第２電極１２は、配線接合材５によって配線部材に接合されている。本実施の形態において、第２電極１２は、裏面１Ｂを含んでいる。
半導体素子１は、電力用のパワー半導体素子である。半導体素子１の材料は、例えば、珪素（Ｓｉ）または炭化珪素（ＳｉＣ）などを含んでいる。半導体素子１の種類は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、フリーホイールダイオード（ＦＷＤ：Free Wheel Diode）および金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）などである。なお、半導体素子１の種類は、これらに限られない。本実施の形態において、半導体装置１００は、１つの半導体素子１を含んでいるが、半導体装置１００は、複数の半導体素子１を含んでいてもよい。
第１電極１１および第２電極１２は、例えば、制御信号電極および主電極のうち少なくともいずれかである。なお、第１電極１１および第２電極１２は、これらに限られない。第１電極１１および第２電極１２の材料は、優れた電気的特性および機械的特性を有する金属である。第１電極１１および第２電極１２の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくともいずれかを含んでいる。第１電極１１および第２電極１２の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくとも１つを主成分として含む合金であってもよい。
図１に示されるように、ヒートスプレッダ３は、接合材２によって主面１Ｍに接合されている。ヒートスプレッダ３は、本体部３０と、突出部３１とを含んでいる。本体部３０は、接合材２に対して半導体素子１とは反対側に配置されている。本実施の形態において、本体部３０は、接合材２から離れて配置されている。
図１に示されるように、突出部３１は、第１外周端１ｏよりも内側において本体部３０から主面１Ｍに向かって突出している。突出部３１は、接合材２によって主面１Ｍに接合されている。突出部３１は、主面１Ｍとで接合材２を挟み込んでいる。
ヒートスプレッダ３の材料は、優れた電気的特性および機械的特性を有する金属である。ヒートスプレッダ３の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくともいずれかを含んでいてもよい。ヒートスプレッダ３の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくとも１つを主成分として含む合金であってもよい。ヒートスプレッダ３の材料は、炭化珪素（ＳｉＣ）とアルミニウム（Ａｌ）とを含む複合材（Ａｌ－ＳｉＣ）であってもよい。なお、ヒートスプレッダ３の材料は、これらに限られない。本実施の形態において、半導体装置１００は、１つのヒートスプレッダ３を含んでいるが、半導体装置１００は、複数のヒートスプレッダ３を含んでいてもよい。
図１に示されるように、接合材２は、主面１Ｍに配置されている。接合材２は、主面１Ｍと突出部３１との間に配置されている。接合材２は、接合面１ｊに配置されている。接合材２は、第１外周端１ｏに達していない。半導体素子１は、接合材２によってヒートスプレッダ３に電気的に接続されている。
配線接合材５は、半導体素子１に対して接合材２とは反対側に配置されている。配線接合材５は、裏面１Ｂと配線接合材５との間に配置されている。配線接合材５は、平面視で裏面外周端１ｏ２（図３参照）よりも内側において裏面１Ｂに配置されている。なお、本実施の形態において、平面視の方向は、ヒートスプレッダ３から半導体素子１に向かう方向である。配線接合材５は、裏面外周端１ｏ２（図３参照）に達していない。
接合材２および配線接合材５の材料は、例えば、鉛（Ｐｂ）またはスズ（Ｓｎ）を含む高温用はんだ、銀（Ａｇ）ナノ粒子ペースト、または銀（Ａｇ）粒子およびエポキシ樹脂などを含む導電性接着剤である。なお、接合材２および配線接合材５の材料は、これらに限られない。
図１に示されるように、第１配線部材６０は、配線接合材５によって第２電極１２に接合されている。これにより、第１配線部材６０は、半導体素子１に電気的に接続されている。なお、半導体装置１００が配線接合材５を含んでいない場合、第１配線部材６０は、例えば、ワイヤなどによって半導体素子１に電気的に接続されている。第２配線部材６１は、ヒートスプレッダ３に接合されている。これにより、第２配線部材６１は、ヒートスプレッダ３および接合材２を介して半導体素子１に電気的に接続されている。
第１配線部材６０および第２配線部材６１の材料は、望ましくは、高い電気伝導性を有している。第１配線部材６０および第２配線部材６１の材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、または銅（Ｃｕ）もしくはアルミニウム（Ａｌ）を含む合金などである。なお、第１配線部材６０および第２配線部材６１の材料は、これらに限られない。
図１に示されるように、絶縁層８は、ヒートスプレッダ３に対して半導体素子１とは反対側に配置されている。絶縁層８は、本体部３０に接合されている。絶縁層８は、ヒートスプレッダ３と金属層７とに挟み込まれている。絶縁層８は、ヒートスプレッダ３と金属層７とを電気的に絶縁している。絶縁層８は、封止樹脂９に封止されていてもよいし、封止樹脂９から露出していてもよい。絶縁層８は、封止樹脂９の内部に配置されていなくてもよい。
絶縁層８の材料は、例えば、図示されないセラミックスフィラーが充填された有機材料である。有機材料は、例えば、エポキシ樹脂、ポリイミド樹脂またはシアネート系樹脂などである。図示されないセラミックスフィラーの材料は、例えば、アルミナ（酸化アルミニウム）、窒化アルミニウム（ＡｌＮ）または窒化ホウ素（ＢＮ）などである。絶縁層８は、例えば、セラミックス基板であってもよい。セラミックス基板の材料は、例えば、アルミナ（酸化アルミニウム）、窒化アルミニウム（ＡｌＮ）または窒化ホウ素（ＢＮ）などである。なお、絶縁層８の材料は、これらに限られない。
図１に示されるように、金属層７は、絶縁層８に対してヒートスプレッダ３とは反対側に配置されている。金属層７は、絶縁層８に接続されている。金属層７は、封止樹脂９から少なくとも部分的に露出している。金属層７は、絶縁層８に対してヒートスプレッダ３とは反対側で封止樹脂９から露出している。金属層７は、封止樹脂９の内側に配置されていなくてもよい。
金属層７の材料は、優れた熱的特性および機械的特性を有する金属である。金属層７の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくともいずれかを含んでいる。金属層７の材料は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）および金（Ａｕ）のうち少なくとも１つを主成分として含む合金であってもよい。
図１に示されるように、封止樹脂９は、半導体素子１と、接合材２と、ヒートスプレッダ３とを封止している。第１配線部材６０および第２配線部材６１は、封止樹脂９から部分的に露出している。封止樹脂９は、接合材２および配線接合材５よりも低い弾性率を有している。封止樹脂９は、絶縁性を有している。封止樹脂９の材料は、例えば、熱硬化性樹脂、ウレタン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂およびゴム材などである。複数の封止樹脂９の材料が組み合わせられていてもよい。封止樹脂９の材料は、例えば、ゲル状のシリコン樹脂と、シリコン樹脂の上に重ねられたエポキシ樹脂とを含んでいてもよい。
本実施の形態において、封止樹脂９の材料は、トランスファーモールド樹脂である。このため、封止樹脂９は、加圧および加熱されることによって成形されている。
図２に示されるように、接合材２は、平面視で第１外周端１ｏよりも内側に配置されている。接合材２は、第２外周端２ｏを含んでいる。第２外周端２ｏは、平面視で第１外周端１ｏよりも内側に配置されている。第２外周端２ｏは、第１外周端１ｏに取り囲まれている。
図２および図３に示されるように、突出部３１は、平面視で第１外周端１ｏよりも内側に配置されている。突出部３１は、突出面３ｓを含んでいる。突出面３ｓは、第３外周端３ｏを有している。第３外周端３ｏは、平面視で第１外周端１ｏよりも内側に配置されている。第３外周端３ｏは、平面視で第１外周端１ｏに取り囲まれている。第３外周端３ｏは、平面視で第２外周端２ｏよりも内側に配置されていてもよい。
図３に示されるように、露出面１ｅは、第１外周端１ｏと接合材２との間に配置されている。露出面１ｅは、第１外周端１ｏから内側に向かって延びている。露出面１ｅは、第１外周端１ｏから第２外周端２ｏまで延びている。接合面１ｊは、第２外周端２ｏよりも内側に配置されている。側面１Ｓは、主面１Ｍの第１外周端１ｏと裏面１Ｂの裏面外周端１ｏ２との間に配置されている。側面１Ｓは、接合材２および配線接合材５から露出している。側面１Ｓは、封止樹脂９に封止されている。
図３に示されるように、接合材２の第２外周端２ｏは、主面１Ｍに配置されている。露出面１ｅを挟む第１外周端１ｏと第２外周端２ｏとの第１距離Ｄ１は、５０μｍ以上３００μｍ以下である。図２および図３に示されるように、第１距離Ｄ１は、第１外周端１ｏと第２外周端２ｏとの最短距離である。
図３に示されるように、突出面３ｓは、接合材２に接合されている。接合材２は、突出面３ｓの全面を覆っている。接合材２は、突出面３ｓの第３外周端３ｏに達している。突出面３ｓに沿った第１外周端１ｏと第３外周端３ｏとの第２距離Ｄ２は、５０μｍ以上３００μｍ以下である。図２および図３に示されるように、第２距離Ｄ２は、第１外周端１ｏと第３外周端３ｏとの平面視での最短距離である。
接合材２が平面視で第１外周端１ｏよりも内側に配置されており、かつ第１距離Ｄ１が５０μｍ以上３００μｍ以下である限り、接合材２の形状は、適宜に決められてもよい。例えば、接合材２の寸法が突出面３ｓから接合面１ｊに向かって大きくなるように接合材２が構成されていてもよい。接合材２は、接合面１ｊにおいて突出面３ｓよりも外側に濡れ広がっていてもよい。第１距離Ｄ１は、第２距離Ｄ２よりも小さくてもよい。
図４に示されるように、例えば、接合材２の寸法が突出面３ｓおよび接合面１ｊにおいて同じになるように接合材２が構成されていてもよい。接合材２は、接合面１ｊにおいて突出面３ｓと同じだけ濡れ広がっていてもよい。第１距離Ｄ１は、第２距離Ｄ２と同じであってもよい。第３外周端３ｏは、平面視で第２外周端２ｏに重なっていてもよい。
図５に示されるように、例えば、接合材２の寸法が突出面３ｓから接合面１ｊに向かって小さくなるように接合材２が構成されていてもよい。接合材２は、接合面１ｊにおいて突出面３ｓよりも内側に濡れ広がっていてもよい。第１距離Ｄ１は、第２距離Ｄ２よりも大きくてもよい。第３外周端３ｏは、平面視で第２外周端２ｏよりも外側に配置されていてもよい。
図６および図７に示されるように、突出部３１の外周端（第３外周端３ｏ）は、本体部３０の外周端よりも内側に配置されている。
図８および図３を参照して、第１距離Ｄ１とせん断応力比Ｒとの関係について説明する。本実施の形態において、裏面１Ｂの裏面外周端１ｏ２に生じているせん断応力（熱応力）が解析されることによって、せん断応力比Ｒが算出されている。せん断応力比Ｒとは、第１距離Ｄ１が０であるとき（接合材２が第１外周端１ｏに達しているとき）において裏面外周端１ｏ２に生じているせん断応力の大きさを１と見なした場合における、裏面外周端１ｏ２に生じているせん断応力の大きさである。
図８において、破線は、閾値Ｔを示す。せん断応力比Ｒが閾値Ｔよりも大きい場合、半導体素子１の端部近傍において不具合が生じ得る。せん断応力比Ｒが閾値Ｔよりも大きい場合、例えば、半導体素子１の端部において封止樹脂９が半導体素子１から剥離し得る。せん断応力比Ｒが閾値Ｔよりも大きい場合、例えば、半導体素子１の端部を覆う封止樹脂９にクラックが生じ得る。閾値Ｔは、実際に封止樹脂９にクラックが生じた半導体装置１００の構造を解析することによって算出された。本実施の形態において、図８に示されるように、閾値Ｔは、０．９４５である。
図８に示されるように、第１距離Ｄ１が５０μｍ以上３００μｍ以下である場合、せん断応力比Ｒは、閾値Ｔ以下である。このため、第１距離Ｄ１が５０μｍ以上３００μｍ以下である場合、半導体素子１の端部近傍に不具合が生じることが抑制される。
図８に示されるように、第１距離Ｄ１が５０μｍ未満である場合、せん断応力比Ｒは、閾値Ｔ以上である。このため、第１距離Ｄ１が５０μｍ未満である場合、半導体素子１の端部近傍に不具合が生じ得る。接合材２が第１外周端１ｏに達している場合、第１距離Ｄ１が０であるため、半導体素子１の端部近傍に不具合が生じ得る。
図８に示されるように、第１距離Ｄ１が大きい場合、せん断応力比Ｒは、閾値Ｔ以上である。このため、第１距離Ｄ１が大きい場合、半導体素子１の端部近傍に不具合が生じ得る。具体的には、第１距離Ｄ１が３００μｍよりも大きい場合、半導体素子１の端部近傍に不具合が生じ得る。
次に、図９および図１０を用いて、実施の形態１の変形例に係る半導体装置１００の構成を説明する。以下、実施の形態１の変形例について図９および図１０に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
図９に示されるように、実施の形態１の変形例において、接合材２は、主面１Ｍと本体部３０との間に配置されている。図１０に示されるように、接合材２は、第１接合部２０と、第２接合部２１とを含んでいる。第１接合部２０は、第１外周端１ｏよりも内側において高さ位置で主面１Ｍから突出面３ｓまで延びている。第２接合部２１は、第１外周端１ｏよりも内側において高さ位置で突出面３ｓから本体部３０に向かって延びている。第２接合部２１は、本体部３０に達していてもよい。第２接合部２１は、第３外周端３ｏよりも外側に配置されている。図９および図１０に示されるように、第２接合部２１は、突出部３１の側面を少なくとも部分的に覆っていてもよい。
続いて、本実施の形態の作用効果を説明する。
実施の形態１に係る半導体装置１００によれば、図３に示されるように、露出面１ｅは、第１外周端１ｏと接合材２との間に配置されている。第１外周端１ｏおよび露出面１ｅは、接合材２から露出している。このため、接合材２は、第１外周端１ｏに達していない。よって、半導体素子１の端部に生じる熱応力を小さくすることができる。
図３を参照して、第１外周端１ｏおよび露出面１ｅが接合材２から露出していることによって半導体素子１の端部に生じる熱応力が小さくなるメカニズムを詳細に説明する。図３に示されるように、第１外周端１ｏおよび露出面１ｅは、接合材２から露出している。露出面１ｅおよび第１外周端１ｏは、封止樹脂９に封止されている。封止樹脂９は、接合材２よりも低い弾性率を有している。このため、半導体素子１の端部（第１外周端１ｏ）は、接合材２が第１外周端１ｏに達している場合よりも、変形しやすい。具体的には、半導体素子１の端部は、上下方向に変形しやすい。よって、半導体素子１の端部において第１外周端１ｏと封止樹脂９との間に生じる熱応力を接合材２が第１外周端１ｏに達している場合よりも小さくすることができる。
図３に示されるように、第１外周端１ｏおよび露出面１ｅが接合材２から露出しているため、半導体素子１の端部に生じる熱応力を小さくすることができる。このため、半導体素子１の端部において、半導体素子１が封止樹脂９から剥離することを抑制でき、半導体素子１の端部を覆う封止樹脂９にクラックが生じることを抑制できる。
図３に示されるように、突出部３１は、第１外周端１ｏよりも内側において本体部３０から主面１Ｍに向かって突出している。突出部３１は、接合材２によって主面１Ｍに接合されている。このため、半導体素子１とヒートスプレッダ３とは、接合材２によって直接接合されている。よって、半導体素子１とヒートスプレッダ３とを精度良く配置することができる。
図３に示されるように、露出面１ｅを挟む第１外周端１ｏと第２外周端２ｏとの第１距離Ｄ１は、５０μｍ以上３００μｍ以下である。図８に示されるように、第１距離Ｄ１が５０μｍ以上３００μｍ以下である場合、せん断応力比Ｒが閾値Ｔを下回るため、半導体素子１の端部において封止樹脂９が半導体素子１から剥離することを抑制でき、半導体素子１の端部を覆う封止樹脂９にクラックが生じることを抑制できる。実施の形態１に係る半導体装置１００によれば、第１距離Ｄ１が５０μｍ以上３００μｍ以下であるため、半導体素子１の端部において封止樹脂９が半導体素子１から剥離することを抑制でき、半導体素子１の端部を覆う封止樹脂９にクラックが生じることを抑制できる。
図３に示されるように、突出面３ｓに沿った第１外周端１ｏと第３外周端３ｏとの第２距離Ｄ２は、５０μｍ以上３００μｍ以下である。接合材２は、突出面３ｓと主面１Ｍとの間に配置されている。図３および図４に示されるように、第２外周端２ｏは、平面視で第３外周端３ｏよりも外側または第３外周端３ｏに重なる位置に配置され得る。このため、第２距離Ｄ２が５０μｍ以上３００μｍ以下である場合、第１距離Ｄ１は５０μｍ以上３００μｍ以下になり得る。よって、第１距離Ｄ１が５０μｍ以上３００μｍ以下であるため、半導体素子１の端部において封止樹脂９が半導体素子１から剥離することを抑制でき、半導体素子１の端部を覆う封止樹脂９にクラックが生じることを抑制できる。
封止樹脂９の材料は、トランスファーモールド樹脂である。このため、封止樹脂９は、トランスファーモールド工程によって成形され得る。
図３に示されるように、裏面外周端１ｏ２および側面１Ｓは、接合材２および配線接合材５から露出している。裏面外周端１ｏ２および側面１Ｓは、封止樹脂９に封止されている。封止樹脂９は、接合材２および配線接合材５よりも低い弾性率を有している。このため、半導体素子１の端部（裏面外周端１ｏ２および側面１Ｓ）は、接合材２および配線接合材５が裏面外周端１ｏ２および側面１Ｓに達している場合よりも、変形しやすい。よって、半導体素子１の端部において裏面外周端１ｏ２および側面１Ｓと封止樹脂９との間に生じる熱応力を接合材２および配線接合材５が裏面外周端１ｏ２および側面１Ｓに達している場合よりも小さくすることができる。
仮に、接合材２が高さ位置で主面１Ｍと突出面３ｓとの間にのみ配置されていた場合、接合材２の量が増えると接合材２は主面１Ｍ上で広がりやすいため、接合材２が第１外周端１ｏに達し得る。この場合、第１外周端１ｏと封止樹脂９との間に生じる熱応力が大きくなり得る。
実施の形態１の変形例に係る半導体装置１００によれば、図１０に示されるように、接合材２は、第２接合部２１を含んでいる。第２接合部２１は、高さ位置で突出面３ｓから本体部３０に向かって延びている。これにより、接合材２の量が増えたとしても、第２接合部２１が突出面３ｓから本体部３０に向かって流れ出すことができる。よって、接合材２が主面１Ｍ上で広がることが抑制されるため、接合材２の量が増えたとしても、接合材２が第１外周端１ｏに達することを抑制できる。したがって、接合材２の量が増えたとしても、露出面１ｅが接合材２から露出し得る。これにより、接合材２の量が増えたとしても、半導体装置１００を容易に製造することができるため、半導体装置１００の製造コストを小さくすることができる。
実施の形態２．
次に、図１１～図１３を用いて、実施の形態２に係る半導体装置１００の構成を説明する。実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１１に示されるように、実施の形態２において、ヒートスプレッダ３は、周辺部３２をさらに含んでいる。周辺部３２は、本体部３０から主面１Ｍに向かって突出している。
図１２に示されるように、周辺部３２は、接合材２から離れて配置されている。周辺部３２は、突出部３１から隙間を空けて突出部３１を取り囲んでいる。
図１３に示されるように、周辺部３２は、突出部３１と同じ厚みを有している。板状部材に溝Ｇが設けられることによって、本体部３０と、突出部３１と、周辺部３２とを含むヒートスプレッダ３が形成されていてもよい。突出部３１は、溝Ｇによって本体部３０から隔てられている。
続いて、本実施の形態の作用効果を説明する。
実施の形態２に係る半導体装置１００によれば、図１２に示されるように、ヒートスプレッダ３は、周辺部３２をさらに含んでいる。周辺部３２は、突出部３１から隙間を空けて突出部３１を取り囲んでいる。このため、突出部３１が周辺部３２に取り囲まれていない場合に比べて、ヒートスプレッダ３を切削する加工を減らすことが可能となる。よって、ヒートスプレッダ３の加工に要する工程が簡略化され得る。したがって、半導体装置１００の製造コストを小さくすることができる。
実施の形態３．
次に、図１４を用いて、実施の形態３に係る半導体装置１００の構成を説明する。実施の形態３は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１４に示されるように、半導体装置１００は、ケース４をさらに含んでいる。ケース４は、内部空間ＩＳを含んでいる。内部空間ＩＳにヒートスプレッダ３と、接合材２と、半導体素子１とが配置された状態で、封止樹脂９は、ケース４の内部空間ＩＳに充填されている。実施の形態３に係る半導体装置１００は、ケース４を含んでいる点において、実施の形態１に係る半導体装置１００と異なっている。
ケース４は、図示されない接合材によって金属層７に接合されている。ケース４および金属層７は、半導体装置１００の筐体として構成されている。ケース４の材料は、射出成形可能であり、かつ高い耐熱性を有する絶縁性の材料である。ケース４の材料は、具体的には、例えば、ポリフェニレンサルファイド、ポリブチレンテレフタラート、液晶樹脂およびフッ素系樹脂のうち少なくともいずれかを含んでいる。
続いて、本実施の形態の作用効果を説明する。
実施の形態３に係る半導体装置１００によれば、図１４に示されるように、半導体装置１００は、ケース４をさらに含んでいる。ケース４および金属層７は、半導体装置１００の筐体として構成されている。このため、図示されない冷却器および図示されない外部配線などを半導体装置１００の筐体に容易に接続することができる。よって、半導体装置１００の製造工程が簡略化されるため、半導体装置１００の製造コストを小さくすることができる。
実施の形態４．
本実施の形態は、上述した実施の形態１～実施の形態３にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。
図１５は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１５に示す電力変換システムは、電源１０１、電力変換装置２００、負荷３００から構成される。電源１０１は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１０１は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０１を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１０１と負荷３００の間に接続された三相のインバータであり、電源１０１から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１５に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０１から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～実施の形態３のいずれかの半導体装置に相当する半導体装置１００が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置１００に内蔵されていてもよいし、半導体装置１００とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置１００として実施の形態１～実施の形態３にかかる半導体装置を適用するため、半導体素子の端部に生じる熱応力を小さくでき、かつ半導体素子とヒートスプレッダとを精度良く配置できる電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体素子、１Ｍ 主面、１ｅ 露出面、１ｏ 第１外周端、２ 接合材、２ｏ 第２外周端、３ ヒートスプレッダ、３ｏ 第３外周端、４ ケース、９ 封止樹脂、３０ 本体部、３１ 突出部、３２ 周辺部、１０１ 電源、２００ 電力変換装置、２０１ 主変換回路、２０３ 制御回路、３００ 負荷、Ｄ１ 第１距離、Ｄ２ 第２距離、ＩＳ 内部空間。

Claims (7)

  1. 第１外周端を有する主面を含む半導体素子と、
    前記主面に配置された接合材と、
    前記接合材によって前記主面に接合されたヒートスプレッダと、
    前記半導体素子と、前記接合材と、前記ヒートスプレッダとを封止する封止樹脂とを備え、
    前記ヒートスプレッダは、前記接合材に対して前記半導体素子とは反対側に配置された本体部と、前記第１外周端よりも内側において前記本体部から前記主面に向かって突出した突出部とを含み、
    前記突出部は、突出面を含み、かつ前記接合材によって前記主面に接合されており、
    前記半導体素子は、前記接合材によって前記突出部に接合された第１電極を含み、
    前記主面は、前記第１外周端と前記接合材との間に配置された露出面を有し、
    前記第１外周端および前記露出面は、前記接合材から露出し、かつ前記封止樹脂に封止され、
    前記第１電極が前記露出面を有する前記主面を含んでおり、
    前記接合材は、前記突出面を延長した位置で接する第１接合部と、第２接合部とを含んでおり、
    前記第１接合部は、前記第１外周端よりも内側において高さ位置で前記主面から前記突出面まで延びており、
    前記第１接合部の寸法は、前記突出面を延長した位置を起点として前記突出面から前記主面に向かって大きくなり、
    前記第２接合部は、前記第１外周端よりも内側において高さ位置で前記突出面から前記本体部に向かって延びている、半導体装置。
  2. 前記接合材は、前記主面に配置された第２外周端を含み、
    前記露出面を挟む前記第１外周端と前記第２外周端との距離は、５０μｍ以上３００μｍ以下である、請求項１に記載の半導体装置。
  3. 前記突出部は、第３外周端を有しかつ前記接合材に接合された突出面を含み、
    前記突出面に沿った前記第１外周端と前記第３外周端との距離は、５０μｍ以上３００μｍ以下である、請求項２に記載の半導体装置。
  4. 前記ヒートスプレッダは、前記本体部から前記主面に向かって突出しかつ前記接合材から離れて配置された周辺部をさらに含み、
    前記周辺部は、前記突出部から隙間を空けて前記突出部を取り囲んでいる、請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記封止樹脂の材料は、トランスファーモールド樹脂である、請求項１～４のいずれか１項に記載の半導体装置。
  6. 内部空間を含むケースをさらに備え、
    前記内部空間に前記ヒートスプレッダと、前記接合材と、前記半導体素子とが配置された状態で、前記封止樹脂は、前記ケースの前記内部空間に充填されている、請求項１～４のいずれか１項に記載の半導体装置。
  7. 請求項１～６のいずれか１項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えた電力変換装置。
JP2020542477A 2020-01-30 2020-01-30 半導体装置および電力変換装置 Active JP7132340B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/003535 WO2021152795A1 (ja) 2020-01-30 2020-01-30 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2021152795A1 JPWO2021152795A1 (ja) 2021-08-05
JP7132340B2 true JP7132340B2 (ja) 2022-09-06

Family

ID=77078485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542477A Active JP7132340B2 (ja) 2020-01-30 2020-01-30 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20220415748A1 (ja)
JP (1) JP7132340B2 (ja)
CN (1) CN115023810A (ja)
DE (1) DE112020006643T5 (ja)
WO (1) WO2021152795A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2015211178A (ja) 2014-04-29 2015-11-24 三菱電機株式会社 半導体装置
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
WO2018179981A1 (ja) 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置
US20190043790A1 (en) 2017-01-05 2019-02-07 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373544A (ja) * 1986-09-16 1988-04-04 Matsushita Electronics Corp リ−ドフレ−ム
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2015211178A (ja) 2014-04-29 2015-11-24 三菱電機株式会社 半導体装置
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
US20190043790A1 (en) 2017-01-05 2019-02-07 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
WO2018179981A1 (ja) 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021152795A1 (ja) 2021-08-05
DE112020006643T5 (de) 2022-11-24
CN115023810A (zh) 2022-09-06
WO2021152795A1 (ja) 2021-08-05
US20220415748A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
JP7101882B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
WO2020245880A1 (ja) 半導体モジュールおよび電力変換装置
JP7132340B2 (ja) 半導体装置および電力変換装置
WO2018180580A1 (ja) 半導体装置および電力変換装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7134345B2 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7150183B2 (ja) 半導体装置、電力変換装置及び移動体
WO2021157024A1 (ja) 半導体モジュール及び電力変換装置
WO2022162825A1 (ja) 半導体モジュールおよび電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7334369B1 (ja) パワーモジュール及び電力変換装置
WO2023175854A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2020255297A1 (ja) 半導体装置及び電力変換装置
JP2024013569A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN111788694A (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200805

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211026

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211108

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211109

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220128

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220201

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220510

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220726

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220823

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150