JPS6373544A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS6373544A
JPS6373544A JP61217466A JP21746686A JPS6373544A JP S6373544 A JPS6373544 A JP S6373544A JP 61217466 A JP61217466 A JP 61217466A JP 21746686 A JP21746686 A JP 21746686A JP S6373544 A JPS6373544 A JP S6373544A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
solder material
projecting
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61217466A
Other languages
English (en)
Inventor
Motonori Oda
小田　源典
Masami Yokozawa
横沢　真覩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP61217466A priority Critical patent/JPS6373544A/ja
Publication of JPS6373544A publication Critical patent/JPS6373544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体チップを接着し、支持するリードフレ
ームに関するものである。
従来の技術 従来のリードフレームにおける半導体チップの接着部は
、第５図に示すように、半導体チップ１を接着するため
の支持部２の上面が平坦なもの、第６図のように、半導
体チップ１の周辺部に細溝４を設けたいもの、さらには
、第７図のように、半導体チップ１の接着部を凹状にし
たものが知られていた。これらはリードフレームに半導
体チップ１をろう材３で接着した時、過剰のろう材を飛
散させないためである。すなわち、過剰のろう材３の漏
出を細溝４および凹状内に食い止めるためである。
発明が解決しようとする問題点 従来のリードフレーム構造では、半導体チップの側面に
ろう材が付着する。前述の半導体チップをリードフレー
ムに接着する場合、一般には半田や金−シリコン合金な
どのろう材が用いられる。
このろう材が前述の半導体チップ側面に付着すると耐圧
不良の増、加による製造歩留の低下やチップのクラック
発生による信頼性の低下を招く。本発明は、このような
問題点すなわち、半導体チップ側面へのろう材の付着を
皆無にするリードフレームを提供するものである。
問題点を解決するための手段 本発明はこのような問題点を解決するため、半導体チッ
プを接着する盤面に突起状面をそなえ、その突起状面を
前記半導体チップと相似形かつ小面積になしたものであ
る。
作用 この突起状面を設けることにより、半導体チップをリー
ドフレームに接着するに用いたろう材の過剰分を突起状
面の外に流出させて、半導体チップ側面に付着させない
ようにすることができる。
実施例 第１図には、本発明によるリードフレームのうち、半導
体チップ支持部の断面図を示した。すなわち、リードフ
レームの突起状面は半導体チップ１の下面より面債小で
あり、この面に半導体チップをろう材である鉛−錫合金
を用いて、接着した時の断面図である。ろう材はリード
フレームに沿って流出し、半導体チップの側面にはろう
材は全く付着していない。また、第２図は、リードフレ
ーム２の突起状面が段差部内に設けられたものである。
第３図、第４図は、各実施例の平面図を示した。突起状
面の形状は、半導体チップと相似形のものが熱放散の点
でよい。また、突起部の大きさは、半導体チップよりも
小さいほど、半導体チップ側面へのろう材の付着は少な
くすることができるが、熱放散を考慮すると、経験上か
らは、半導体チップよりも０．１〜０．３鴫小さいとこ
ろに最適値がある。
発明の効果 本発明のリードフレームを用いると、半導体チップの側
面にＰｎ接合を有するメサ型半導体チップを接着した場
合チップ側面へのろう材の付着を皆無にすることができ
る。その−例として、第１図および第２図に示した本発
明のリードフレームを用いた場合、製造歩留は９６％と
なった。
一方、従来のリードフレームでは、チップ側面へのろう
材の付着は１．１〜２．８％であり、その結果、製造歩
留は９０．７〜９３．７％である。
【図面の簡単な説明】
第１図および第２図は本発明各実施例の断面図、第３図
、第４図はそれらの平面図、第５図〜第７図は従来の各
リードフレームに半導体チップを接着した時の断面図で
ある。 １・・・・・・半導体チップ、２・・・・・・リードフ
レーム、３・・・・・・ろう材。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップを接着し支持するための突起状面を
    そなえ、その突起状面が前記半導体チップの被接着面と
    相似形かつ小面積であることを特徴とするリードフレー
    ム。
  2. （２）突起状面が半導体チップを支持する盤面の段差部
    内に設けられた特許請求の範囲第（１）項記載のリード
    フレーム。
JP61217466A 1986-09-16 1986-09-16 リ−ドフレ−ム Pending JPS6373544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61217466A JPS6373544A (ja) 1986-09-16 1986-09-16 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61217466A JPS6373544A (ja) 1986-09-16 1986-09-16 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6373544A true JPS6373544A (ja) 1988-04-04

Family

ID=16704671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61217466A Pending JPS6373544A (ja) 1986-09-16 1986-09-16 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6373544A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506425A (en) * 1993-03-31 1996-04-09 Siemens Components, Inc. Semiconductor device and lead frame combination
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
JPWO2021152795A1 (ja) * 2020-01-30 2021-08-05

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506425A (en) * 1993-03-31 1996-04-09 Siemens Components, Inc. Semiconductor device and lead frame combination
JPH08508614A (ja) * 1993-03-31 1996-09-10 シーメンス コンポーネンツ インコーポレイテッド 半導体チップを支持する台座を具備したリードフレーム
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
JPWO2021152795A1 (ja) * 2020-01-30 2021-08-05

Similar Documents

Publication Publication Date Title
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH05235228A (ja) 電子部品の製造方法
JPS6373544A (ja) リ−ドフレ−ム
JPH01241828A (ja) 半導体パッケージ
JPH01115127A (ja) 半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JPS648647A (en) Manufacture of semiconductor device
TWI230449B (en) High heat dissipation micro package of semiconductor chip
JPH025534A (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH01243531A (ja) 半導体装置
JPS59132633A (ja) 半導体装置
JPH0831773A (ja) 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JPS6252949A (ja) 積層型セラミツクパツケ−ジ
JPS61251045A (ja) 半導体チツプのダイボンデイング方法
JPH01309336A (ja) 半導体容器
JPH04155949A (ja) 樹脂封止型半導体装置
KR940000746B1 (ko) 반도체장치의 칩 본딩방법
JPH0294463A (ja) 半導体装置
JPS63248155A (ja) 半導体装置
KR0119764Y1 (ko) 반도체 패키지
JPH0342681Y2 (ja)
JPS60103651A (ja) 半導体装置
JPS58182238A (ja) 電子部品
JPH01244654A (ja) リードフレーム
JPS58182256A (ja) 半導体装置の製造方法