JPH0342681Y2 - - Google Patents
Info
- Publication number
- JPH0342681Y2 JPH0342681Y2 JP13021584U JP13021584U JPH0342681Y2 JP H0342681 Y2 JPH0342681 Y2 JP H0342681Y2 JP 13021584 U JP13021584 U JP 13021584U JP 13021584 U JP13021584 U JP 13021584U JP H0342681 Y2 JPH0342681 Y2 JP H0342681Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- stage
- bonding pad
- metal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000002265 prevention Effects 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000010408 film Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
この考案は半導体用パツケージに関する。
（従来の技術）
半導体回路を収納するためのパツケージ用の基
板として良く用いられているものとしてセラミツ
ク基板がある。このセラミツク基板をより安価に
製作するためには、一枚基板とするのが良い。
板として良く用いられているものとしてセラミツ
ク基板がある。このセラミツク基板をより安価に
製作するためには、一枚基板とするのが良い。
第３図Ａ及びＢはセラミツクの一枚基板を用い
て製作された従来のフラツトパツケージの一例を
示す平面図及びそのＡ−A′線上の断面図である。
この従来構造なパツケージでは例えば図に示すよ
うに、セラミツク基板１の上面の中央部に半導体
チツプ２のダイスボンデイング用のステージ３
と、基板１の上面の周囲の複数個のボンデイング
パツド４と、ステージ３と電気的に結合したボン
デイングパツド５とを具えている。これらステー
ジ３及びボンデイングパツド４は、セラミツク基
板１の表面にＷ或いはMo／Mn／Ni等の第一金
属の薄膜６を0.3цｍ程度の厚さで予めパターン
形成しておき、続いて、この薄膜６のパターン上
に第二金属としての金の膜７を３цｍ程度の厚さ
にメツキして形成する。第３図Ｂの断面図でも示
したように、通常は、ボンデイングパツド４及び
５をセラミツク基板１の側面及び下面にまで形成
し、下面のボンデイングパツド４及び５に外部と
の結線のためのフレーム８をろう付けして接続し
ている。
て製作された従来のフラツトパツケージの一例を
示す平面図及びそのＡ−A′線上の断面図である。
この従来構造なパツケージでは例えば図に示すよ
うに、セラミツク基板１の上面の中央部に半導体
チツプ２のダイスボンデイング用のステージ３
と、基板１の上面の周囲の複数個のボンデイング
パツド４と、ステージ３と電気的に結合したボン
デイングパツド５とを具えている。これらステー
ジ３及びボンデイングパツド４は、セラミツク基
板１の表面にＷ或いはMo／Mn／Ni等の第一金
属の薄膜６を0.3цｍ程度の厚さで予めパターン
形成しておき、続いて、この薄膜６のパターン上
に第二金属としての金の膜７を３цｍ程度の厚さ
にメツキして形成する。第３図Ｂの断面図でも示
したように、通常は、ボンデイングパツド４及び
５をセラミツク基板１の側面及び下面にまで形成
し、下面のボンデイングパツド４及び５に外部と
の結線のためのフレーム８をろう付けして接続し
ている。
このように構成されたパツケージに半導体チツ
プ２を実装するため、予めパツケージを400℃程
度に加熱した状態で、ステージ３上に例えば
Au・Ge等のような半田９を溶かしておき、この
溶融半田９の上に半導体チツプ２を搭載して接着
する。続いて、ボンデイングパツド及び５と、半
導体チツプ２の結線端子との間に金ワイヤ１０を
ワイヤボンデイングすることによつて配線し、実
装を完了する。
プ２を実装するため、予めパツケージを400℃程
度に加熱した状態で、ステージ３上に例えば
Au・Ge等のような半田９を溶かしておき、この
溶融半田９の上に半導体チツプ２を搭載して接着
する。続いて、ボンデイングパツド及び５と、半
導体チツプ２の結線端子との間に金ワイヤ１０を
ワイヤボンデイングすることによつて配線し、実
装を完了する。
（考案が解決しようとする問題点）
この従来構造のパツケージによれば、半導体チ
ツプ２の裏面を外部接地若しくは外部電源と接続
させて半導体チツプ２の裏面を一定電位に保持す
るため、既に説明したように、ボンデイングパツ
ド５と、ステージ３とを薄膜６，７のパターン電
気的に接続した状態にしておく必要があつた。し
かしながら、ボンデイングパツド５と、ステージ
３とが薄膜６，７のパターンでつながつている
と、上側の金の膜７のパターンがつながつている
ため、ステージ３上で半田９を溶かした場合、溶
融半田９がボンデイングパツド５上に流出して来
てこれを覆うことがあつた。
ツプ２の裏面を外部接地若しくは外部電源と接続
させて半導体チツプ２の裏面を一定電位に保持す
るため、既に説明したように、ボンデイングパツ
ド５と、ステージ３とを薄膜６，７のパターン電
気的に接続した状態にしておく必要があつた。し
かしながら、ボンデイングパツド５と、ステージ
３とが薄膜６，７のパターンでつながつている
と、上側の金の膜７のパターンがつながつている
ため、ステージ３上で半田９を溶かした場合、溶
融半田９がボンデイングパツド５上に流出して来
てこれを覆うことがあつた。
このように、半田９で覆われたボンデイングパ
ツド５は通常200℃〜400℃に加熱しても、ボンデ
イングパツドの膜７の構成材料の金と、半田９と
が合金化してしまうため、軟化せず、従つて、金
ワイヤ１０をワイヤボンデイングすることが出来
なくなるという欠点があつた。
ツド５は通常200℃〜400℃に加熱しても、ボンデ
イングパツドの膜７の構成材料の金と、半田９と
が合金化してしまうため、軟化せず、従つて、金
ワイヤ１０をワイヤボンデイングすることが出来
なくなるという欠点があつた。
この考案の目的は従来のパツケージが有する上
述した欠点を除去した構造の半導体用パツケージ
を提供することにある。
述した欠点を除去した構造の半導体用パツケージ
を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この考案によれ
ば、一枚のセラミツク基板上に半導体チツプを半
田付けして搭載するためのステージと、複数個の
ワイヤボンデイング用のボンデイングパツドとを
具え、これらボンデイングパツドのうちの少なく
とも一個以上のボンデイングパツド及び前述のス
テージは連続した電気的に接続された薄膜パター
ンで形成されて成る半導体用パツケージにおい
て、 前述の薄膜パターンの、前述のステージとボン
デイングパツドとの境界部に当る部分に絶縁性隆
起部で構成した半田流出防止部を具えていること
を特徴とする。
ば、一枚のセラミツク基板上に半導体チツプを半
田付けして搭載するためのステージと、複数個の
ワイヤボンデイング用のボンデイングパツドとを
具え、これらボンデイングパツドのうちの少なく
とも一個以上のボンデイングパツド及び前述のス
テージは連続した電気的に接続された薄膜パター
ンで形成されて成る半導体用パツケージにおい
て、 前述の薄膜パターンの、前述のステージとボン
デイングパツドとの境界部に当る部分に絶縁性隆
起部で構成した半田流出防止部を具えていること
を特徴とする。
（作用）
このように構成すれば、半田流出防止部が絶縁
性を有している分半田のぬれ性が悪くなりこれと
半田流出防止部を隆起させたこととの相乗効果に
より半田の流出が確実に阻止され、薄膜パターン
のボンデイングパツドに当る部分が合金化される
ことが起きない。したがつて、ワイヤボンデイン
グを確実かつ容易に行うことが出来る。また、半
田流出防止部を隆起させてあるので半田流出阻止
を狭い面積で達成できるようになる。
性を有している分半田のぬれ性が悪くなりこれと
半田流出防止部を隆起させたこととの相乗効果に
より半田の流出が確実に阻止され、薄膜パターン
のボンデイングパツドに当る部分が合金化される
ことが起きない。したがつて、ワイヤボンデイン
グを確実かつ容易に行うことが出来る。また、半
田流出防止部を隆起させてあるので半田流出阻止
を狭い面積で達成できるようになる。
（実施例）
以下、図面を参照して、この考案の実施例につ
き説明する。
き説明する。
尚、第３図に示した構成成分と同一の構成成分
については同一の符合を付して示し、その詳細な
説明を省略する。
については同一の符合を付して示し、その詳細な
説明を省略する。
第１図はこの考案の半導体用パツケージの構造
を説明するための略線的平面図である。この図に
示すように、この考案においては、ステージ３
と、ボンデイングパツド５との境界部に絶縁性隆
起部で構成した半田流出防止部１１を設ける。こ
の防止部１１の幅は薄膜パターン６，７の幅と等
しくするかそれよりも広くする。
を説明するための略線的平面図である。この図に
示すように、この考案においては、ステージ３
と、ボンデイングパツド５との境界部に絶縁性隆
起部で構成した半田流出防止部１１を設ける。こ
の防止部１１の幅は薄膜パターン６，７の幅と等
しくするかそれよりも広くする。
次に、第２図Ａを参照して具体的構造につき説
明する。
明する。
第２図Ａは、第１図のＡ−Ａ線上での要部断面
図で、構成成分の寸法、形状及び配置はこの考案
が理解出来る範囲内で概略的に示してある。
図で、構成成分の寸法、形状及び配置はこの考案
が理解出来る範囲内で概略的に示してある。
第２図Ａに示す実施例では、セラミツク基板１
上にボンデイングパツド５及びステージ３を形成
するに際し、先ず、基板１の表面にＷ或いは
Mo／Mn／Niの第一金属の薄膜６を0.3цｍ程度
の厚さに被着し、続いてこの第一金属の薄膜６の
ボンデイングパツド５とステージ３との境界に当
る部分上にペースト状のアルミナを設けてこれを
焼結してこの焼結アルミナ１２で絶縁性隆起部か
ら成る半田流出防止部１１を形成する。然る後、
この絶縁性隆起部としての焼結アルミナ１２の部
分を除いた第一金属の薄膜６のパターン上に第二
金属として、例えば、約３цｍの厚さの金の膜７
を設ければ良い。
上にボンデイングパツド５及びステージ３を形成
するに際し、先ず、基板１の表面にＷ或いは
Mo／Mn／Niの第一金属の薄膜６を0.3цｍ程度
の厚さに被着し、続いてこの第一金属の薄膜６の
ボンデイングパツド５とステージ３との境界に当
る部分上にペースト状のアルミナを設けてこれを
焼結してこの焼結アルミナ１２で絶縁性隆起部か
ら成る半田流出防止部１１を形成する。然る後、
この絶縁性隆起部としての焼結アルミナ１２の部
分を除いた第一金属の薄膜６のパターン上に第二
金属として、例えば、約３цｍの厚さの金の膜７
を設ければ良い。
このように構成すれば、ステージ３上で溶融し
た半田９はこの半田流出防止部１１のところでそ
の流出が止るので、ボンデイングパツド５が半田
９でぬれることがなくここが合金化されることが
ないので、ワイヤボンデイングが容易となる。
た半田９はこの半田流出防止部１１のところでそ
の流出が止るので、ボンデイングパツド５が半田
９でぬれることがなくここが合金化されることが
ないので、ワイヤボンデイングが容易となる。
次に、第２図Ｂ〜Ｄを参照して参考例について
説明する。
説明する。
先ず、第２図Ｂに示す参考例では、上述した実
施例とは異なり、焼結アルミナ１２の部分上を含
めて第一金属の薄膜６のパターン上に第二金属を
設け、半田流出防止部１１を形成した構造となつ
ている。この場合でも、ボンデイングパツド５上
への半田９の流れを効果的に抑えることが出来
る。しかし、この場合は、半田流出防止部は隆起
しているといえどその表面が第二金属の薄膜７と
なつているため、絶縁性隆起部とした実施例の構
成に比べ、半田が流れ易くなる。
施例とは異なり、焼結アルミナ１２の部分上を含
めて第一金属の薄膜６のパターン上に第二金属を
設け、半田流出防止部１１を形成した構造となつ
ている。この場合でも、ボンデイングパツド５上
への半田９の流れを効果的に抑えることが出来
る。しかし、この場合は、半田流出防止部は隆起
しているといえどその表面が第二金属の薄膜７と
なつているため、絶縁性隆起部とした実施例の構
成に比べ、半田が流れ易くなる。
第２図Ｃに示す参考例では、第一金属の薄膜６
のパターン形成後、続いて、このパターン上に第
二金属の膜７例えば金の膜を３цｍ程度の厚さで
形成する。次に、ボンデイングパツド５と、ステ
ージ３との境界に当る部分に第二金属と同一の材
料、この場合500цｍ程度の幅又は径の金の棒状
材１３を熱圧着して隆起部を形成し、この隆起部
で半田流出防止部１１を形成する。
のパターン形成後、続いて、このパターン上に第
二金属の膜７例えば金の膜を３цｍ程度の厚さで
形成する。次に、ボンデイングパツド５と、ステ
ージ３との境界に当る部分に第二金属と同一の材
料、この場合500цｍ程度の幅又は径の金の棒状
材１３を熱圧着して隆起部を形成し、この隆起部
で半田流出防止部１１を形成する。
この参考例では、半導体チツプ２をステージ３
に接着するために半田９を溶融させた場合、この
半田９は半田流出防止部１１で一定時間ボンデイ
ングパツド５への流出が阻止される。その阻止時
間は、半導体チツプ２をステージ３に接着するた
めに当該パツケージの温度を半田９の融点以上に
加熱しておくべき時間より長いので、流出を阻止
することが出来、ボンデイングパツド５が半田９
で覆われることがない。
に接着するために半田９を溶融させた場合、この
半田９は半田流出防止部１１で一定時間ボンデイ
ングパツド５への流出が阻止される。その阻止時
間は、半導体チツプ２をステージ３に接着するた
めに当該パツケージの温度を半田９の融点以上に
加熱しておくべき時間より長いので、流出を阻止
することが出来、ボンデイングパツド５が半田９
で覆われることがない。
また、第２図Ｄに示す参考例は、半田流出防止
部１１を絶縁性隆起部で構成せずに、半田に対し
ぬれ性の悪い金属で構成した例である。この場
合、第一金属の膜７として半田に対してぬれ性の
悪い金属を使用し、形成した焼結アルミナを除去
して第一金属の膜７の面を露出させる溝１４を第
二金属の膜７に形成して構成することが出来る
し、或いは、別の通常の技術を用いてこの溝１４
を形成しても良い。しかし、この参考例の場合は
半田流出防止部が溝１４であり然もこの溝１４の
深さは第二金属の膜７の膜厚程しかないので、半
田流出防止部を絶縁性隆起部とした実施例の構成
に比べ半田流出阻止効果は低い。また、半田が溝
１４内で止められたとしても、薄膜パターンのボ
ンデイングパツドに当る部分は溝１４に達した半
田によつて合金化されてしまうおそれがある。
部１１を絶縁性隆起部で構成せずに、半田に対し
ぬれ性の悪い金属で構成した例である。この場
合、第一金属の膜７として半田に対してぬれ性の
悪い金属を使用し、形成した焼結アルミナを除去
して第一金属の膜７の面を露出させる溝１４を第
二金属の膜７に形成して構成することが出来る
し、或いは、別の通常の技術を用いてこの溝１４
を形成しても良い。しかし、この参考例の場合は
半田流出防止部が溝１４であり然もこの溝１４の
深さは第二金属の膜７の膜厚程しかないので、半
田流出防止部を絶縁性隆起部とした実施例の構成
に比べ半田流出阻止効果は低い。また、半田が溝
１４内で止められたとしても、薄膜パターンのボ
ンデイングパツドに当る部分は溝１４に達した半
田によつて合金化されてしまうおそれがある。
尚、第２図Ａを用いて説明した実施例におい
て、絶縁性隆起部で構成した半田流出防止部１１
の幅、厚み、断面形状は限定されるものではな
く、半田の流出を阻止する機能を有する構造であ
れば良い。
て、絶縁性隆起部で構成した半田流出防止部１１
の幅、厚み、断面形状は限定されるものではな
く、半田の流出を阻止する機能を有する構造であ
れば良い。
さらに、第一及び第二金属層を上述した金属以
外の他の金属とすることが出来る。
外の他の金属とすることが出来る。
また、上述した実施例では、この考案をステー
ジ及びボンデイングパツドを二層の金属層で形成
する場合につき説明したが、一層の金属層であつ
ても、或いは、三層以上の金属層で形成したパツ
ケージにも適用することが出来る。
ジ及びボンデイングパツドを二層の金属層で形成
する場合につき説明したが、一層の金属層であつ
ても、或いは、三層以上の金属層で形成したパツ
ケージにも適用することが出来る。
また、絶縁性隆起部で構成した半田流出防止部
１１は、アルミナ以外の他の材料で形成すること
も出来る。
１１は、アルミナ以外の他の材料で形成すること
も出来る。
（考案の効果）
上述した説明からも明らかなように、この考案
の半導体用パツケージによれば、連続した薄膜の
パターンとして形成されたステージと、ボンデイ
ングパツドとの境界部に絶縁性隆起部で構成した
半田流出防止部を設けてあるので、半導体チツプ
の半田付けの際に溶融した半田がステージからボ
ンデイングパツドへと流出することがなく、した
がつて、ボンデイングパツドが合金化されること
が起らない。このため、ワイヤボンデイングが簡
単かつ容易に行えることとなり、歩留まりが向上
するという利点がある。
の半導体用パツケージによれば、連続した薄膜の
パターンとして形成されたステージと、ボンデイ
ングパツドとの境界部に絶縁性隆起部で構成した
半田流出防止部を設けてあるので、半導体チツプ
の半田付けの際に溶融した半田がステージからボ
ンデイングパツドへと流出することがなく、した
がつて、ボンデイングパツドが合金化されること
が起らない。このため、ワイヤボンデイングが簡
単かつ容易に行えることとなり、歩留まりが向上
するという利点がある。
第１図はこの考案の半導体用パツケージの一実
施例の構成を略線的に示す平面図、第２図Ａはこ
の考案の半導体用パツケージの実施例の要部を示
す略線的断面図、第２図Ｂ〜Ｄは参考例の要部を
それぞれ示す略線的断面図、第３図Ａ及びＢは従
来の半導体用パツケージの説明に供する平面図及
び断面図である。 １……セラミツク基板、２……半導体チツプ、
３……ステージ、４，５……ボンデイングパツ
ド、６……第一金属の膜、７……第二金属の膜、
８……フレーム、９……半田、１０……金ワイ
ヤ、１１……半田流出防止部、１２……（隆起部
としての）焼結アルミナ、１３……棒状材、１４
……溝。
施例の構成を略線的に示す平面図、第２図Ａはこ
の考案の半導体用パツケージの実施例の要部を示
す略線的断面図、第２図Ｂ〜Ｄは参考例の要部を
それぞれ示す略線的断面図、第３図Ａ及びＢは従
来の半導体用パツケージの説明に供する平面図及
び断面図である。 １……セラミツク基板、２……半導体チツプ、
３……ステージ、４，５……ボンデイングパツ
ド、６……第一金属の膜、７……第二金属の膜、
８……フレーム、９……半田、１０……金ワイ
ヤ、１１……半田流出防止部、１２……（隆起部
としての）焼結アルミナ、１３……棒状材、１４
……溝。
Claims (1)
- 【実用新案登録請求の範囲】 一枚のセラミツク基板上に半導体チツプを半田
付けして搭載するためのステージと、複数個のワ
イヤボンデイング用のボンデイングパツドとを具
え、これらボンデイングパツドのうちの少なくと
も一個以上のボンデイングパツド及び前記ステー
ジは連続した電気的に接続された薄膜パターンで
形成されて成る半導体用パツケージにおいて、 前記薄膜パターンの、前記ステージとボンデイ
ングパツドとの境界部に当る部分に絶縁性隆起部
で構成した半田流出防止部を具えていることを特
徴とする半導体用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984130215U JPS6144837U (ja) | 1984-08-28 | 1984-08-28 | 半導体用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984130215U JPS6144837U (ja) | 1984-08-28 | 1984-08-28 | 半導体用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6144837U JPS6144837U (ja) | 1986-03-25 |
| JPH0342681Y2 true JPH0342681Y2 (ja) | 1991-09-06 |
Family
ID=30688831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984130215U Granted JPS6144837U (ja) | 1984-08-28 | 1984-08-28 | 半導体用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144837U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149971A (en) * | 1976-06-09 | 1977-12-13 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JPS5812333A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | 半導体装置 |
| JPS58138056A (ja) * | 1982-02-12 | 1983-08-16 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145047U (ja) * | 1979-04-02 | 1980-10-17 |
-
1984
- 1984-08-28 JP JP1984130215U patent/JPS6144837U/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149971A (en) * | 1976-06-09 | 1977-12-13 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JPS5812333A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | 半導体装置 |
| JPS58138056A (ja) * | 1982-02-12 | 1983-08-16 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6144837U (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| JPH08191114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JPH02504572A (ja) | 装置取付け方法 | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JPH0342681Y2 (ja) | ||
| US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
| JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
| JPH0228351A (ja) | 半導体装置 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP2841790B2 (ja) | フラットパッケージ | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH0357223A (ja) | 半導体装置 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH0446448B2 (ja) | ||
| JPS5815252A (ja) | バンプ構造 | |
| CN114078716A (zh) | 半导体器件及其制造方法 | |
| JPS63164326A (ja) | 半導体装置容器 | |
| JPH0333068Y2 (ja) | ||
| JP3077186B2 (ja) | 半導体容器のキャップの製造方法 | |
| WO2019167218A1 (ja) | 半導体装置 | |
| JPH02187045A (ja) | フェイスダウンボンディング用パッドの形成方法 | |
| JPH0744024Y2 (ja) | 半導体セラミック・パッケージ用窓枠状ろう材付き封着板 | |
| JPH03181153A (ja) | 半導体集積回路装置 |