JPH0446448B2 - - Google Patents
Info
- Publication number
- JPH0446448B2 JPH0446448B2 JP58212174A JP21217483A JPH0446448B2 JP H0446448 B2 JPH0446448 B2 JP H0446448B2 JP 58212174 A JP58212174 A JP 58212174A JP 21217483 A JP21217483 A JP 21217483A JP H0446448 B2 JPH0446448 B2 JP H0446448B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- pad portion
- package base
- solder
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
Landscapes
- Die Bonding (AREA)
- Led Device Packages (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子用パツケージに関するも
のであり、更に詳述するならば、半導体素子チツ
プの側面の露出した層間を短絡することなく半導
体素子チツプをパツケージ基体へダイボンドでき
る半導体素子用パツケージに関するものである。
のであり、更に詳述するならば、半導体素子チツ
プの側面の露出した層間を短絡することなく半導
体素子チツプをパツケージ基体へダイボンドでき
る半導体素子用パツケージに関するものである。
従来技術
半導体素子用パツケージにおいて、半導体素子
チツプをパツケージ基体に固定する方法として、
ダイボンド法が知られている。このダイボンド法
の一例を述べるならば、第１図に示すように、表
面１０が金属化処理されたパツケージ基体１２の
上にハンダ１４を介して半導体素子チツプ１６を
置いて、パツケージ基体１２側から加熱してハン
ダ１４を溶融して、そのハンダ１４によりパツケ
ージ基体１２と半導体素子チツプ１６とを固定す
る。
チツプをパツケージ基体に固定する方法として、
ダイボンド法が知られている。このダイボンド法
の一例を述べるならば、第１図に示すように、表
面１０が金属化処理されたパツケージ基体１２の
上にハンダ１４を介して半導体素子チツプ１６を
置いて、パツケージ基体１２側から加熱してハン
ダ１４を溶融して、そのハンダ１４によりパツケ
ージ基体１２と半導体素子チツプ１６とを固定す
る。
一方、発光ダイオードやレーザダイオードをパ
ツケージ基体にダイボンドするときは、放熱を良
くするために、第１図に示すように発光部すなわ
ちPN接合部１８をパツケージ基体１２に近くな
るように、半導体素子チツプ１６をパツケージ基
体１２に固定することが一般に行われている。
ツケージ基体にダイボンドするときは、放熱を良
くするために、第１図に示すように発光部すなわ
ちPN接合部１８をパツケージ基体１２に近くな
るように、半導体素子チツプ１６をパツケージ基
体１２に固定することが一般に行われている。
しかし、このような構造にすると、半導体素子
チツプ１６をパツケージ基枚１２に融着すると
き、溶融したハンダ１４が半導体素子チツプ１６
の側面に回り込んで、第２図に示すように、半導
体素子チツプ１６の側面に露出しているPN接合
部を短絡してしまうことがしばしば起きた。その
ため、従来の発光ダイオードやレーザダイオード
のパツケージを用いたボンデイング方式は、歩留
りが悪かつた。
チツプ１６をパツケージ基枚１２に融着すると
き、溶融したハンダ１４が半導体素子チツプ１６
の側面に回り込んで、第２図に示すように、半導
体素子チツプ１６の側面に露出しているPN接合
部を短絡してしまうことがしばしば起きた。その
ため、従来の発光ダイオードやレーザダイオード
のパツケージを用いたボンデイング方式は、歩留
りが悪かつた。
この問題は、パツケージ基体のダイボンドされ
る部分もその周囲も、半導体素子チツプのダイボ
ンド面の面積より広い範囲にわたつて平坦である
と共に溶融ハンダに対してヌレ性がよいことに原
因がある。即ち、ハンダが溶融したとき、余分な
溶融ハンダが、半導体素子チツプのダイボンド面
の面積より広い範囲にわたつてヌレ性のよいパツ
ケージ基体上で水平に広がり、その水平に広がつ
た溶融ハンダが更に半導体素子チツプの側面を濡
して上昇してゆき、半導体素子チツプ１６の側面
に回り込んで、半導体素子チツプの露出している
PN接合部を短絡する。
る部分もその周囲も、半導体素子チツプのダイボ
ンド面の面積より広い範囲にわたつて平坦である
と共に溶融ハンダに対してヌレ性がよいことに原
因がある。即ち、ハンダが溶融したとき、余分な
溶融ハンダが、半導体素子チツプのダイボンド面
の面積より広い範囲にわたつてヌレ性のよいパツ
ケージ基体上で水平に広がり、その水平に広がつ
た溶融ハンダが更に半導体素子チツプの側面を濡
して上昇してゆき、半導体素子チツプ１６の側面
に回り込んで、半導体素子チツプの露出している
PN接合部を短絡する。
一方、余分な溶融ハンダが、半導体素子チツプ
のダイボンド面の面積より広い範囲にわたつてパ
ツケージ基体上で水平に広がらないように、ハン
ダの量を適量にすることは極めて困難である。そ
の理由は、ハンダの量が少ないと十分にダイボン
ド固定できないために、多少ハンダの量を多くせ
ざるを得ないことによる。
のダイボンド面の面積より広い範囲にわたつてパ
ツケージ基体上で水平に広がらないように、ハン
ダの量を適量にすることは極めて困難である。そ
の理由は、ハンダの量が少ないと十分にダイボン
ド固定できないために、多少ハンダの量を多くせ
ざるを得ないことによる。
発明の目的
そこで、本発明は、上述したような従来の半導
体素子用パツケージの欠点を解消して、ハンダが
半導体素子チツプの側面に回り込まない半導体素
子用パツケージを提供せんとするものである。
体素子用パツケージの欠点を解消して、ハンダが
半導体素子チツプの側面に回り込まない半導体素
子用パツケージを提供せんとするものである。
発明の構成
半導体素子チツプが、ハンダ層を介して、パツ
ケージ基体にダイボンドされるようになされた本
発明による半導体素子用パツケージ基体は、パツ
ケージ基体のダイボンドされるパツド部分が台形
状に盛り上がつて形成されており、該台形状パツ
ド部分は、平坦な頂面と、該頂面の周縁から該台
形状パツド部分周囲の前記パツケージ基体面に向
かつて裾が広がるように傾斜した側面とを有して
おり、前記台形状パツド部分の前記頂面と前記側
面とを含む前記パツケージ基体の上面は、金属層
で被覆されて金属化されており、前記台形状パツ
ド部分の平坦な頂面は、半導体素子チツプのダイ
ボンド面と相似形になされており且つ半導体素子
チツプのダイボンド面の面積より小さくなされて
おり、前記台形状パツド部分の前記平坦な頂面上
の周辺部にハンダに対してヌレ性の悪い材料の環
状体が置かれており、半導体素子チツプのダイボ
ンド面全面に広がつてハンダが付着するようにハ
ンダ層が前記環状体内の前記台形状パツド部分の
前記平坦な頂面上の前記環状体の内側に配置され
るようになされており、且つ、前記台形状パツド
部分の前記側面は、前記パツケージ基体と半導体
素子チツプのダイボンド面とをボンデイングする
ハンダ層が、前記台形状パツド部分の前記側面の
中間まで広がつて、前記パツケージ基体と半導体
素子チツプのダイボンド面との間にメニスカス面
を形成するような角度で傾斜しており、上記の構
成により、ハンダ層が半導体素子チツプのダイボ
ンド面全面に広がる共に該ダイボンド面より広が
らないようになされていることを特徴とする。
ケージ基体にダイボンドされるようになされた本
発明による半導体素子用パツケージ基体は、パツ
ケージ基体のダイボンドされるパツド部分が台形
状に盛り上がつて形成されており、該台形状パツ
ド部分は、平坦な頂面と、該頂面の周縁から該台
形状パツド部分周囲の前記パツケージ基体面に向
かつて裾が広がるように傾斜した側面とを有して
おり、前記台形状パツド部分の前記頂面と前記側
面とを含む前記パツケージ基体の上面は、金属層
で被覆されて金属化されており、前記台形状パツ
ド部分の平坦な頂面は、半導体素子チツプのダイ
ボンド面と相似形になされており且つ半導体素子
チツプのダイボンド面の面積より小さくなされて
おり、前記台形状パツド部分の前記平坦な頂面上
の周辺部にハンダに対してヌレ性の悪い材料の環
状体が置かれており、半導体素子チツプのダイボ
ンド面全面に広がつてハンダが付着するようにハ
ンダ層が前記環状体内の前記台形状パツド部分の
前記平坦な頂面上の前記環状体の内側に配置され
るようになされており、且つ、前記台形状パツド
部分の前記側面は、前記パツケージ基体と半導体
素子チツプのダイボンド面とをボンデイングする
ハンダ層が、前記台形状パツド部分の前記側面の
中間まで広がつて、前記パツケージ基体と半導体
素子チツプのダイボンド面との間にメニスカス面
を形成するような角度で傾斜しており、上記の構
成により、ハンダ層が半導体素子チツプのダイボ
ンド面全面に広がる共に該ダイボンド面より広が
らないようになされていることを特徴とする。
上記した構造の半導体素子用パツケージは、半
導体素子チツプがダイボンドされるパツケージ基
体の部分を、半導体素子チツプのダイボンド面の
面積より小さな面積の平坦な頂面を持つ台形に予
め形成し、その台形部の周辺部にハンダに対して
ヌレ性の悪い材料の環状体を配置し、その台形部
の上で環状体の中にハンダを置くことによりつく
ることができ、パツケージ基体を加熱してハンダ
を溶融し、その上に半導体素子チツプを置き、そ
のハンダ層により両者を結合することにより半導
体素子チツプをパツケージ基体にダイボンドする
ことができる。
導体素子チツプがダイボンドされるパツケージ基
体の部分を、半導体素子チツプのダイボンド面の
面積より小さな面積の平坦な頂面を持つ台形に予
め形成し、その台形部の周辺部にハンダに対して
ヌレ性の悪い材料の環状体を配置し、その台形部
の上で環状体の中にハンダを置くことによりつく
ることができ、パツケージ基体を加熱してハンダ
を溶融し、その上に半導体素子チツプを置き、そ
のハンダ層により両者を結合することにより半導
体素子チツプをパツケージ基体にダイボンドする
ことができる。
実施例
以下添付図面を参照して本発明の実施例を説明
する。
する。
第３図は、本発明の実施例の断面図を示す図で
ある。パツケージ基体２２のダイボンド用パツド
部分（すなわち半導体チツプがダイボンドされる
被ダイボンド部）２４が台形状に形成されてお
り、そのパツド部分２４の頂面２６は平坦に作ら
れ、その平坦頂面２６はダイボンドされる半導体
チツプのペレツトサイズより小さく形成れてい
る。例えば半導体チツプのサイズが300μ×500μ
（厚さは特に問わない）とした時には、平坦頂面
２６のサイズは300μ×500μ以下、すなわち例え
ば280μ×480μ等に設定する。
ある。パツケージ基体２２のダイボンド用パツド
部分（すなわち半導体チツプがダイボンドされる
被ダイボンド部）２４が台形状に形成されてお
り、そのパツド部分２４の頂面２６は平坦に作ら
れ、その平坦頂面２６はダイボンドされる半導体
チツプのペレツトサイズより小さく形成れてい
る。例えば半導体チツプのサイズが300μ×500μ
（厚さは特に問わない）とした時には、平坦頂面
２６のサイズは300μ×500μ以下、すなわち例え
ば280μ×480μ等に設定する。
更にそのパツド部分２４の頂面２６の周辺部に
は、ハンダに対してヌレ性の悪い材料で作られた
環状体３０が置かれ、そしてパツド部分２４の頂
面２６の内その環状体３０に囲まれる部分には
Snメツキ層３２が第３図に示す如く形成されて
いる。ここでは、本発明の主要部分のみを記し、
他の部分（例えばリード線、アイレツト形状等）
は省略した。
は、ハンダに対してヌレ性の悪い材料で作られた
環状体３０が置かれ、そしてパツド部分２４の頂
面２６の内その環状体３０に囲まれる部分には
Snメツキ層３２が第３図に示す如く形成されて
いる。ここでは、本発明の主要部分のみを記し、
他の部分（例えばリード線、アイレツト形状等）
は省略した。
次に、本発明の機能について説明するる。本発
明を有効に利用する為にはダイボンド作業が容易
になされなければならない。第１に被ダイボンド
部に相当するパツド部分２４の頂面２６がいかな
る大きさであつても、正確なダイボンドを行う為
には、その頂面２６上に半導体チツプを接着する
為のハンダ等の材料を必要かつ十分な量を正確に
配することが必要である。そこで、本発明では、
ハンダ等の接着材をパツケージ上に配する工程を
ダイボンド行程から取り除く事、及び必要十分な
る量を使用出来る用にあらかじめ選択メツキによ
りハンダ等の接着材をパツケージ上に配した。
明を有効に利用する為にはダイボンド作業が容易
になされなければならない。第１に被ダイボンド
部に相当するパツド部分２４の頂面２６がいかな
る大きさであつても、正確なダイボンドを行う為
には、その頂面２６上に半導体チツプを接着する
為のハンダ等の材料を必要かつ十分な量を正確に
配することが必要である。そこで、本発明では、
ハンダ等の接着材をパツケージ上に配する工程を
ダイボンド行程から取り除く事、及び必要十分な
る量を使用出来る用にあらかじめ選択メツキによ
りハンダ等の接着材をパツケージ上に配した。
また、必要十分なハンダを準備した場合そのハ
ンダをほぼ100％有効に利用しなければ十分なダ
イボンド強度が保てない。その為にハンダ３２の
周辺部にハンダ３２に対してヌレ性の悪い材料で
作られた環状体３０が配されている。従つて、半
導体チツプがダイボンドされる直前までハンダ３
２は第４図に示した様にダイボンド用パツド部分
２４の頂面２６から流失せず必要十分なる量を確
保することが出来るのである。
ンダをほぼ100％有効に利用しなければ十分なダ
イボンド強度が保てない。その為にハンダ３２の
周辺部にハンダ３２に対してヌレ性の悪い材料で
作られた環状体３０が配されている。従つて、半
導体チツプがダイボンドされる直前までハンダ３
２は第４図に示した様にダイボンド用パツド部分
２４の頂面２６から流失せず必要十分なる量を確
保することが出来るのである。
本発明の実施例を具体的的に述べるならば、パ
ツケージ基体２２として溶浸法により作成した
Cu−Ｗ合金上にFe−Niメツキを施したものを用
い、ダイボンド用パツド部分２４の頂面２６は
500μ四方（半導体チツプサイズが550μ四方のも
のに対して設計した）とし、パツケージ基体２２
の主面より50μ高く形成した。環状体３０には、
アルミナを用い、巾20μ厚さ0.3μとした。ダイボ
ンド用パツド部分２４の頂面２６の環状体３０に
囲まれる部分にはAuメツキを1.2μの厚さで形成
したあとハンダ材３２としてSnメツキを５〜10μ
の厚さに形成した。Snメツキ厚さは必要に応じ
て随意に設定した。
ツケージ基体２２として溶浸法により作成した
Cu−Ｗ合金上にFe−Niメツキを施したものを用
い、ダイボンド用パツド部分２４の頂面２６は
500μ四方（半導体チツプサイズが550μ四方のも
のに対して設計した）とし、パツケージ基体２２
の主面より50μ高く形成した。環状体３０には、
アルミナを用い、巾20μ厚さ0.3μとした。ダイボ
ンド用パツド部分２４の頂面２６の環状体３０に
囲まれる部分にはAuメツキを1.2μの厚さで形成
したあとハンダ材３２としてSnメツキを５〜10μ
の厚さに形成した。Snメツキ厚さは必要に応じ
て随意に設定した。
次に本実施例を発光ダイオードのダイボンド工
程に適用した場合について説明する。
程に適用した場合について説明する。
第４図に示す様にパツケージ基体２２側から加
熱するとハンダ３２は溶けるが、環状体３０の効
果で広がらず、ボンデイングパツド部分２４の頂
面２６上に完全にとどまる。そこへ発光ダイオー
ドチツプ２０をPN接合３４側を下にしてダイボ
ンドする。この時、発光ダイオードチツプ２０の
被ダイボンド面２８とPN接合３４との距離は10
〜15μと非常に接近している為、ダイボンド作業
は一般的には非常に困難な状況にある。
熱するとハンダ３２は溶けるが、環状体３０の効
果で広がらず、ボンデイングパツド部分２４の頂
面２６上に完全にとどまる。そこへ発光ダイオー
ドチツプ２０をPN接合３４側を下にしてダイボ
ンドする。この時、発光ダイオードチツプ２０の
被ダイボンド面２８とPN接合３４との距離は10
〜15μと非常に接近している為、ダイボンド作業
は一般的には非常に困難な状況にある。
ダイボンド後の状況を第５図に示す。第４図で
示した溶融したSnハンダは発光ダイオードチツ
プが重ねられる事により、発光ダイオードの金メ
ツキされたダイボンド面２８を漏らして広がり
Al2O3の環状体をこえてさらに広がる。その結
果、発光ダイオードチツプとパツケージ基体とは
200ｇ以上のダイボンド強度にて接合した。その
様にしてダイボンドを行つたところ従来良く見ら
れたハンダの回り込みにより発光ダイオードチツ
プのPN接合部の短絡が生じたものはなかつた。
示した溶融したSnハンダは発光ダイオードチツ
プが重ねられる事により、発光ダイオードの金メ
ツキされたダイボンド面２８を漏らして広がり
Al2O3の環状体をこえてさらに広がる。その結
果、発光ダイオードチツプとパツケージ基体とは
200ｇ以上のダイボンド強度にて接合した。その
様にしてダイボンドを行つたところ従来良く見ら
れたハンダの回り込みにより発光ダイオードチツ
プのPN接合部の短絡が生じたものはなかつた。
なお、上述した例では、Snハンダに対してヌ
レ性の悪い材料でとしてAl2O3を使用したが、そ
のほかにSi3N4，SiO2などの非金属絶縁材料を使
用することもできる。
レ性の悪い材料でとしてAl2O3を使用したが、そ
のほかにSi3N4，SiO2などの非金属絶縁材料を使
用することもできる。
更に、上述した例は、パツド部分が方形であつ
たが、半導体素子チツプのダイボンド面が円形で
あれば、それに合せて円形にする。換言するなら
ば、パツド部分の頂面が、半導体素子チツプのダ
イボンド面と相似形にあればよい。
たが、半導体素子チツプのダイボンド面が円形で
あれば、それに合せて円形にする。換言するなら
ば、パツド部分の頂面が、半導体素子チツプのダ
イボンド面と相似形にあればよい。
また、パツケージ基体の材料としては、Cu−
Ｗ合金のほかにサフアイアなどほかの材料を使用
することができる。
Ｗ合金のほかにサフアイアなどほかの材料を使用
することができる。
特に、上記例では、パツケージ基体に発光ダイ
オードチツプをダイボンドしたが、それら発光ダ
イオードチツプやレーザダイオードチツプのほか
に、普通のダイオードチツプやトランジスタチツ
プのダイボンド構造にも使用できる。
オードチツプをダイボンドしたが、それら発光ダ
イオードチツプやレーザダイオードチツプのほか
に、普通のダイオードチツプやトランジスタチツ
プのダイボンド構造にも使用できる。
発明の効果
以上の説明から明らかなように、本発明の半導
体素子用パツケージによるならば、半導体素子チ
ツプがダイボンドされるパツケージ基体の部分
が、半導体素子チツプのダイボンド面の面積より
小さな面積の平坦な頂面を持つ台形状パツド部分
に形成されているため、ハンダがパツド部分の斜
面に沿つて下方に流れて、半導体素子チツプの側
面に回りえないので、半導体素子チツプの側面に
露出しているSN接合部が短絡することはない。
体素子用パツケージによるならば、半導体素子チ
ツプがダイボンドされるパツケージ基体の部分
が、半導体素子チツプのダイボンド面の面積より
小さな面積の平坦な頂面を持つ台形状パツド部分
に形成されているため、ハンダがパツド部分の斜
面に沿つて下方に流れて、半導体素子チツプの側
面に回りえないので、半導体素子チツプの側面に
露出しているSN接合部が短絡することはない。
また、本発明の半導体素子用パツケージによれ
ば、半導体素子チツプがダイボンドされるパツケ
ージ基体の部分を、半導体素子チツプのダイボン
ド面の面積より小さな面積の平坦な頂面を持つ台
形状パツド部分に予め形成するだけでなく、その
台形状パツド部分上の周囲に、ハンダに対してヌ
レ性の悪い材料で作られた環状体を置いて、その
中に配置したハンダを加熱しているので、溶融ハ
ンダがパツケージ基体上に広がることはなく、ダ
イボンド時に必要かつ十分なハンダが確保され
る。そして、半導体素子チツプをその上に重ねた
ときはじめて溶融ハンダが環状体を越えて半導体
素子チツプのダイボンド面全体に広がりながら発
光ダイオードチツプとパツケージ基体とが接合さ
れるが、その際、溶融ハンダがパツド部分の斜面
に沿つて流れ、半導体素子チツプの側面に回るこ
とがなく、確実なダイボンドを行うことが出来
る。
ば、半導体素子チツプがダイボンドされるパツケ
ージ基体の部分を、半導体素子チツプのダイボン
ド面の面積より小さな面積の平坦な頂面を持つ台
形状パツド部分に予め形成するだけでなく、その
台形状パツド部分上の周囲に、ハンダに対してヌ
レ性の悪い材料で作られた環状体を置いて、その
中に配置したハンダを加熱しているので、溶融ハ
ンダがパツケージ基体上に広がることはなく、ダ
イボンド時に必要かつ十分なハンダが確保され
る。そして、半導体素子チツプをその上に重ねた
ときはじめて溶融ハンダが環状体を越えて半導体
素子チツプのダイボンド面全体に広がりながら発
光ダイオードチツプとパツケージ基体とが接合さ
れるが、その際、溶融ハンダがパツド部分の斜面
に沿つて流れ、半導体素子チツプの側面に回るこ
とがなく、確実なダイボンドを行うことが出来
る。
第１図は、従来のダイボンド構造をつくる方法
を図解する図、第２図は、従来のダイボンド構造
を示す図、第３図は、本発明による半導体素子用
パツケージの構造を図解する図、そして、第４図
及び第５図は、本発明による半導体素子用パツケ
ージのダイボンド方式への適用を図解する図であ
る。 主な参照番号、１２…パツケージ基体、１４…
ハンダ、１６…半導体素子チツプ、２０…発光ダ
イオードチツプ、２２…パツケージ基体、２４…
パツド部分、２６…頂面、２８…ダイボンド面、
３０…ハンダに対してヌレ性の悪い材料で作られ
た環状体、３２…ハンダ層、３４…PN接合部。
を図解する図、第２図は、従来のダイボンド構造
を示す図、第３図は、本発明による半導体素子用
パツケージの構造を図解する図、そして、第４図
及び第５図は、本発明による半導体素子用パツケ
ージのダイボンド方式への適用を図解する図であ
る。 主な参照番号、１２…パツケージ基体、１４…
ハンダ、１６…半導体素子チツプ、２０…発光ダ
イオードチツプ、２２…パツケージ基体、２４…
パツド部分、２６…頂面、２８…ダイボンド面、
３０…ハンダに対してヌレ性の悪い材料で作られ
た環状体、３２…ハンダ層、３４…PN接合部。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子チツプが、ハンダ層を介して、パ
ツケージ基体にダイボンドされるようになされた
半導体素子用パツケージ基体にして、パツケージ
基体のダイボンドされるパツド部分が台形状に盛
り上がつて形成されており、該台形状パツド部分
は、平坦な頂面と、該頂面の周縁から該台形状パ
ツド部分周囲の前記パツケージ基体面に向かつて
裾が広がるように傾斜した側面とを有しており、
前記台形状パツド部分の前記頂面と前記側面とを
含む前記パツケージ基体の上面は、金属層で被覆
されて金属化されており、前記台形状パツド部分
の平坦な頂面は、半導体素子チツプのダイボンド
面と相似形になされており且つ半導体素子チツプ
のダイボンド面の面積より小さくなされており、
前記台形状パツド部分の前記平坦な頂面上の周辺
部にハンダに対してヌレ性の悪い材料の環状体が
置かれており、半導体素子チツプのダイボンド面
全面に広がつてハンダが付着するようにハンダ層
が前記環状体内の前記台形状パツド部分の前記平
坦な頂面上の前記環状体の内側に配置されるよう
になされており、且つ、前記台形状パツド部分の
前記側面は、前記パツケージ基体と半導体素子チ
ツプのダイボンド面とをボンデイングするハンダ
層が、前記台形状パツド部分の前記側面の中間ま
で広がつて、前記パツケージ基体と半導体素子チ
ツプのダイボンド面との間にメニスカス面を形成
するような角度で傾斜しており、上記の構成によ
り、ハンダ層が半導体素子チツプのダイボンド面
全面に広がる共に該ダイボンド面より広がらない
ようになされていることを特徴とする半導体素子
用パツケージ基体。 ２ 前記パツケージ基体は、Cu−Ｗ合金又はサ
フアイアであることを特徴とする特許請求の範囲
第１項記載の半導体素子用パツケージ基体。 ３ 前記環状体の材料は、Al2O3，Si2N4，SiO2
のいずれかであることを特徴とする特許請求の範
囲第１項又は第２項記載の半導体素子用パツケー
ジ基体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212174A JPS60105241A (ja) | 1983-11-11 | 1983-11-11 | 半導体素子用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212174A JPS60105241A (ja) | 1983-11-11 | 1983-11-11 | 半導体素子用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60105241A JPS60105241A (ja) | 1985-06-10 |
| JPH0446448B2 true JPH0446448B2 (ja) | 1992-07-30 |
Family
ID=16618127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58212174A Granted JPS60105241A (ja) | 1983-11-11 | 1983-11-11 | 半導体素子用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105241A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012511814A (ja) * | 2008-12-13 | 2012-05-24 | ミュールバウアー アーゲー | 電子アセンブリ製造の方法および装置ならびにその電子アセンブリ |
| KR101677739B1 (ko) * | 2010-09-29 | 2016-11-21 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
| JP6423147B2 (ja) * | 2013-12-03 | 2018-11-14 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP2018060932A (ja) * | 2016-10-06 | 2018-04-12 | ローム株式会社 | Ｌｅｄパッケージ |
-
1983
- 1983-11-11 JP JP58212174A patent/JPS60105241A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60105241A (ja) | 1985-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US5889326A (en) | Structure for bonding semiconductor device to substrate | |
| TWI255020B (en) | Stacked die semiconductor device | |
| KR940008327B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| US6624004B2 (en) | Flip chip interconnected structure and a fabrication method thereof | |
| US7362580B2 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| US5559316A (en) | Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| CN100492622C (zh) | 反应焊接材料 | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
| JPH0446448B2 (ja) | ||
| JPS62281435A (ja) | 半導体装置 | |
| CN209843696U (zh) | 利用导电性金属结构体的半导体封装 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH0357223A (ja) | 半導体装置 | |
| KR20030075814A (ko) | 반도체 멀티칩 모듈 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |