JPH0831773A - 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 - Google Patents
半導体装置とダイシングブレードおよびこれを用いたダイシング方法Info
- Publication number
- JPH0831773A JPH0831773A JP6186744A JP18674494A JPH0831773A JP H0831773 A JPH0831773 A JP H0831773A JP 6186744 A JP6186744 A JP 6186744A JP 18674494 A JP18674494 A JP 18674494A JP H0831773 A JPH0831773 A JP H0831773A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor device
- dicing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims description 19
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000007789 sealing Methods 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000000465 moulding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体チップとモールド樹脂との密着強度を
高めて半導体装置の信頼性向上を図る。 【構成】 一方の面２ａに電気回路が形成された半導体
チップ２と、その回路形成面２ａと反対側のチップ裏面
２ｂを露出する状態で半導体チップ２を封止するモール
ド樹脂４とを有する半導体装置１に対し、半導体チップ
２の回路形成面２ａをチップ裏面２ｂよりも大きく形成
した。
高めて半導体装置の信頼性向上を図る。 【構成】 一方の面２ａに電気回路が形成された半導体
チップ２と、その回路形成面２ａと反対側のチップ裏面
２ｂを露出する状態で半導体チップ２を封止するモール
ド樹脂４とを有する半導体装置１に対し、半導体チップ
２の回路形成面２ａをチップ裏面２ｂよりも大きく形成
した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを樹脂に
て封止してなる半導体装置とダイシングブレードおよび
これを用いたダイシング方法に関するものである。
て封止してなる半導体装置とダイシングブレードおよび
これを用いたダイシング方法に関するものである。
【０００２】
【従来の技術】この種の半導体装置としては、ＴＳＯＰ
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）やＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）などの薄型パッケージが知られている
が、近年では、さらなる薄型化を実現した半導体装置が
提案されている。
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）やＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）などの薄型パッケージが知られている
が、近年では、さらなる薄型化を実現した半導体装置が
提案されている。
【０００３】図７はそうした従来の樹脂封止型半導体装
置の一例を示す側断面図である。図示した半導体装置１
において、２は半導体チップ、３ははんだバンプ、４は
モールド樹脂である。半導体チップ２の一方の面２ａに
は電気回路が形成されており、その回路形成面２ａと反
対側のチップ裏面２ｂはモールド樹脂４から露出してい
る。したがって、上述したＴＳＯＰやＴＱＦＰタイプに
比較すると、チップ裏面側の樹脂厚分とリードフレーム
厚分だけパッケージ全体の薄型化が図られている。
置の一例を示す側断面図である。図示した半導体装置１
において、２は半導体チップ、３ははんだバンプ、４は
モールド樹脂である。半導体チップ２の一方の面２ａに
は電気回路が形成されており、その回路形成面２ａと反
対側のチップ裏面２ｂはモールド樹脂４から露出してい
る。したがって、上述したＴＳＯＰやＴＱＦＰタイプに
比較すると、チップ裏面側の樹脂厚分とリードフレーム
厚分だけパッケージ全体の薄型化が図られている。
【０００４】
【発明が解決しようとする課題】ところで一般的に、ウ
エハ上に形成されている複数の半導体チップを個片に分
割する場合は、図８に示すように、ダイシングブレード
１０を高速で回転させ、これを半導体チップ２の回路形
成面２ａ側から切り込んで、ウエハを個々の半導体チッ
プ２に分割する。その際、個々の半導体チップ２の切断
面２ｃは、回路形成面２ａやチップ裏面２ｂに対してほ
ぼ直角に形成される。そのため、図７に示す従来の半導
体装置１の場合は、半導体チップ２とモールド樹脂４と
の密着強度が弱く、モールド樹脂４から半導体チップ２
が剥離しやすいなど、信頼性に欠けるものであった。
エハ上に形成されている複数の半導体チップを個片に分
割する場合は、図８に示すように、ダイシングブレード
１０を高速で回転させ、これを半導体チップ２の回路形
成面２ａ側から切り込んで、ウエハを個々の半導体チッ
プ２に分割する。その際、個々の半導体チップ２の切断
面２ｃは、回路形成面２ａやチップ裏面２ｂに対してほ
ぼ直角に形成される。そのため、図７に示す従来の半導
体装置１の場合は、半導体チップ２とモールド樹脂４と
の密着強度が弱く、モールド樹脂４から半導体チップ２
が剥離しやすいなど、信頼性に欠けるものであった。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その目的とするところは、半導体チップと
モールド樹脂との密着強度を高めて半導体装置の信頼性
向上を図ることにある。
れたもので、その目的とするところは、半導体チップと
モールド樹脂との密着強度を高めて半導体装置の信頼性
向上を図ることにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、一方の面に電気回路が形
成された半導体チップと、その回路形成面と反対側のチ
ップ裏面を露出する状態で半導体チップを封止するモー
ルド樹脂とを有する半導体装置において、半導体チップ
の回路形成面がその反対側のチップ裏面よりも大きく形
成された構成となっている。
成するためになされたもので、一方の面に電気回路が形
成された半導体チップと、その回路形成面と反対側のチ
ップ裏面を露出する状態で半導体チップを封止するモー
ルド樹脂とを有する半導体装置において、半導体チップ
の回路形成面がその反対側のチップ裏面よりも大きく形
成された構成となっている。
【０００７】
【作用】本発明の半導体装置においては、半導体チップ
の回路形成面をチップ裏面よりも大きく形成すること
で、モールド樹脂の内部では半導体チップの側面部分が
モールド樹脂に対する引っ掛かり部分となり、これによ
ってモールド樹脂と半導体チップとの密着強度が高ま
る。
の回路形成面をチップ裏面よりも大きく形成すること
で、モールド樹脂の内部では半導体チップの側面部分が
モールド樹脂に対する引っ掛かり部分となり、これによ
ってモールド樹脂と半導体チップとの密着強度が高ま
る。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。なお、本実施例において、上記
従来例と同様の構成部分に同じ符号を付して説明する。
図１は本発明に係わる半導体装置の第１実施例を示す側
断面図である。図示した半導体装置１において、２は半
導体チップ、３はチップ上に形成されたはんだバンプ、
４は半導体チップ２を封止するモールド樹脂である。半
導体チップ２の一方の面（図１では上面）２ａには、ウ
エハ処理プロセスにおける薄膜形成技術によって、様々
な機能を持つ電気回路が形成されている。この回路形成
面２ａの周縁部には複数の電極パッド（不図示）が設け
られており、それぞれの電極パッド上に外部接続用電極
としてのはんだバンプ３が形成されている。半導体チッ
プ２はモールド樹脂４によって封止されてはいるが、上
述した回路形成面２ａと反対側のチップ裏面２ｂだけは
モールド樹脂４から露出し、これによってチップ裏面側
の樹脂厚分とリードフレーム厚分だけＴＳＯＰやＴＱＦ
Ｐタイプよりもパッケージ全体の薄型化が図られてい
る。
ながら詳細に説明する。なお、本実施例において、上記
従来例と同様の構成部分に同じ符号を付して説明する。
図１は本発明に係わる半導体装置の第１実施例を示す側
断面図である。図示した半導体装置１において、２は半
導体チップ、３はチップ上に形成されたはんだバンプ、
４は半導体チップ２を封止するモールド樹脂である。半
導体チップ２の一方の面（図１では上面）２ａには、ウ
エハ処理プロセスにおける薄膜形成技術によって、様々
な機能を持つ電気回路が形成されている。この回路形成
面２ａの周縁部には複数の電極パッド（不図示）が設け
られており、それぞれの電極パッド上に外部接続用電極
としてのはんだバンプ３が形成されている。半導体チッ
プ２はモールド樹脂４によって封止されてはいるが、上
述した回路形成面２ａと反対側のチップ裏面２ｂだけは
モールド樹脂４から露出し、これによってチップ裏面側
の樹脂厚分とリードフレーム厚分だけＴＳＯＰやＴＱＦ
Ｐタイプよりもパッケージ全体の薄型化が図られてい
る。
【０００９】ここで本第１実施例の半導体装置１におい
ては、半導体チップ２を断面略台形状に成形することに
より、一方の回路形成面２ａがその反対側のチップ裏面
２ｂよりも大きく形成されている。つまり、モールド樹
脂４によって封止されている回路形成面２ａの方が、モ
ールド樹脂４から露出しているチップ裏面２ｂよりも広
い面積で形成されている。これにより、モールド樹脂４
の内部では半導体チップ２の側面部分２ｃがモールド樹
脂４に対する引っ掛かり部分となり、半導体チップ２に
抜け止め効果が働くようになるため、従来よりもモール
ド樹脂４と半導体チップ２との密着強度を格段に高める
ことができる。
ては、半導体チップ２を断面略台形状に成形することに
より、一方の回路形成面２ａがその反対側のチップ裏面
２ｂよりも大きく形成されている。つまり、モールド樹
脂４によって封止されている回路形成面２ａの方が、モ
ールド樹脂４から露出しているチップ裏面２ｂよりも広
い面積で形成されている。これにより、モールド樹脂４
の内部では半導体チップ２の側面部分２ｃがモールド樹
脂４に対する引っ掛かり部分となり、半導体チップ２に
抜け止め効果が働くようになるため、従来よりもモール
ド樹脂４と半導体チップ２との密着強度を格段に高める
ことができる。
【００１０】続いて、図１に示す半導体チップ２をウエ
ハから個片に分割する際に用いられるダイシングブレー
ドとこれを用いたダイシング方法について説明する。図
２は本発明に係わるダイシングブレードの第１実施例を
説明する図であり、図中（ａ）はその正面図、（ｂ）は
その側面図を示している。図２に示すダイシングブレー
ド１０は、例えば円盤状のボンド材の中にダイヤモンド
砥粒を埋め込んで一体成形されたものであり、その刃先
部１０ａにはウエハ（不図示）の厚み寸法に対応した切
り込み領域Ｌが設定されている。このダイシングブレー
ド１０では、刃先部１０ａの周縁側をテーパ状に薄く成
形することにより、その切り込み領域Ｌの内周側の厚み
Ｔ１が外周側の厚みＴ２よりも厚く成形されている。
ハから個片に分割する際に用いられるダイシングブレー
ドとこれを用いたダイシング方法について説明する。図
２は本発明に係わるダイシングブレードの第１実施例を
説明する図であり、図中（ａ）はその正面図、（ｂ）は
その側面図を示している。図２に示すダイシングブレー
ド１０は、例えば円盤状のボンド材の中にダイヤモンド
砥粒を埋め込んで一体成形されたものであり、その刃先
部１０ａにはウエハ（不図示）の厚み寸法に対応した切
り込み領域Ｌが設定されている。このダイシングブレー
ド１０では、刃先部１０ａの周縁側をテーパ状に薄く成
形することにより、その切り込み領域Ｌの内周側の厚み
Ｔ１が外周側の厚みＴ２よりも厚く成形されている。
【００１１】図３は上記ダイシングブレード１０を用い
たダイシング方法を説明する図である。図３において
は、ウエハ上に形成されている個々の半導体チップ２の
回路形成面２ａが下向きの状態でウエハステージ（不図
示）にセットされている。この状態から、ダイシングブ
レード１０を高速回転（約３００００ｒｐｍ）させて、
純水等の研削液をかけながら図示せぬウエハステージの
上昇によりダイシングブレード１０を半導体チップ２の
裏面２ｂ側から切り込むようにする。
たダイシング方法を説明する図である。図３において
は、ウエハ上に形成されている個々の半導体チップ２の
回路形成面２ａが下向きの状態でウエハステージ（不図
示）にセットされている。この状態から、ダイシングブ
レード１０を高速回転（約３００００ｒｐｍ）させて、
純水等の研削液をかけながら図示せぬウエハステージの
上昇によりダイシングブレード１０を半導体チップ２の
裏面２ｂ側から切り込むようにする。
【００１２】次いで、ウエハステージの水平移動により
アップカット方式（ウエハをブレードの回転方向と逆方
向に送りながら切断する方式）またはダウンカット方式
（ウエハをブレードの回転方向と同じ方向に送りながら
切断する方式）でウエハに送りを与え、ダイシングブレ
ード１０の刃先部２０ａによってウエハ上に切溝を形成
する。その後、水平方向におけるウエハとダイシングブ
レード１０との相対位置を一定のピッチでずらしながら
上記同様の研削加工を繰り返すことによりウエハ上に采
の目状の切溝を形成し、その切溝に沿ってウエハを個々
の半導体チップ２に分割する。これにより、個々の半導
体チップ２の切断面２ｃはダイシングブレード１０の刃
先形状に応じてテーパ状に成形されるため、図１に示す
チップ形状と同様、一方の回路形成面２ａがその反対側
のチップ裏面２ｂよりも大きく形成された個片の半導体
チップ２を得ることができる。
アップカット方式（ウエハをブレードの回転方向と逆方
向に送りながら切断する方式）またはダウンカット方式
（ウエハをブレードの回転方向と同じ方向に送りながら
切断する方式）でウエハに送りを与え、ダイシングブレ
ード１０の刃先部２０ａによってウエハ上に切溝を形成
する。その後、水平方向におけるウエハとダイシングブ
レード１０との相対位置を一定のピッチでずらしながら
上記同様の研削加工を繰り返すことによりウエハ上に采
の目状の切溝を形成し、その切溝に沿ってウエハを個々
の半導体チップ２に分割する。これにより、個々の半導
体チップ２の切断面２ｃはダイシングブレード１０の刃
先形状に応じてテーパ状に成形されるため、図１に示す
チップ形状と同様、一方の回路形成面２ａがその反対側
のチップ裏面２ｂよりも大きく形成された個片の半導体
チップ２を得ることができる。
【００１３】図４は本発明に係わる半導体装置の第２実
施例を示す側断面図である。図示した半導体装置１にお
いて、２は半導体チップ、３ははんだバンプ、４はモー
ルド樹脂であり、これらの基本的な構成については上記
第１実施例の場合と同様である。本第２実施例において
は、モールド樹脂４によって封止された半導体チップ２
の側辺部分２ｃが断面略クランク状に成形され、これに
よって一方の回路形成面２ａがその反対側のチップ裏面
２ｂよりも大きく形成されている。
施例を示す側断面図である。図示した半導体装置１にお
いて、２は半導体チップ、３ははんだバンプ、４はモー
ルド樹脂であり、これらの基本的な構成については上記
第１実施例の場合と同様である。本第２実施例において
は、モールド樹脂４によって封止された半導体チップ２
の側辺部分２ｃが断面略クランク状に成形され、これに
よって一方の回路形成面２ａがその反対側のチップ裏面
２ｂよりも大きく形成されている。
【００１４】これにより、上記第１実施例と同様に、モ
ールド樹脂４の内部では半導体チップ２の側面部分２ｃ
がモールド樹脂４に対する引っ掛かり部分となり、半導
体チップ２に抜け止め効果が働くようになるため、従来
よりもモールド樹脂４と半導体チップ２との密着強度を
格段に高めることができる。
ールド樹脂４の内部では半導体チップ２の側面部分２ｃ
がモールド樹脂４に対する引っ掛かり部分となり、半導
体チップ２に抜け止め効果が働くようになるため、従来
よりもモールド樹脂４と半導体チップ２との密着強度を
格段に高めることができる。
【００１５】続いて、図４に示す半導体チップ２をウエ
ハから個片に分割する際に用いられるダイシングブレー
ドとこれを用いたダイシング方法について説明する。図
５は本発明に係わるダイシングブレードの第２実施例を
説明する図であり、図中（ａ）はその正面図、（ｂ）は
その側面図を示している。図５に示すダイシングブレー
ド１０の刃先部１０ａには、上記第１実施例と同様にウ
エハ（不図示）の厚み寸法に対応した切り込み領域Ｌが
設定されている。このダイシングブレード１０の刃先部
１０ａは、その周縁部分を凸状に成形することにより、
切り込み領域Ｌの内周側の厚みＴ１が外周側の厚みＴ２
よりも厚く成形されている。
ハから個片に分割する際に用いられるダイシングブレー
ドとこれを用いたダイシング方法について説明する。図
５は本発明に係わるダイシングブレードの第２実施例を
説明する図であり、図中（ａ）はその正面図、（ｂ）は
その側面図を示している。図５に示すダイシングブレー
ド１０の刃先部１０ａには、上記第１実施例と同様にウ
エハ（不図示）の厚み寸法に対応した切り込み領域Ｌが
設定されている。このダイシングブレード１０の刃先部
１０ａは、その周縁部分を凸状に成形することにより、
切り込み領域Ｌの内周側の厚みＴ１が外周側の厚みＴ２
よりも厚く成形されている。
【００１６】図６は上記ダイシングブレード１０を用い
たダイシング方法を説明する図である。図６において
は、ウエハ上に形成されている個々の半導体チップ２の
回路形成面２ａと反対側の面、つまりチップ裏面２ｂか
らダイシングブレード１０を切り込んで上記同様にウエ
ハ上に采の目状の切溝を形成し、その切溝に沿ってウエ
ハを個々の半導体チップ２に分割する。これにより、個
々の半導体チップ２の切断面２ｃはダイシングブレード
１０の刃先形状に応じてクランク状に成形されるため、
図４に示すチップ形状と同様、一方の回路形成面２ａが
その反対側のチップ裏面２ｂよりも大きく形成された個
片の半導体チップ２を得ることができる。
たダイシング方法を説明する図である。図６において
は、ウエハ上に形成されている個々の半導体チップ２の
回路形成面２ａと反対側の面、つまりチップ裏面２ｂか
らダイシングブレード１０を切り込んで上記同様にウエ
ハ上に采の目状の切溝を形成し、その切溝に沿ってウエ
ハを個々の半導体チップ２に分割する。これにより、個
々の半導体チップ２の切断面２ｃはダイシングブレード
１０の刃先形状に応じてクランク状に成形されるため、
図４に示すチップ形状と同様、一方の回路形成面２ａが
その反対側のチップ裏面２ｂよりも大きく形成された個
片の半導体チップ２を得ることができる。
【００１７】なお、上記実施例においては、外部接続用
電極として半導体チップ２の電極パッド上にはんだバン
プ３が形成された半導体装置を例に挙げたが、本発明は
これに限定されることなく、例えば図示はしないが、半
導体チップ２の電極パッドにボンディングワイヤの一端
を接続し、さらにボンディングワイヤの他端を図示せぬ
リード片に接続した半導体装置などにも適用できること
は言うまでもない。
電極として半導体チップ２の電極パッド上にはんだバン
プ３が形成された半導体装置を例に挙げたが、本発明は
これに限定されることなく、例えば図示はしないが、半
導体チップ２の電極パッドにボンディングワイヤの一端
を接続し、さらにボンディングワイヤの他端を図示せぬ
リード片に接続した半導体装置などにも適用できること
は言うまでもない。
【００１８】
【発明の効果】以上、説明したように本発明によれば、
半導体チップの回路形成面がチップ裏面よりも大きく形
成されているため、半導体チップの側面部分がモールド
樹脂に対する引っ掛かり部分となり、モールド樹脂に対
する半導体チップの密着強度を格段に高めることができ
る。これにより、モールド樹脂からの半導体チップの剥
離を確実に防止できるため、信頼性に優れた薄型の半導
体装置を提供することが可能となる。
半導体チップの回路形成面がチップ裏面よりも大きく形
成されているため、半導体チップの側面部分がモールド
樹脂に対する引っ掛かり部分となり、モールド樹脂に対
する半導体チップの密着強度を格段に高めることができ
る。これにより、モールド樹脂からの半導体チップの剥
離を確実に防止できるため、信頼性に優れた薄型の半導
体装置を提供することが可能となる。
【図１】本発明に係わる半導体装置の第１実施例を示す
側断面図である。
側断面図である。
【図２】本発明に係わるダイシングブレードの第１実施
例を説明する図である。
例を説明する図である。
【図３】本発明に係わるダイシング方法の第１実施例を
説明する図である。
説明する図である。
【図４】本発明に係わる半導体装置の第２実施例を示す
側断面図である。
側断面図である。
【図５】本発明に係わるダイシングブレードの第２実施
例を説明する図である。
例を説明する図である。
【図６】本発明に係わるダイシング方法の第２実施例を
説明する図である。
説明する図である。
【図７】従来の樹脂封止型半導体装置の一例を示す側断
面図である。
面図である。
【図８】一般的なダイシング方法を説明する図である。
１ 半導体装置 ２ 半導体チップ ２ａ 回路形成面 ２ｂ チップ裏面 ３ はんだバンプ ４ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 6921−4Ｅ Ｈ０１Ｌ 21/78 Ｖ
Claims (3)
- 【請求項１】 一方の面に電気回路が形成された半導体
チップと、その回路形成面と反対側のチップ裏面を露出
する状態で前記半導体チップを封止するモールド樹脂と
を有する半導体装置において、 前記半導体チップの回路形成面がチップ裏面よりも大き
く形成されていることを特徴とする半導体装置。 - 【請求項２】 ウエハを個々の半導体チップに分割する
際に用いられるダイシングブレードであって、 その切り込み領域の内周側が外周側よりも厚く成形され
ていることを特徴とするダイシングブレード。 - 【請求項３】 請求項２記載のダイシングブレードを用
いたダイシング方法であって、 ウエハ上に形成されている個々の半導体チップの回路形
成面と反対側の面からダイシングブレードを切り込んで
切溝を形成し、その切溝に沿ってウエハを個々の半導体
チップに分割することを特徴とするダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186744A JPH0831773A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186744A JPH0831773A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831773A true JPH0831773A (ja) | 1996-02-02 |
Family
ID=16193892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6186744A Pending JPH0831773A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831773A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060120A (ja) * | 2001-08-21 | 2003-02-28 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| EP1570524A2 (en) * | 2002-12-09 | 2005-09-07 | Advanced Interconnect Technologies Limited | Package having exposed integrated circuit device |
| JP2006073843A (ja) * | 2004-09-03 | 2006-03-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| EP1949417A2 (en) * | 2005-11-14 | 2008-07-30 | Analog Devices, Inc. | Method of fabricating an exposed die package |
| US7795545B2 (en) | 2007-01-25 | 2010-09-14 | Denso Corporation | Hot melt water-resistant structure |
| CN108724493A (zh) * | 2018-04-18 | 2018-11-02 | 昆山扬明光学有限公司 | 用于晶圆划片切割的刀片组件及包含其的切割机 |
-
1994
- 1994-07-15 JP JP6186744A patent/JPH0831773A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060120A (ja) * | 2001-08-21 | 2003-02-28 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| EP1570524A2 (en) * | 2002-12-09 | 2005-09-07 | Advanced Interconnect Technologies Limited | Package having exposed integrated circuit device |
| EP1570524A4 (en) * | 2002-12-09 | 2007-07-04 | Advanced Interconnect Tech Ltd | HOUSING HAVING AN INTEGRATED CIRCUIT DEVICE EXPOSED |
| US7554180B2 (en) | 2002-12-09 | 2009-06-30 | Unisem (Mauritius) Holdings Limited | Package having exposed integrated circuit device |
| JP2006073843A (ja) * | 2004-09-03 | 2006-03-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| EP1949417A2 (en) * | 2005-11-14 | 2008-07-30 | Analog Devices, Inc. | Method of fabricating an exposed die package |
| EP1949417A4 (en) * | 2005-11-14 | 2011-03-16 | Analog Devices Inc | PROCESS FOR PREPARING AN ILLUMINATED CHIP CAPSULE |
| US7795545B2 (en) | 2007-01-25 | 2010-09-14 | Denso Corporation | Hot melt water-resistant structure |
| CN108724493A (zh) * | 2018-04-18 | 2018-11-02 | 昆山扬明光学有限公司 | 用于晶圆划片切割的刀片组件及包含其的切割机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US7129116B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| JPH06163798A (ja) | 半導体パッケージ及びその製造方法 | |
| US20050001292A1 (en) | Semiconductor device and lead frame | |
| JPH0831773A (ja) | 半導体装置とダイシングブレードおよびこれを用いたダイシング方法 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JP2004023007A (ja) | 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。 | |
| KR20030080432A (ko) | 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법 | |
| JP2006245459A (ja) | 半導体装置の製造方法 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000277550A (ja) | 半導体装置およびその製造方法 | |
| KR20030017677A (ko) | 휘어진 다이를 사용하는 반도체 패키지 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH11251510A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH05299444A (ja) | 薄型樹脂封止半導体装置の製造方法 | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| KR0152953B1 (ko) | 반도체 패키지용 리드프레임 | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 | |
| KR200292793Y1 (ko) | 반도체패키지용마이크로필름의팬인탭리드구조 | |
| JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
| JPH09223767A (ja) | リードフレーム | |
| JP2004140139A (ja) | 半導体装置の製造方法 | |
| JP2003151919A (ja) | 半導体装置の製造方法 |